JPS6180431A - 割出し処理方式 - Google Patents

割出し処理方式

Info

Publication number
JPS6180431A
JPS6180431A JP20305584A JP20305584A JPS6180431A JP S6180431 A JPS6180431 A JP S6180431A JP 20305584 A JP20305584 A JP 20305584A JP 20305584 A JP20305584 A JP 20305584A JP S6180431 A JPS6180431 A JP S6180431A
Authority
JP
Japan
Prior art keywords
processing
indexing
error
calculation
execution
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP20305584A
Other languages
English (en)
Inventor
Toshio Ishikawa
石川 俊生
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP20305584A priority Critical patent/JPS6180431A/ja
Publication of JPS6180431A publication Critical patent/JPS6180431A/ja
Pending legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00Error detection; Error correction; Monitoring
    • G06F11/07Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/16Error detection or correction of the data by redundancy in hardware
    • G06F11/1666Error detection or correction of the data by redundancy in hardware where the redundant component is memory or memory area
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00Error detection; Error correction; Monitoring
    • G06F11/07Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/16Error detection or correction of the data by redundancy in hardware
    • G06F11/20Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Quality & Reliability (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 (産業上の利用分野) 本発明は、マイクロプログラム制御方式によるデータ処
理装置における割出し処理方式に関する。
(従来の技術) 従来、この種のデータ処理装置では通常処理実行時と割
出し処理実行時とで同一の資源を使用してい念ため、割
出し事象が発生した場合には、まず資源の内容t−bつ
之んワークエリアに退避した後、割出し後の処理を行い
、さらにワークエリアから資源の内容を回復して通常の
処理に戻していた。すなわち、上記においては資源の退
避/回復時間が必要となって性能低下を招いていた。こ
れを改善するために、一部のデータ処理装置では割出し
後の処理に使用される資源を専用に設け、割出し後の処
理実行時に退席処理用の資源の退避/回復時間が不要で
あった。
(発明が解決しようとする問題点) しかし、上記構成においては割出し後の処理専用の資源
にエラーが存在するときには、割出し後の処理が正しく
行われず、システムダウンのような致命的な故障となっ
ていた。
本発明の目的は、通常の処理実行時に使用される複数の
資源と2割出し後の処理実行時に使用される複数の資源
とを用意し、割出し処理中であることを記憶すると共に
、割出し後の処理実行時に使用される複数の資源にエラ
ーがあった場合には上記エラーを記憶し、さらに処理実
行時に使用される資源として上記通常の処理実行時に使
用される複数の資源と上記割出し後の処理実行時に使用
される複数の資源とのいずれか一方を、上記記憶された
値をもとに選択することによって上記欠点を除去し、割
出し後の処理用資源にエラーが存在するときには通常処
理用の資源を用いて割出し後の処理を行い、割出し後の
処理用資源のエラーに(問題点を解決するための手段) 本発明による割出し処理方式は、通常処理用資源記憶部
と1割出し後の処理用資源記憶部と1割出しクリップフ
ロップと、エラーフリップフロップと、セレクタとを具
備し、割出し処理実行時に割出し後の処理実行時に使用
される複数の資源にエラーが発見されたときには、通常
の処理実行時に使用される複数の資源を使用して、割出
し処理を実行するように構成したものである。
通常処理用資源記憶部は、通常の処理実行時に使用され
る複数の資源を格納するためのも0である。
割出し後の処理用資源記憶部は、割出し後の処理実行時
に使用される複数の資源を格納する九めのものである。
割出しスリップ70ツブは、割出し処理中でおることを
記憶する九めのものである。
エラー7リツプフロツプは、割出し後の処理実行時に使
用される複数の資源に発生したエラーを記憶するためO
ものでろる。
セレクタは、通常の処理実行時に使用される複数の資源
か、あるいは割出し後の処理実行時に使用される複数の
資源かのいずれか一方を、割出しフリツプフロツプなら
びにエラー7リツプフロツプにセットされた値に応じて
選択するためのものである。
(実施例) 次に、本発明について図面を参照して詳細に説明する。
第1図は、本発明による割出し処理方式の流れを示す説
明図である。第1図において、100は資源AtBtc
・・・・・・を使用して実行する通常の処理ステップで
ある。処理100を実行中に割出し事象が発生するとス
テップ200に移シ、割出し処理用資源N t B’ 
e C’・・・・・・にエラーがなければステップ30
0に移って資源A’ a B’ a C’・・・・・・
を用いて割出し後の処理を行い、通常処理100に戻る
ステップ200でエラーがあれば、ステップ400で資
源A、B、C・・・・・・の内容を退避した後、ステッ
プ500で資源A#B#C・・・・・・を用いて割出し
後の処理を行い、ステップ600で資源AtB。
C・・・・・・の内容を回復した後に通常処理ステップ
100に戻る。
第2図は、本発明による割出し処理方式を実現する装置
の一実施例を示すブロック図である。第2図において、
1は通常処理用資源記憶部、2は割出し後の処理用資源
記憶部、3はエラー7リツプフロツプ、4は割出しフリ
ップフロップ、5はゲート、6はセレクタ、7は処理部
である。第2図において、エラーフリップフロップ6は
割出し後の処理用資源記憶部2から信号線90上へのエ
ラー信号の状態が@1#(エラー)になったときに@1
”にセットされ、割出しフリップ70ツブ4は信号線9
1上に割出し事象が発生したときに@11にセットされ
る。ゲート5はエラー7リツプフロツプ6と割出しフリ
ップ70ツブ4との出力信号全入力し、信号線92上の
出力信号はセレクタ6の選択入力となる。信号線92上
の出力信号の値はエラー7リツプフロツプ3の値が1I
O1′であって、且つ、割出しフリップ70ツブ4にセ
ットされた値が@1”のときに限って“1′となる、セ
レクタ6は信号線92上の出力信号の値が′0′″のと
きには;11常処理用資源記憶部1を選択し、′″1′
″のときには割出し後の処理用資源記憶部2を選択して
、その内容を処理部7に与える。
したがって、割出しが発生して割出し後の処理用資源記
憶部2の内容にエラーがなければ、処理部7には割出し
後の処理用資源記憶部2が接続されて割出しが発生し、
割出し後の処理用資源記憶部2の内容にエラーがあれば
、通常処理用資源記憶部1が接続される。
(発明の効果) 本発明には以上説明したように、通常の処理実行時に使
用される複数の資源と割出し後の処理実行時に使用され
る1!!数の資源と全用意し、割出し処理中であること
を記憶すると共に、割出し後の処理実行時に使用される
複数の資源にエラーがあつ九場合には上記エラーを記憶
し、さらに処理実行時に使用される資源として上記通常
の処理実行時に使用される複数の資源と上記割出し後の
処理実行時に使用される複数の資源とのいずれか一方全
上記両7リップフロップに記憶させた値をもとに選択す
ることによって、割出し処理専用の資源にエラーが発生
していても7ステムダウンのような重大な障害を回避で
きると云う効果がある。
【図面の簡単な説明】
第1図は、本発明による割出し処理方式の流れを示す説
明図である。 第2図は、本発明による割出し処理方式を実現するため
の一実施例を示すブロック図である。 1.2・・・記憶部 6.4・・・フリップ70ツブ 5・・Φゲート 61・セレクタ 7・拳・処理部

Claims (1)

    【特許請求の範囲】
  1. 通常の処理実行時に使用される複数の資源を格納するた
    めの通常処理用資源記憶部と、割出し後の処理実行時に
    使用される複数の資源を格納するための割出し後の処理
    用資源記憶部と、割出し処理中であることを記憶するた
    めの割出しフリツプフロツプと、前記割出し後の処理実
    行時に使用される複数の資源に発生したエラーを記憶す
    るためのエラーフリツプフロツプと、前記通常の処理実
    行時に使用される複数の資源か、あるいは前記割出し後
    の処理実行時に使用される複数の資源かのいずれか一方
    を前記割出しフリツプフロツプならびに前記エラーフリ
    ツプフロツプにセツトされた値に応じて選択するための
    セレクタとを具備し、前記割出し処理実行時に前記割出
    し後の処理実行時に使用される複数の資源にエラーが発
    見されたときには、前記通常の処理実行時に使用される
    複数の資源を使用して前記割出し処理を実行するように
    構成したことを特徴とする割出し処理方式。
JP20305584A 1984-09-28 1984-09-28 割出し処理方式 Pending JPS6180431A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP20305584A JPS6180431A (ja) 1984-09-28 1984-09-28 割出し処理方式

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP20305584A JPS6180431A (ja) 1984-09-28 1984-09-28 割出し処理方式

Publications (1)

Publication Number Publication Date
JPS6180431A true JPS6180431A (ja) 1986-04-24

Family

ID=16467590

Family Applications (1)

Application Number Title Priority Date Filing Date
JP20305584A Pending JPS6180431A (ja) 1984-09-28 1984-09-28 割出し処理方式

Country Status (1)

Country Link
JP (1) JPS6180431A (ja)

Similar Documents

Publication Publication Date Title
US4945510A (en) Register device
JPS6180431A (ja) 割出し処理方式
JP2518333B2 (ja) 記憶装置
JPS6347843A (ja) 実行中プロセスに対する割り込み方式
JPS63141131A (ja) パイプライン制御方式
JPS63123140A (ja) 履歴情報記憶装置
JPS60214043A (ja) パイプライン制御回路
JPS63120336A (ja) メモリアクセスモ−ド切替え方式
JPS59200356A (ja) プログラムトレ−ス方式
JPH04153741A (ja) 被デバッグプログラムのデバッグにおける逆方向実行方式
JPS6314244A (ja) エラ−処理回路
JPS60181859A (ja) 集合チヤネルの制御方式
JPH0136137B2 (ja)
JPH04117526A (ja) マイクロプログラム制御装置
JPS62151950A (ja) 動作履歴記憶方式
JPS5935239A (ja) マイクロプログラム制御方式
JPH01147636A (ja) 障害発生時の処理再試行方式
JPH04256031A (ja) プログラミング言語における例外処理方法
JPS63192138A (ja) 制御記憶エラ−処理方式
JPH0373884B2 (ja)
JPS61216048A (ja) 履歴フアイルの格納方式
JPS6165345A (ja) チヤネル処理方式
JPS602705B2 (ja) オプシヨン接続方式
JPH0228711A (ja) 自動入力操作誤り訂正機構
JPH02162458A (ja) 並列処理装置