JPS6178130A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JPS6178130A
JPS6178130A JP20010584A JP20010584A JPS6178130A JP S6178130 A JPS6178130 A JP S6178130A JP 20010584 A JP20010584 A JP 20010584A JP 20010584 A JP20010584 A JP 20010584A JP S6178130 A JPS6178130 A JP S6178130A
Authority
JP
Japan
Prior art keywords
layer
semiconductor substrate
semiconductor device
semiconductor
backside
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP20010584A
Other languages
English (en)
Inventor
Shigeru Moriyama
茂 森山
Sadatake Kikuchi
菊池　貞武
Kinzo Tao
田尾　欣三
Junichi Okano
岡野　順市
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP20010584A priority Critical patent/JPS6178130A/ja
Publication of JPS6178130A publication Critical patent/JPS6178130A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01023—Vanadium [V]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01051—Antimony [Sb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の技術分野〕 本発明は半導体装置に関し、特にその電極部の改良に関
する。
〔発明の技術的背景とその問題点〕
従来のガラス封止ダイオードは、第２図に示すように所
定の素子を内蔵している半導体装置１をガラス２内に収
容し、上下両方向からジュメット電極３，３を介してリ
ード４，４を導出した構造となっている。上記半導体装
置１の構造は第３図のようＫなっておシ、裏面電極はＡ
ｕＧ・合金層７．１ｇ層８で形成されている。第３図に
おいて５はＮ＋層５＆、Ｎ層５ｂよりなる半導体基板、
６はＰ不純物層、９ａ、９ｂは絶縁層、１０は表面電極
、１ノはＡｇバンプである。
上記裏面電極構造の欠点としては、ガラスダイオードの
シーリング温度６５０〜７００℃の熱処理を行なうと、
ＡｕＧ・合金層７の＾Ｕと半導体基板５ａの裏面シリコ
ンとがアロイ（合金）を起こす。この場合裏面シリコン
の１濃度が充分高くないと、半導体基板５１の裏面と裏
面電極との間で良好なオーミックコンタクトが得られな
い。また一般的な半導体基板の一層の比抵抗は０．０１
〜０．０１５０の程度であシ、この場合良好なオーミッ
クコンタクトが得られない。オーミックコンタクトが得
られない場合、半導体装置の順方向特性が異常に悪化す
る。特性値で示すと、順方向電流５００　ｍＡの順方向
電圧は１．３〜２．５層程度で、ばらつきが非常に大き
く、安定な信頼性の高い半導体装置が得られない。
〔発明の目的〕
本発明は上記実情に鑑みてなされたもので、半導体基板
とその裏面電極との間に良好なオーミックコンタクトが
得られる裏面電極構造として順方向特性を改良し、安定
な信頼性の高い半導体装置を提供しようとするものであ
る。
〔発明の概要〕
本発明は半導体装置の裏面電極構造を、従来のＡｕＧ５
合金層とＡｇ層の積層構造から、７層とｓｂ層とＡｇ層
の三層構造としたものである。
〔発明の実施例〕
以下図面を参照して本発明の一実施例を説明する。まず
第１図（１）に示すように、　Ｎ＋層５ル上に８層５ｂ
を積層している半導体基板５の表裏面に熱酸化処理を施
こして、所定の厚さの絶縁層９ｂを形成する。次に第１
図（ｂ）Ｋ示すように、選択エツチングによυＮ層５ｂ
上の絶縁層９ｂを・ヂターニングすると共に、Ｎ＋層５
＆の裏面側の絶縁層９ｂを除去する。次にツクターニン
グされた絶縁層９ｂをマスクに、Ｐ＋不純物を選択拡散
させて８層５ｂ内に所定の深さのＰ＋不純物層６を形成
すると共に、Ｐ＋不純物層６の表面及び絶縁層９ｂの表
面に絶縁層９龜を形成する。次に第１図（ｅ）Ｋ示すよ
うに、Ｐ＋不純物層６のコンタクト用の孔を選択エツチ
ングによυ開孔する。
その後半導体基板５の表面に例えばＡｕ合金を蒸着し、
選択エツチングを施こして第１図（ｄ）に示すように、
Ｐ＋不純物層６に接続する表面電極１０を形成する。次
に半導体基板５の裏面側に所定の厚さまで研磨処理を施
こし、第１図（・）に示すように１層５ａを薄肉化する
。次に第１図（ｆ）に示すように、研磨されたｒ層５１
の裏面に７層１２、ｓｂ層１３、Ａｇｇｌ４を蒸着によ
り順次形成し、裏面電極を形成する。その後第１図（ｇ
ｌに示すように表面電極１０上にＡｇ−ｐフグ１１をめ
っき法により形成し、半導体装置を得るものである。
上記裏面電極の７層、ｓｂ層、Ａｇ層の働きは次の如く
である。まず７層１２は、半導体基板５と裏面電極との
接着強度を得る。またｓｂ層１３の働きは、（イ）半導
体基板５と７層１２とのオーミックコンタクトが得られ
やすいように、半導体基板のＮ＋濃度を高くする。（ロ
）半導体基板側のＡｇ層とリード側端面に被覆されたＣ
ｕ層とｓｂ層とによりアロイをおこしやすくシ、半導体
装置とリード側の接触を良くする。つまりｓｂがあると
アロイの進行が起こる。なお上記Ｓｂ、Ａｇ　、　Ｃｕ
のアロイは、がラスダイオードのシーリング時の温度で
行なうことができる。Ａｇｇｌ４は、裏面電極とリード
の端面との接触を良くする。
上記のような半導体装置によれば、Ｎ／Ｎ＋半導体基板
、該基板の代シに用いたＮ半導体基板使用の半導体装置
の順方向電流５００　ｍＡの順方向電圧は、従来の１．
３〜２．５ｖが１．２〜１．４Ｖと大幅に改良された。
また基板裏面とリードとの接着強度アップにより、半導
体装置のサーノ耐量が１．５〜２倍に向上した。
〔発明の効果〕
以上説明した如く本発明によれば、良好なオーミックコ
ンタクトが得られる裏面電極構造としたため、順方向特
性が改良され、安定な信頼性の高い半導体装置が提供で
きるものである。
【図面の簡単な説明】
第１図（、）〜優）は本発明の一実施例を得る工程説明
図、第２図は従来のがラスダイオードを示す断面構成図
、第３因は同構成の一部詳細図でおる。 ５・・・半導体基板、５［・・Ｎ層層、５ｂ・・・Ｎ層
、６・・・Ｐ＋不純物層、９１Ｌ、９ｂ・・・絶縁層、
ＩＱ・・・表面電極、１１・・・Ａｇバング、１２・・
・７層、Ｉ３・・・ｓｂ層、１４・・・Ａｇ層。 出願人代理人　　弁理士　鈴　江　武　彦（・）　　Ｆ
α１　図　　（ｂ） 第２図 第３図

Claims (1)

    【特許請求の範囲】
  1. 　半導体素子が形成された半導体基板と、この半導体基
    板の表面に形成された絶縁層、及び該絶縁層のコンタク
    ト孔を介して前記半導体素子の不純物層に接続される電
    極と、前記半導体基板の裏面側にＶ層、Ｓｂ層、Ａｇ層
    が積層されてなる裏面電極とを具備したことを特徴とす
    る半導体装置。
JP20010584A 1984-09-25 1984-09-25 半導体装置 Pending JPS6178130A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP20010584A JPS6178130A (ja) 1984-09-25 1984-09-25 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP20010584A JPS6178130A (ja) 1984-09-25 1984-09-25 半導体装置

Publications (1)

Publication Number Publication Date
JPS6178130A true JPS6178130A (ja) 1986-04-21

Family

ID=16418915

Family Applications (1)

Application Number Title Priority Date Filing Date
JP20010584A Pending JPS6178130A (ja) 1984-09-25 1984-09-25 半導体装置

Country Status (1)

Country Link
JP (1) JPS6178130A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0391708A2 (en) * 1989-04-06 1990-10-10 Motorola, Inc. Backside metallization scheme for semiconductor devices

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0391708A2 (en) * 1989-04-06 1990-10-10 Motorola, Inc. Backside metallization scheme for semiconductor devices

Similar Documents

Publication Publication Date Title
US3323956A (en) Method of manufacturing semiconductor devices
JPS6070724A (ja) オ−ミツク接点を形成する方法
US4042951A (en) Gold-germanium alloy contacts for a semiconductor device
JPS6178130A (ja) 半導体装置
EP0127089B1 (en) Semiconductor device having first and second electrodes and method of producing the same
JPS61220344A (ja) 半導体装置の製造方法
JPS59189625A (ja) 半導体装置の製造方法
JPH0697107A (ja) ｎ型炭化ケイ素の電極形成方法
JPH08125203A (ja) ＣｄＴｅ素子の製造方法
JPS5821821B2 (ja) ハンドウタイソウチノデンキヨクケイセイホウホウ
US3544856A (en) Sandwich-structure-type alloyed semiconductor element
JP2511023B2 (ja) 双方向性サイリスタ
JPS61180476A (ja) 半導体装置
JPS61231760A (ja) 化合物半導体素子
JP2708829B2 (ja) 炭化ケイ素の電極形成方法
JPH0682630B2 (ja) 半導体素子の多層電極の製造方法
JPH1117197A (ja) ショットキーダイオードおよびその製造方法
JPS63234562A (ja) 半導体装置の電極
JPS5848458A (ja) 半導体装置
JPH0670981B2 (ja) 電極形成方法
JPS5844767A (ja) 半導体装置
JPS62222672A (ja) シヨツトキバリヤ形半導体装置およびその製造方法
JPH07115185A (ja) 半導体の電極
JPS60134427A (ja) 半導体装置
JPS6353921A (ja) 半導体装置の製造方法