JPS6177937A - 情報処理装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （技術分野） 本発明は、情報処理５！ｃｅに関し、９に汎用レジスタ
の有効利用全可能とする情報処理装置に関する。

（従来技術） 一般に情報処理装置において框、汎用レジスタとよばれ
るレジスタ全プロセッサ内に設け、これ全機械語命令で
データの格納場所として使用することが行われている。

汎用レジスタを使用することにより、主記憶上にデータ
全格納する場合に比べて高速にアクセスできるので、４
！１磐に使用するデータを汎用レジスタに割当てること
にエフ、処理速度を速くでさるという長所がるる。

後に示す工うなタスク切換えによる影響全無視して、−
個のタスクだけについて考えた場合、多数の汎用レジス
タを使用できれば、処理速度の向上が著しい応用も存在
する反面、性能向上の度合が低い応用も存在する。

−１、汎用レジスタ’ｋＥ！える情報処理装置において
に、タスクの切換えに際して、使用している汎用レジス
タの内容の主記憶へのセーブ、あるいは、主記憶からの
りストア金貸う必要があり、この几めのデータ転送の処
理時間が汎用レジスタの効果上削減する要因となってい
る。

このタスク切換えの８度についても、単一のタスクが長
時間プロセッサを使用し、タスク切換えがほとんど発生
しないような環境も存在する−１、多数のタスクが頻繁
に切換わりながら処理ｔ−冥行し、−個のタスクが連続
してプロセッサで走行する時間が極めて短いような環境
も存在する。

従って、前者のような場合には、汎用レジスタの内容の
セーブ／リストアの頻度が低い几めに多数の汎用レジス
タを使用することＶｃよる効果が顕著に現れるのに対し
、後者の工うな場合ＶＣは、汎用レジスタの内容のセー
ブ／リストアのオーバヘッドを少なくすることが性能向
上の面から重要な問題となる。

この几め、特に高速なタスクの切換えを要するＬうな応
用の定めＶＣ特に設計され几プロセッサにおいては、汎
用レジスタやグログ２ムカクンタのような内部レジスタ
？複数セット用意し、これ？切換えることにより、レジ
スタ内容の主記憶へのセーブ／リストア全行うことなく
、タスクを直ちに切換える工うな方法が採用されている
ものがある０ しかしながらこのような従来の情報処理装置ではプロセ
ッサｔ−特に高速なタスク切換え全必要としない応用に
利用し几場合には、複数セットの内部レジスタの几めの
７Ｓ−ドウエアが無駄となってしまうという欠点がらる
。

また、汎用レジスタの内容のセーブ／リストア全節約す
る友めに、わらかしめ各モードで使用できる汎用レジス
タを定めておき、それ以外は使用しない工うにすること
に工９、汎用レジスタかいくつかのモードに重なって使
われない工うにする方法も行われている。しかしながら
この工うな従来の情報処理装置では、プログラムの作成
の時点からそのプログラムで使用可能な汎用レジスタを
決定しておく必要があり、更に使用を許された汎用レジ
スタのみ全使用する！５ｖｃ７０グラム七作成する必要
があり、−夏作成されたプログラムはそのタスクでしか
使用できないため、プログラムの自由度が限定されると
いう欠点がらる。特にスタックポインタ、アーギエメン
トポインタ等全特定の汎用レジスタに割当てているよう
なシステムにおいては、すべてのプログラムが同一の汎
用レジスタ全指定せざるを得ないために、これらについ
ては必ずセーブ／リストアが必要とな９各タスクに割当
てる効果が減じられる欠点がろる。

（発明の目的） 本発明の第１の目的はプロセッサにサブセットアドレス
変換機構金膜けることにエフ汎用レジスタを１個のプロ
グラムから全レジスタ使用することもでき、ま九九用レ
ジスタの一部のみを使用して複数のタスクで汎用レジス
タの内容のセーブ／リストアを行なうことなく高速にタ
スク切換上行ない処理速度を向上できる情報処理装置全
提供することＶＣおる。

本発明の第２の目的は、プロセッサに設けたサブセット
アドレス変換機構にエフ、プログラムの機械語命令で指
定する汎用レジスタをそのプログラムの実行されている
時点でのサブセットＡ択モードに応じてハードウェア的
にプロセッサ上の汎用レジスタに割半てることＶｃＪ：
り、プログラムケ作成する時演では各プログラムは、冥
行峙１／（実際に割当てられるサブセットを！！識する
必要がなく、プログラムの融通性を高めるとともに汎用
レジスタの一部として固定的に割当てられている特殊レ
ジスタについても、プログラムでは同一の汎用レジスタ
のアドレス全指定しても、実際のプロセッサ上の汎用レ
ジスタアドレスに対するサブセット単位での変換勿行な
いセーブ／リストア全不要として汎用レジスタの有効利
用で向上できる情報処理装ｇＬを提供することＶＣろる
０ （発明の構成） 本発明の装置（グ、プロセッサに設けられ几複数のサブ
セットからなる汎用レジスタと１機械語命令で指定され
九九用レジスタのサブセット指定を保持するサブセット
指定保持手段と、サブセット選択モード？指定するデー
タ？書込み保持するモ−ドデータ書込み保持手段と、前
記保持されているモードデータに対応して前記保持され
ているサブセット指定を前記プロセッサに設けられ九九
用レジスタのサブセットのアドレスデータに変換するサ
ブセットアドレス変換手段と金含んで溝底される。

（実施例） 次に本発明の実施例について図面を参照して詳細に説明
する。

第１図は本発明の一実施例を示すブロック図である。本
実施例において、プロセッサは３２個の汎用レジスタ１
（’＋１＋’ｌ＋・・・ｒｚｓ）を有し、これが各１６
個からなる２つのサブセットに分割されている。

まｔ、本実施例においては機械語命令の少なくとも一部
は３２本の汎用レジスタ（Ｒｏ　、　Ｒ１，・・・几３
１）をオペランドとして指定できる。そして、機械語命
令で指定される３２本の汎用レジスタのアドレス金保持
する几めに５ビツトのアドレスレジスタ２が設けられる
。その最上位ビットは機械語命令で指定された汎用レジ
スタのサブセット指定でおり０＃のときにＲｏ−Ｒｔｓ
　ｔｌ”、　　−１＝のときはＲ１６〜Ｒ３＋ｔ”指定
する。この最上位ビットｉサブセット選択モード全保持
するｔめに設けられたモードフリップフロッグ３の出力
とともに、排他的論理和回路４に印加されその出力がア
ドレスレジスタ２の下位４ビツトとともに汎用レジスタ
１のアドレス指定の几めに印加されている。すなわち排
他的論理和回路４が機械語命令で指定された汎用レジス
タのサブセット指定音プロセッサの汎用レジスタのサブ
セットアドレスに変換するサブセットアドレス変換機構
となる。

また、サブセット選択モードを標準そ−ドおよび裏モー
ドに設定する几めに２個の機械語命令が用意されている
。この機械語命令１ｃエク前記モードフリツ１７０ツブ
３のモード設定が行なわれる。

なお、ここでは、スタックレジスタとしてＲ１，。

呼ばれ九手続のローカル変数の領域を示すためのフレー
ムポインタ全保持する九めのレジスタとしてＲ１４，呼
ばれ几手続きに引渡す丸めの笑引数の領域全示すための
アーギエメントポインタ金保持する几めのレジスタとし
てＲ１３が固定的に割当てられているものとする。

次に、本実施例における動作を説明する。

サブセクト選択モードが標準モードのとき、即ち、モー
ド設定用の轡械語命令にエフモードフリップフロップ３
が値′０”金もつと＠ＶＣはレジスタを指定する機械語
命令で指定されたレジスタアドレスにそのまま汎用レジ
スタ１に印加される。

従って、機械語命令で指定され’ｆｔ　”Ｏｎ　ｕｌ、
・・・Ｒ’３１は、そのまま、プロセッサ上の汎用レジ
スタ’Ｑ＋’ｌ＋・・・ｒｌ１に対応づけされアクセス
が行われる。

サブセット選択モードが裏モードのとさ、即ちモード設
定用の機械語命令にエフモードフリップフロップ３が値
１１”をもつときにはレジスタ金指定する機械語命令で
指定され九レジスタアドレスの最上位ビットが反転して
汎用レジスタ１にアドレスとして印加される。即ち、Ｒ
，からＲ１５の指定に対してはプロセッサのｒｌ：；か
うｒｚｌ”＆　テ（Ｄ　レジスタが、　　Ｒ１６からＲ
３１の指定に対してはプロセッサのｒｏからｒｌ５まで
のレジスタが割当てられることになる。

従って、各サブセット選択モードで実行されるタスクが
基本サブセットまでしか指定しない場合、即ち、プログ
ラムでＲｏからＲｘ５ｌでしか使用しない場合には、標
準モードではプロセッサの汎用レジスタのｒ（、からｒ
ｌ５までが使用され裏モードでに１１６からｒｌ１まで
のレジスタが使用されるのでスタックポインタ等も含め
九九用レジスタの退避上行うことなく、タスクの高速切
換えを行うことが可能となる。

本実施例においては、３２本の汎用レジスタのセラ）ｔ
−各１６本の２つのサブセットに分割しているが、本発
明はこれらの１セツト中のレジスタ数、サブセットの数
に限定されるものではない。

ま几、本実施例においては、特定のスタックレジスタ等
の特定のレジスタが汎用レジスタ上に割当てられている
としているが必ずしもこのような方式でろる必要はない
。但し、その場合ｔｃＨ、レジスタ選択モードの切換え
のたびにこれらの特定のレジスタの内容のセーブ／リス
トアが必要となる０ （発明の効果） 本発明にはプロセッサにサブセットアドレス変換機構金
膜けることに１９．１個のプログラムから汎用レジスタ
金全部使用することもでき、ま比況用レジスタの一部の
み全使用して複数のタスクで汎用レジスタの内容のセー
ブ／リストア上行なうことなく高速にタスク切換を行な
うことができ−汎用レジスタの有効利用の向上、処理速
度の向上ができるという効果がめる。

【図面の簡単な説明】

第１因は本発明の一実施例を示すブロック図である。１
・・・汎用レジスタ、２・・・アドレスレジスタ。 ３・・・モードフリップフロップ、４・・・排他的論理
和回路。 一２

Claims (1)

1. 【特許請求の範囲】 プロセッサに設けられた複数のサブセットからなる汎用
   レジスタと、 機械語命令で指定された汎用レジスタのサブセット指定
   を保持するサブセット指定保持手段と、サブセット選択
   モードを指定するデータを書込み保持するモードデータ
   書込み保持手段と、前記保持されているモードデータに
   対応して前記保持されているサブセット指定を前記プロ
   セッサに設けられた汎用レジスタのサブセットのアドレ
   スデータに変換するサブセットアドレス変換手段とを含
   むことを特徴とする情報処理装置。