JPS617693A - デイツプ部品とチツプ部品の混載実装法 - Google Patents
デイツプ部品とチツプ部品の混載実装法Info
- Publication number
- JPS617693A JPS617693A JP12866884A JP12866884A JPS617693A JP S617693 A JPS617693 A JP S617693A JP 12866884 A JP12866884 A JP 12866884A JP 12866884 A JP12866884 A JP 12866884A JP S617693 A JPS617693 A JP S617693A
- Authority
- JP
- Japan
- Prior art keywords
- chip
- dip
- components
- component
- mounting
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Electric Connection Of Electric Components To Printed Circuits (AREA)
- Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、ディップ部品をチップ部品搭載用基板にチッ
プ部品と同時に実装する構造に関するものである。
プ部品と同時に実装する構造に関するものである。
電子機器１通信機器等は装置の小形化、高集積化の要求
が強く、したがってこれらの装置に組み込まれる部品搭
載用基板も、高密度実装が要求され、これに伴ってチッ
プ部品搭載用基板にディップ部品を混載実装すような場
合も少なくはない。
が強く、したがってこれらの装置に組み込まれる部品搭
載用基板も、高密度実装が要求され、これに伴ってチッ
プ部品搭載用基板にディップ部品を混載実装すような場
合も少なくはない。
チップ部品とディップ部品を同一基板上に混載する場合
、従来は基板にディップ部品を実装するためのスルーホ
ールを形成して、該スルーホールにディップ部品を実装
し、半田ディツプによりディップ部品を一旦接着したる
のち、ディップ部品を接着した基板上にチップ部品を搭
載して、半田リフロー等により接着を行なっている。
、従来は基板にディップ部品を実装するためのスルーホ
ールを形成して、該スルーホールにディップ部品を実装
し、半田ディツプによりディップ部品を一旦接着したる
のち、ディップ部品を接着した基板上にチップ部品を搭
載して、半田リフロー等により接着を行なっている。
第３図および第４図は、従来のチップ部品とディップ部
品を混載する印刷配線基板を説明するための第３図は印
刷配線基板の要部斜視図、第４図（ａｌはディップ部品
搭載要領斜視図、（ｂ）はチップ部品搭載要領斜視図で
ある。
品を混載する印刷配線基板を説明するための第３図は印
刷配線基板の要部斜視図、第４図（ａｌはディップ部品
搭載要領斜視図、（ｂ）はチップ部品搭載要領斜視図で
ある。
第３図は、印刷配線基板１のディップ部品６を搭載する
部分には、ティップ部品６に対応する複数のスルーホー
ル２を形成し、それぞれのスルーホール２に連なる導体
パターン４を設ける。他方チップ部品５を搭載する部分
には、チップ部品５に対応する複数のパント３を形成し
、それぞれのパット３に連なる導体パターン４を設けた
ものである。
部分には、ティップ部品６に対応する複数のスルーホー
ル２を形成し、それぞれのスルーホール２に連なる導体
パターン４を設ける。他方チップ部品５を搭載する部分
には、チップ部品５に対応する複数のパント３を形成し
、それぞれのパット３に連なる導体パターン４を設けた
ものである。
第４図（ａｌは、印刷配線基板ｌに形成したスルーホー
ル２に、ディップ部品６の端子６１を挿入して半田ディ
ツプにより接着される。
ル２に、ディップ部品６の端子６１を挿入して半田ディ
ツプにより接着される。
第４図（ｂ）は、印刷配線基板１に形成したバット３に
チップ部品５を載置して、リフロ一工程により接着して
いた。
チップ部品５を載置して、リフロ一工程により接着して
いた。
上記の構成の印刷配線板に、ディップ部品とチップ部品
を混載すると、印刷配線板にスルーホ一ルおよびバット
を別個に設けなければならないために、印刷配線基板の
製造工程に多大の工数を要するとともに、ディップ部品
の接着とチップ部品の接着を別工程で行わなければなら
ないため、部品搭載作業能率が悪い等の問題点があった
。
を混載すると、印刷配線板にスルーホ一ルおよびバット
を別個に設けなければならないために、印刷配線基板の
製造工程に多大の工数を要するとともに、ディップ部品
の接着とチップ部品の接着を別工程で行わなければなら
ないため、部品搭載作業能率が悪い等の問題点があった
。
〔問題点を解決するための手段〕
本発明は、上記の問題点を解決した作業能率の良いディ
ップ部品とチップ部品の混載実装法を提供するもので、
その手段は、チップ部品搭載用基板にディップ部品を実
装する構造において、前記ディップ部品を予めチソプユ
ニン（−化し、該チップユニット化したディップ部品と
、チ・ノブ部品を前記チップ部品搭載用基板に混載する
ようにしたことによってなされる。
ップ部品とチップ部品の混載実装法を提供するもので、
その手段は、チップ部品搭載用基板にディップ部品を実
装する構造において、前記ディップ部品を予めチソプユ
ニン（−化し、該チップユニット化したディップ部品と
、チ・ノブ部品を前記チップ部品搭載用基板に混載する
ようにしたことによってなされる。
上記のディップ部品とチップ部品の混載実装法は、ディ
ップ部品をチップユニット化することによって、印刷配
線基板の製造工数が減少し、部品の搭載作業能率が向上
するとともに、導体パターンが印刷配線基板の１面にま
とめられるので１．取扱いが容易となる。
ップ部品をチップユニット化することによって、印刷配
線基板の製造工数が減少し、部品の搭載作業能率が向上
するとともに、導体パターンが印刷配線基板の１面にま
とめられるので１．取扱いが容易となる。
以下図面を参照しながら本発明に係るディップ部品とチ
ップ部品の混載実装法の実施例について詳細に説明する
。
ップ部品の混載実装法の実施例について詳細に説明する
。
第１図および第２図は、本発明に係るディップ部品とチ
ップ部品の混載実装法の一実施例を説明するための、第
１図はティップ部品をチ・ノブユニット化した斜視図、
第２図はチップ部品搭載用基板の斜視図で、第３図およ
び第４図と同等の部分については同一符号を付している
。
ップ部品の混載実装法の一実施例を説明するための、第
１図はティップ部品をチ・ノブユニット化した斜視図、
第２図はチップ部品搭載用基板の斜視図で、第３図およ
び第４図と同等の部分については同一符号を付している
。
第１図は、チップ化印刷配線基板８にディ・ノブ部品６
を搭載するための複数のスルーホール２を穿設する。そ
してチップ化印刷配線基板８の裏面端部に、スルーホー
ル２に対応する複数のバット８１を形成し、該バット８
１とスルーホール２を導体パターン４で接続した状態で
、スルーホール２にディップ部品を挿入して、半田・デ
ィ・ノブする。
を搭載するための複数のスルーホール２を穿設する。そ
してチップ化印刷配線基板８の裏面端部に、スルーホー
ル２に対応する複数のバット８１を形成し、該バット８
１とスルーホール２を導体パターン４で接続した状態で
、スルーホール２にディップ部品を挿入して、半田・デ
ィ・ノブする。
第２図は、チップ部品搭載用基板７に、第１図で説明し
たディップ部品６を搭載したチップ化印刷配線基板８を
搭載する部分に、ティップ部品搭載用孔９を設け、その
周囲にチップ化印刷配線基板８に形成したバット８１に
対応するバット３を設けた状態で、図示しないディップ
部品６と他のずべてのチップ部品５を搭載して、半田リ
フローによリ一工程で接着するようにしたものである。
たディップ部品６を搭載したチップ化印刷配線基板８を
搭載する部分に、ティップ部品搭載用孔９を設け、その
周囲にチップ化印刷配線基板８に形成したバット８１に
対応するバット３を設けた状態で、図示しないディップ
部品６と他のずべてのチップ部品５を搭載して、半田リ
フローによリ一工程で接着するようにしたものである。
なお、本実施例ではディップ部品６を一旦チツブ化印刷
配線基板８に搭載する説明をしたが、ディップ部品６の
端子を直接パット化する構造としても構わない。
配線基板８に搭載する説明をしたが、ディップ部品６の
端子を直接パット化する構造としても構わない。
以上の説明から明らかなように、本発明に係るティップ
部品とチップ部品の混載実装法によれば、印刷配線基板
のコストダウンが期待でき、部品の搭載作業能率が向上
するとともに、搭載部品の信頼性確保に寄与するところ
が大である。
部品とチップ部品の混載実装法によれば、印刷配線基板
のコストダウンが期待でき、部品の搭載作業能率が向上
するとともに、搭載部品の信頼性確保に寄与するところ
が大である。
第１図および第２図は、本発明に係るディ・ノブ部品と
チップ部品の混載実装法の一実施例を説明するための、
第１図はティップ部品をチップユニット化した斜視図、
第２図はチ・ノブ部品搭載用基板の斜視図、 第３図および第４図は、従来のチ・ノブ部品とディップ
部品を混載する印刷配線基板を説明するための第３図は
印刷配線基板の要部斜視図、第４図１ａ）はデインブ部
品搭載要領斜視図、山）はチ・ノブ部品搭載要領斜視図
である。 図中、■は印刷配線基板、２はスルーホール、３．８１
はバット、４は導体パターン、５はチ・ノブ部品、６は
ディップ部品、７はチップ部品搭載用基板、８はチップ
化印刷配線基板、９はディップ部品搭載用孔、６・１は
端子、をそれぞれ示す。 第１図 第２図
チップ部品の混載実装法の一実施例を説明するための、
第１図はティップ部品をチップユニット化した斜視図、
第２図はチ・ノブ部品搭載用基板の斜視図、 第３図および第４図は、従来のチ・ノブ部品とディップ
部品を混載する印刷配線基板を説明するための第３図は
印刷配線基板の要部斜視図、第４図１ａ）はデインブ部
品搭載要領斜視図、山）はチ・ノブ部品搭載要領斜視図
である。 図中、■は印刷配線基板、２はスルーホール、３．８１
はバット、４は導体パターン、５はチ・ノブ部品、６は
ディップ部品、７はチップ部品搭載用基板、８はチップ
化印刷配線基板、９はディップ部品搭載用孔、６・１は
端子、をそれぞれ示す。 第１図 第２図
Claims (1)
- チップ部品搭載用基板にデイップ部品を実装する構造
において、前記デイップ部品を予めチップユニット化し
、該チップユニット化したデイップ部品と、チップ部品
を前記チップ部品搭載用基板に混載するようにしたこと
を特徴すとするデイップ部品とチップ部品の混載実装法
。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12866884A JPS617693A (ja) | 1984-06-21 | 1984-06-21 | デイツプ部品とチツプ部品の混載実装法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12866884A JPS617693A (ja) | 1984-06-21 | 1984-06-21 | デイツプ部品とチツプ部品の混載実装法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS617693A true JPS617693A (ja) | 1986-01-14 |
Family
ID=14990488
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP12866884A Pending JPS617693A (ja) | 1984-06-21 | 1984-06-21 | デイツプ部品とチツプ部品の混載実装法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS617693A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62177079U (ja) * | 1986-04-30 | 1987-11-10 |
-
1984
- 1984-06-21 JP JP12866884A patent/JPS617693A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62177079U (ja) * | 1986-04-30 | 1987-11-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH03145186A (ja) | 半導体モジュール | |
| JPS617693A (ja) | デイツプ部品とチツプ部品の混載実装法 | |
| JPH01150332A (ja) | プリント回路基板 | |
| JPH0639479Y2 (ja) | プリント配線板 | |
| JPS607118A (ja) | コンデンサ | |
| JPS631093A (ja) | 電子部品搭載用基板装置 | |
| JPS60218897A (ja) | 電子部品の実装法 | |
| JP4263777B2 (ja) | 光送受信器 | |
| JPS5999787A (ja) | 厚膜配線基板 | |
| JPS5914394U (ja) | 混成集積回路基板 | |
| JPS61156758A (ja) | 高圧整流装置 | |
| JPH0548239A (ja) | 回路基板の形成方法 | |
| JPH02119293A (ja) | 電子回路装置 | |
| JPH08111569A (ja) | 電気メッキ対応プリント基板 | |
| JPS63119213A (ja) | 両面実装用チツプ部品の構造 | |
| JPS61124158A (ja) | 複合電子部品 | |
| JPS6364388A (ja) | 回路部品の実装方法 | |
| JPS59175786A (ja) | 混成集積回路装置の製造方法 | |
| JPH07122674A (ja) | ハイブリッド集積回路 | |
| JPH0778927A (ja) | 電子部品搭載用基板及びリードフレーム | |
| JPH08228065A (ja) | 部品実装方法 | |
| JPS63314857A (ja) | プリント基板のフレキシブル基板 | |
| JP2000138328A (ja) | 変換モジュール及びその製造方法 | |
| JPS6348894A (ja) | フレキシブル基板の実装方法 | |
| JPS62222644A (ja) | テ−プキヤリヤ |