JPS6174041A - コンピュータ・メモリシステム - Google Patents

コンピュータ・メモリシステム

Info

Publication number
JPS6174041A
JPS6174041A JP60119888A JP11988885A JPS6174041A JP S6174041 A JPS6174041 A JP S6174041A JP 60119888 A JP60119888 A JP 60119888A JP 11988885 A JP11988885 A JP 11988885A JP S6174041 A JPS6174041 A JP S6174041A
Authority
JP
Japan
Prior art keywords
memory
bank
cache
distributed cache
static
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP60119888A
Other languages
English (en)
Other versions
JPH0359458B2 (ja
Inventor
エリツク・ポール・クロンスタツド
シヤラツド・プラカシ・ガンジー
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of JPS6174041A publication Critical patent/JPS6174041A/ja
Publication of JPH0359458B2 publication Critical patent/JPH0359458B2/ja
Granted legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
    • G06F12/0893—Caches characterised by their organisation or structure

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Memory System Of A Hierarchy Structure (AREA)
  • Dram (AREA)
  • Memory System (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明はメモリ７ステムに関し、さらに詳しくいえば、
スタティック・コラム型のＤＲＡＭ（Ｄｙｎａｍｉｃ　
　ｒａｎｄｏｍ　　ａｃｃｅｓｓ　　ｍｅｍｏｒｙ）を
用いたメモリシステムに関するものである。
〔開示の概要〕
以下に示すメモリシステム制御方法は、オンチップスタ
ティックバッファを具備するスタティック・コラム型Ｄ
ＲＡＭで構成されたバンクを複数個有するメモリシステ
ムにおいて、各々のバンクに関連するスタティックバッ
ファをそれぞれのキャッシュとして使用することによっ
て、システム全体の性能を高めるようにしたものである
。
〔従来技術〕
第６図に示すように代表的なマイクロコンピュータシス
テムはバス１４を介してメモリ１２に接続されたＣＰＵ
１０を有する。メモリバンク１６のデータをアクセスす
るため、ＣＰＵＩＤはメモリコントローラ１８を使用す
る。メモリコントローラ１８はＤＲＡＭのりフレッシュ
、バンクのインターリーブ、クロッキング、およびＣＰ
Ｕ１０との初期接続手順を遂行する。場合によってはン
ステムのスループットを増すためにキャラツユ（命令キ
ャッシュもしくはデータキャッシュまたはその双方）２
０を有するようなマイクロコンピュータもある。キャッ
シュは高速のメモリであって、通常、ハスの脇のＣＰＵ
に常駐する。キャッシュに関連する制御論理はキャツ／
ユへのアクセスの回数が最大になるように働く。キャッ
シュへのアクセスの成功は六ヒツト〃と呼ばれる。要求
されたワードがキャッシュにないとき（すなわち六ミス
〃）だけ主メモリがアクセスされる。
従来のシステムの例はたとえば米国特許第４１５６２９
０号に開示されている。この特許は各々入力レジスタお
よび出力レジスタを具備した複数のメモリチップから成
るＲＡＭ（Ｒａｎｄｏｍａ　Ｃ’ｌ：’ｅｌ’ｆｌｌ　
　ｍｅｍｏｒｙ）について開示するものである。メモリ
コントローラは現アドレスの最も重要な部分を記憶する
静止化レジスタを有する。
静止化レジスタの出力はアドレス一致回路とＲＡＭを構
成するチップの入力とに接続される。メモリの各アドレ
スは第１の部分および第２の部分から成る。各アドレス
の第１の部分は、それにより識別されるアドレスのとこ
ろに記憶されたメモリエレメントの全てのワードをアド
レス指定する。アドレス指定された全てのワードは対応
するアドレスレジスタに記憶される。各アドレスの第２
の部分により関連する出力レジスタを選択することがで
きる。このグロシージャによれば、１ブロツクの情報の
読取りオペレーションで、１回のメモリアクセス時間と
出力レジスタの読取り時間が消費される。
米国特許第４３８２２７８号は複数のレジスタと少なく
とも１つの作業スペースとを主メモリに具備したコンピ
ュータシステムについて開示している。さらに、ＣＰＵ
内にも複数のレジスタで構成された作業スペースキャッ
シュメモリが在る。
これらのレジスタは主メモリの作業スペースの複数のレ
ジスタに対応するものである。コンピュータのオペレー
ションは作業スペースキャッシュレジスタの内容を用い
て遂行される。作業スペースキャッシュレジスタの内容
は、コンチクストスイッチングの際、主メモリの作業ス
ペースの対応する作業レジスタへ転送される。このよう
な作業スペースのシステムのアーキテクチャによれば、
高速のレジスタ間オペレーションおよび高速のコンチク
ストスイッチングが達成される。
ダイナミックメモリの新しい流れとして、幾つかの製造
業者からスタティック・コラム型ＤＲＡＭが提供されて
いる。このＤＲＡＭは１行全体を記憶するオンチップの
スタティックバッファを具備するものである。たとえば
６４にのＤＲＡＭは各々２５６ビツトから成る２５６個
の行を有するので、そのスタティックバッファは２５６
ビツトである。（この様子を第２図に示す）２５６にの
ＤＲＡＭは各々５１２ビツトから成る５１２個の行を有
するので、そのスタティックバッファは５１２ビツトで
ある。スタティックバッファに１行が記憶されれば、そ
の行ではどのビットでも高速にアクセス（読取りまたは
書込み）できる。１６０ｔ［Ｆ］秒のサイクルタイムを
有するＤＲＡＭの場合、スタティックバッファのサイク
ルタイムは第２図に示すように１わずか４０すり秒であ
る。
〔発明が解決しようとする問題点〕
しかしながら、以下に示したコンピュータシステムは性
能改善の余地があり、特に最後に記したスタティック・
コラム型ＤＲＡＭに関していえばまだ有効に利用される
に至っていないというのが現状である。
したがって本発明の目的はスタティック・コラム型のＤ
ＲＡＭを用いてコンピュータシステム全体の性能を大幅
に改善することにある。
Ｃ問題点を解決するための手段〕 この目的を達成するため、本発明のメモリシステム制御
方法は、オンチップスタティックバッファを具備するス
タティック・コラム型ダイナミック・ランダム・アクセ
ス・メモリで構成されたバンクを複数個有するメモリシ
ステムにおいて、各々のバンクに関連するスタティック
バッファをそれぞれのキャッシュとして使用し、アクセ
スされた各々のバンクの最新の行を関連するスタティッ
クバッファでそれぞれ保持するようにしたことを特徴と
する。
〔実施例〕
以下に示す実施例は、本発明の方法を用いたメモリシス
テムである。はじめにこれを簡単に説明する。このメモ
リシステムは複数のバンクとメモリコントローラとを有
する。各々のバンクはオンチップスタティックバッファ
を具備したスタティック・コラム型ＤＲＡＭチップでア
レイ構成される。各々のバンクに関連する上記スタティ
ックバッファでそれぞれのキャッシュを構成してこれら
のキャッシュが関連するバンクに対してアクセスされた
最新の行をそれぞれ保持する。メモリコントローラはメ
モリバスで実アドレスを受は取ってそのアドレスからバ
ンクの番号と行の番号を抽出する。メモリコントローラ
はバンクに対してアクセスされた行が関連するキャッシ
ュになるかどうかを判断して、これが存在すればそのキ
ャッシュをアクセスし、そうでないときは、そのバンク
に対してアクセスされた行の内容と関連するキャッシュ
の内容とを入れ換える。このため、メモリコントローラ
は、全てのバンクに対して、キャッシュに現に存在する
行の番号を含むフィールドと、キャッシュのための有効
エントリフラグを含むフィールドとを保持する。
本実施例によれば、ＤＲＡＭに具備されたオンチップス
タティックバッファは現にアドレス指定された行のため
のオンチップキャッシュとみなすことができる。新しい
アクセスにより異なる行のビットが必要なときは、スタ
ティックバッファにある古い方のビットがＤＲＡＭのセ
ルのマトリックスへ書き戻されスタティックバッファへ
新しいビットがわずか１３０すの秒で自動的にロードさ
れる。したがって、オペレーションのサイクルタイムは
この入換えが必要なときは（それ程頻繁にはない）１３
０ｔの秒であるがそれ以外はスタティックバッファの４
０す・ノ秒となる。
第１図に実施例の構成を示す。メモリ１２は１６個のバ
ンクを有する。各バンクは６４ＫＸ４のＤＲＡＭチップ
が８個で構成される。各バンクは２５６フード（すなわ
ち１にバイト）のスタティックバッファ２２１ないし２
２１６をそれぞれ有する。バンクに関連したスタティッ
クバッファで構成されたキャッシュのことをここでは、
分散型のキャッシュという意味で、Ｎ分散キャッシュ〃
２４と呼ぶことにする。分散キャッシュ２４はバンクに
関連する高速のバッファである。分散キャッシュ２４は
関連するバンクのアドレス指定された最新の行を保持す
る。分散キャッシュ２４は物理的にはＤＲＡＭチップ上
に存するものでありシステムの外部からは付加されない
。分散キャッシュ２４は、データ、命令およびスタック
等の何に対してもキャッシュとして機能する。六分散〃
という用語は次の２つのことを示唆するために用いた。
１つは分散キャッシュがＣＰＵ側でなくメモリ側に存在
するということ、もう１つは分散キャッシュ２４を構成
する１つ１つのブロック（スタティックバッファ２２　
ないし２２１６）が厳密にそれぞれのメモリバンクだけ
にしか関連しないということである。したがって以下の
説明では分散キャッシュという用語は、分散キャッシュ
を構成する１つ１つのブロックまたはその全体である分
散キャッジ１２４０両方の意味で使う。
第４図は第１図の構成をより一般的に示しだものである
。第４図ではメモリ１２はｎ個のバンクで構成される。
第４図では、さらに、メモリコントローラ１８の入出カ
ラインが詳細に示しである。
メモリコントローラ１８はＣＰＵＩＣ１（またはバス１
４上の他のＤＭＡユニット２４）から実アドレスを受は
取って読取シオペレーションマタは書込みオペレーショ
ンのためにＤＲＡＭをアクセスする。メモリコントロー
ラ１８は分散キャッシュに現に入っている各バンクの行
を追跡する。メモリコントローラ１８は、さらに、ＤＲ
ＡＭのりフレッシュ期間およびアクセスタイムの全ての
タイミングを制御する。メモリコントローラ１８は、こ
の他、バス１４との適切な初期手続き手順のプロトコル
も提供する。メモリコントローラ１８は各バンクに対し
２つのフィールドを保持し、これにより下記の第１表（
分散キャッシュ制御テーブル）に示すように、分散キャ
ラツユに現に入っている行の番号と、分散キャッシュの
ための有効二ントリフラグ（有効ビット）とを記憶する
。
第１表 （分散キャッシュ制御テーブル） Ｆｌ　：行番号フィールド Ｆ２：有効エントリフラグフィールド バンクの標識ビット（有効エントリフラグフィールドの
ビット）は電源投入後金て無効化される（ゼロにセント
される）。ＤＲＡＭはリフレッシュオペレーションの間
中もスタティックバッファを使うので分散キヤツシユの
内容は破壊される。したがって１バンク内におけるリフ
レッシュオペレーションの後もその標識ビットはゼロに
セントされる。
バス１４からメモリ１２をアクセスする際、メモリコン
トローラ１８はそのアドレスからバンクの番号および行
の番号を抽出する。このアドレスの構成は下記のとおり
である。
バンクの　　　分散キャッシュ内 行アドレス　　　のアドレス メモリコントローラ１８は、そのバンクに対してアクセ
スされた行が分散キヤツシユに入っているかどうか（ヒ
ツトしたかどうか）を判断し、ヒツトすれば、列アドレ
ス（分散キャッシュ内の場所）を送出してそのバンクの
列アドレス選択（以下ＣＡＳという）ラインを活動化す
る。このようなヒツトアクセスは、３５ないし４０す・
ノ秒のオーダーできわめて高速になされる。アクセスさ
れたワードが分散キャッシュにないときは（ミス）、分
散キャッシュの内容を入れ換える。このだめ、そのバン
クの行アドレス選択（以下ＲＡＳという）ラインが非活
動化され、新しいアドレスの行番号で再び活動化される
。このオペレーションで、分散キャッシュの内容をＤＲ
ＡＭのセルのマトリックスへ書き戻して新しい行全体を
分散キャッシュにロードする。このオペレーションはわ
ずか１３０なの秒しか要しない。このように分散キャッ
シュの内容の入れ換えは非常に短い時間ですむ。アクセ
スされたワードはメモリ１２からラッチ２６へ読み取ら
れて、ストローブ信号により普通のやり方でバス１４へ
送られる。
ダイナミック型のＲＡＭはどんなものでも必ずリフレッ
シュオペレーションが必要でアル。標準的なりＲＡＭな
ら、４ミリ秒ごとに全ての行をリフレッシュしなければ
ならない。２５６行の場合、平均的にいえば、１つのバ
ンクの１行は１６マイクロ秒ごとにリフレッシュしなけ
ればならない。
１回（７）’Ｊフレッシュクペレーションで分散キャッ
シュの内容が破壊されるので、１６マイクロ秒ごとに分
散キャッシュは無効化されリフレソ／ユ後の最初のアク
セスはミスとなる。以上のようにリフレッシュがあるた
め、分散キャッシュの内容は最高１６マイクロ秒しか維
持されない。６４ミリ秒ごとのリフレッシュでよいよう
な良好なりＲＡＭを使えば、この点は２５６マイクロ秒
まで改善される。さらにシステム全体の性能を向上させ
るため、全てのバンクの同じ番号の行を同時にリフレッ
シュする。しだがってバンクの個数にかかわらず、メモ
リ全体に対して４ミリ秒で合計２５６回ノリフレッシュ
オペレーションシカ要ラナう。すフレツ／ユオベレーン
ヨン’ｆ：　ｔｌ−自体ハ、　　ＲＡ　Ｓ　ラインを活
動化すること、およびＲＡＳラインを再び非活動化する
ことを含む。これは１３０なの秒でよい。
メモリコントローラ１８はバンクを１６個までアドレス
指定できる。各バンクが６４にワード（２５６にバイト
）を有するなら、１Ｍワード（４Ｍバイト）までアドレ
ス指定できる。この場合、合計４にワード（１６にバイ
ト）マでの分散キヤツシユが提供されろ。１つのバンク
につき１ブロツクの分散キヤツシユしか提供されないか
ら、分散キヤツシユのブロック数を増やす目的でメモリ
を多数のバンクに分けることは非常に重要である。
２５６Ｋ　ＤＲＡＭを６４ＫＸ４で構成すれば、２５６
ＫＸ１で構成するものよりも多くのバンクが提供される
。メモリコントローラ１８は、各バンクのＲＡＳライン
を活動状態に維持することによって、全てのバンクの分
散キャッシュを高速アクセスのために活動状態すなわち
レディ状態に保つ。
メモリコントａ−ラ１８はＣＡＳラインを使ってアクセ
スしたいバンクを選択する。こうしてプログラムに関し
て現に使用されている作業領域全体（コード、データ、
スタック等）を分散キヤツシユに入れることができる。
複数のバンクなら、それにより１以上の冗長なバンクを
提供できるという利点もある。こうすれば現に走行中の
バンクのうちの１つに障害があると検知されたときに適
当なアクノヨンを採ることができる。メモリコントロー
ラ１８は、ＣＰＵから受は取ったバンク番号を現に動作
中のバンクへ動的にマツピングすることができる。
第５図はメモリコントローラ１８の構成を示す図である
。バス制御ユニット２８はシステムバス１４とインター
フェースする。バス制御ユニット２８は実アドレスを受
は取ってシステムバス１４とデータのやりとりを行う。
ＣＰＵまたは／ステムバス１４上の他のユニットとのト
ランザクションは、全て、制御回路３０のバスクロック
で同期化される。ＣＰＵまたは他のユニットは新たな読
取シ要求または書き込み要求で、バスサイクルごとにメ
モリコントローラ１８をアドレスすることができる。メ
モリコントローラ１８がビジー状態にあって要求が受諾
できない場合は、バス制御ユニット２日は、再試行信号
を要求元に戻して次のサイクルでその要求を繰り返すよ
う要請する。メモリコントローラ１８が前の要求のため
のデータを返す準備を完了している場合は、メモリコン
トローラ１８は、１サイクル前に、データ伝送のためシ
ステムバス１４を予約するよう７ステムのユニットへ知
らせる。読取シであれ書込みであれいかなる要求もリフ
レッシュ、分散キャッシュのヒツトまたはミス等の様々
な状況に依存するから、メモリコントローラの処理すべ
きサイクル数は未知であるかもしれないが、その実行の
７−ケンスは要求のンーケンスと全く同じである。
バッファ３２およびアドレスレジスタ３４を設けること
により、システムバス１４から分散キャッシュ制御部６
６およびＥ　ＣＣ（Ｅｒｒｏｒ　　Ｃｈｅｋｉｎｇａｎ
ｄ　　Ｃｏｒｒｅｃｊｊｎｇ　）ユニット３８へのアド
レスおよびデータのパイプラインによるフローと、ＥＣ
Ｃユニット３８からシステムバス１４へのアドレスおよ
びデータのパイプラインによるフローとを維持する。分
散キヤツシユ制御部３６は、メモリの各バンクを構成す
るＤＲＡＭチップをリフレッシュテキルヨウ、リフレッ
シュコントローラ４０とインターフェースする。前述の
第１図の例では、分散キャッシュ制御部はＤＲＡＭ側の
３２ビツトハスとインターフェースして１６（［１ｉ１
ｔ１７）バンクを駆動する。各バンクは、１０個または
４０個のメモリチップから成シ（“×１〃まだは一曳×
４〃で構成するかどうかによってその個数が異なる）Ｆ
ＣＣビットを具備した６２ビット幅のメモリを構成する
。分散キャッシュ制御部３６は、各バンクにおいて活動
中の行アドレスを追跡する行アドレステーブルを保持す
る。ロード要求および記憶要求の全てのアドレスは、高
速アクセスが可能かどうかを判断するために、行アドレ
ステーブルのエントリと比較される。分散キャッシュ制
御部３６は各バンクに対してＲＡＳラインおよびＣＡＳ
ラインの１つのペアを有する。ＲＡＳを使ってＤＲＡＭ
の行から分散キャッシュへのロードおよびアンロードを
行い、ＣＡＳを使ってそのバンクを選択する。
メモリクロックはバスクロックに対し非同期的であり、
それはＤ　ＲＡ　Ｍのアクセスタイムを最適化するよう
に選択する。バスクロックはプロセッサの速度に整合す
るように選択する。
リフレッシュコントローラ４ｏはＤ　ＲＡ　Ｍノ全ての
行の行アドレスを回帰するりフレッシュカウンタを有す
る。リフレッシュコントローラ４０は、さらに、リフレ
ッシュの周期を知らせるだめのクロックカウンタを具備
する。そうしたリフレッシュの周期ごとに、／ステムの
全てのＤＲＡＭにおいてリフレッシュカウンタの内容で
指定される行がリフレッシュされ、次のりフレノノユに
備えてリフレノツユカウンタが増分される。リフレッシ
ュが行われると、分散キャッシュ制御部６６０行アドレ
ステーブルの内容は無効化される。
ＥＣＣユニット３８はパス書スルー（ｐａｓｓ−ｔｈｒ
ｏｕｇｈ　）の生成、エラーの検出および訂正を行う。
１ビツトエラーは訂正されて、記録のためフラグが立て
られる。２ビツトエラーはシステムバス１４上のユニッ
トに通知される。バッファリング、ＲＡＭのアクセス、
およびＦＣＣはパインプライン形式で遂行される。した
がって、ひとたびパイプラインが確立すれば、１バスサ
イクルにつき１回の割合いでアクセスができる。
以下、実施例の評価結果について説明する。性能の評価
は３２ビツトのマイクロプロセッサに本メモリシステム
を接続したモデルについて行った。
ベンチマークプログラムとしてＰＬ／１タイプのコンパ
イラを使用した。この評価の目的は、ＤＲＡＭチップで
構成されたバンクの数が増えるにつれてシステムの性能
および分散キャッシュのヒツト率がどれだけ改善される
かを判断することである。
この改善の評価は、１／２にバイトまたは１にバイトの
オンチップ命令キャッシュを具備したプロセッサにスタ
ティック・コラム型のＤＲＡＭを接続したものについて
も行った。下記の第２表は、命令キャッシュを具備しな
いプロセッサに、スタティック・コラム中モードを使わ
ないＤＲＡＭ（すなわち普通のＤＲＡＭ）を接続した７
ステムの性能を１としたときの相対性能を示すものであ
る。
この表から、システムの性能がプロセッサの命令キャッ
シュおよびメモリのバンク数（１，２，４，８および１
６）によっていかに向上するかがわかる。
第２表で、メモリのバンクの数ＮＯ〃は、スタティック
・コラム・モードを使わないＤＲＡＭを接続した／ステ
ムであることを意味する。
第２表　相対的性能 第６図は分散キャッシュのヒント率を示す。以上の性能
評価から、幾つかの結論を導引き出すことができる。第
１に、分散キャッシュ式ＤＲＡＭは標準的なりＲＡＭの
性能をはるかに上回る。第２に、命令キャッシュを具備
したマイクロプロセッサの性能は分散キャッシュ式Ｄ　
ＲＡ　Ｍによって大幅に向上する。第３に、回層な分散
キャッシュの量はバンクの個数に応じて増えるから、そ
の性能はバンクの個数の関数になる。したがって回層な
量のメモリを多数のバンクに分けることによシさらに高
い性能が得られる。第４に、命令キャッシュなしのシス
テムの性能は実際には命令キャッシュを具備したものよ
シ良くなる場合がある。というのは命令キャッシュは時
々使用されないかもしれないワードをそのキャッシュの
バッファに順次的にロードするというオーバーヘッドを
必要とするからである。分散キャッシュのロードの時間
はその中の最初のワードをアクセスする時間と同じであ
るから、分散キャッシュにはこのオーバーヘッドが全く
ない。高性能が得られる理由とじて他に、分散キャツ／
ユはコード、データ、スタック等のあらゆるタイプの情
報が入るということがある。したがってあらゆるタイプ
の情報へのアクセスが高速化される。第５に、分散キャ
ッシュのヒント率は非常に高い。これは合計のアクセス
に対する高速のアクセスの比である。プロセッサがオン
チップ命令キャッシュを具備する場合でも具備しない場
合でも、バンクの個数が増えるにつれてヒント率は高く
なる。最後に、ンステムの性能およびヒント率に対する
メモリリフレノシュの影響は重要でないということもわ
かった。本実施例に従ったメモリコントローラを用いれ
ばスタティック・コラム型ＤＲＡＭによる７ステムの性
能は、標準的なりＲＡＭによる７ステム（たとえそれが
オンチップ命令キヤノンユを具備するプロセッサによる
ものであっても）に比べて５０％以上も向上する。
〔発明の効果〕
以上説明したように、本発明によればコンピユータフス
テムの全体としての性能が従来に比べて大幅に向上する
。
【図面の簡単な説明】
第１図は本発明の詳細な説明する図、第２図はスタティ
ック・コラム型ＤＲＡＭの構成とそのタイミングを簡単
に説明する図、第３図は代表的なマイクロコンピュータ
７ステムの構成を示す図、第４図はメモリコントローラ
の入出カラインを詳細に示す図、第５図はメモリコント
ローラの構成を示す図、第６図は分散キャッシュのヒツ
ト率とメモリパンクの数との関係を示す図である。 出願人インターナソヨナルφビジネス・マシーンズ・コ
ーポレー／ヨン第４図 第５図 メモリコントローラ

Claims (1)

    【特許請求の範囲】
  1. １行全体を記憶するためのオンチップスタティックバッ
    ファを具備するようなスタティック・コラム型ダイナミ
    ック・ランダム・アクセス・メモリで構成されたバンク
    を複数個有するメモリシステムにおいて、前記各々のバ
    ンクに関連する前記スタティックバッファをそれぞれの
    キャッシュとして使用し、アクセスされた前記各々のバ
    ンクの最新の行を関連する前記スタティックバッファで
    それぞれ保持するようにしたことを特徴とするメモリシ
    ステム制御方法。
JP60119888A 1984-09-18 1985-06-04 コンピュータ・メモリシステム Granted JPS6174041A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US651562 1984-09-18
US06/651,562 US4725945A (en) 1984-09-18 1984-09-18 Distributed cache in dynamic rams

Publications (2)

Publication Number Publication Date
JPS6174041A true JPS6174041A (ja) 1986-04-16
JPH0359458B2 JPH0359458B2 (ja) 1991-09-10

Family

ID=24613332

Family Applications (1)

Application Number Title Priority Date Filing Date
JP60119888A Granted JPS6174041A (ja) 1984-09-18 1985-06-04 コンピュータ・メモリシステム

Country Status (5)

Country Link
US (1) US4725945A (ja)
EP (1) EP0175080B1 (ja)
JP (1) JPS6174041A (ja)
CA (1) CA1233272A (ja)
DE (1) DE3584656D1 (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07146816A (ja) * 1994-08-03 1995-06-06 Mitsubishi Electric Corp 半導体記憶装置
US5573629A (en) * 1994-08-03 1996-11-12 Herd Manufacturing, Inc. Tape application apparatus
JP2006297359A (ja) * 2005-04-21 2006-11-02 Sogo Setsubi Keikaku:Kk フィルタユニット
US9644855B2 (en) 2010-06-30 2017-05-09 Koken Ltd. Air blowing devices aligned in width direction

Families Citing this family (90)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62103898A (ja) * 1985-10-31 1987-05-14 Mitsubishi Electric Corp ダイナミツクランダムアクセスメモリ装置
US4710903A (en) * 1986-03-31 1987-12-01 Wang Laboratories, Inc. Pseudo-static memory subsystem
US5226136A (en) * 1986-05-06 1993-07-06 Nintendo Company Limited Memory cartridge bank selecting apparatus
JPS62260244A (ja) * 1986-05-06 1987-11-12 Nintendo Co Ltd メモリカ−トリツジ
US4803621A (en) * 1986-07-24 1989-02-07 Sun Microsystems, Inc. Memory access system
CA1330596C (en) * 1986-11-19 1994-07-05 Yoshiaki Nakanishi Memory cartridge and data processing apparatus
JPS63175287A (ja) * 1987-01-16 1988-07-19 Hitachi Ltd 記憶装置
US4894770A (en) * 1987-06-01 1990-01-16 Massachusetts Institute Of Technology Set associative memory
JP2714944B2 (ja) * 1987-08-05 1998-02-16 三菱電機株式会社 半導体記憶装置
US5179687A (en) * 1987-09-26 1993-01-12 Mitsubishi Denki Kabushiki Kaisha Semiconductor memory device containing a cache and an operation method thereof
US5051889A (en) * 1987-10-23 1991-09-24 Chips And Technologies, Incorporated Page interleaved memory access
US5226147A (en) * 1987-11-06 1993-07-06 Mitsubishi Denki Kabushiki Kaisha Semiconductor memory device for simple cache system
JPH01146187A (ja) * 1987-12-02 1989-06-08 Mitsubishi Electric Corp キヤッシュメモリ内蔵半導体記憶装置
JPH01154261A (ja) * 1987-12-11 1989-06-16 Toshiba Corp 情報処理装置
AU2278688A (en) * 1988-02-16 1989-08-17 Sun Microsystems, Inc. Distributed cache architecture
US5146581A (en) * 1988-02-24 1992-09-08 Sanyo Electric Co., Ltd. Subprogram executing data processing system having bank switching control storing in the same address area in each of memory banks
US5329489A (en) * 1988-03-31 1994-07-12 Texas Instruments Incorporated DRAM having exclusively enabled column buffer blocks
JP2895488B2 (ja) 1988-04-18 1999-05-24 株式会社東芝 半導体記憶装置及び半導体記憶システム
US5301278A (en) * 1988-04-29 1994-04-05 International Business Machines Corporation Flexible dynamic memory controller
US4974146A (en) * 1988-05-06 1990-11-27 Science Applications International Corporation Array processor
US4870622A (en) * 1988-06-24 1989-09-26 Advanced Micro Devices, Inc. DRAM controller cache
US4939692A (en) * 1988-09-15 1990-07-03 Intel Corporation Read-only memory for microprocessor systems having shared address/data lines
US4905141A (en) * 1988-10-25 1990-02-27 International Business Machines Corporation Partitioned cache memory with partition look-aside table (PLAT) for early partition assignment identification
US6092153A (en) * 1988-11-14 2000-07-18 Lass; Stanley Edwin Subsettable top level cache
CA2011518C (en) * 1989-04-25 1993-04-20 Ronald N. Fortino Distributed cache dram chip and control method
US5261073A (en) * 1989-05-05 1993-11-09 Wang Laboratories, Inc. Method and apparatus for providing memory system status signals
US4967397A (en) * 1989-05-15 1990-10-30 Unisys Corporation Dynamic RAM controller
US5138705A (en) * 1989-06-26 1992-08-11 International Business Machines Corporation Chip organization for an extendable memory structure providing busless internal page transfers
US5329629A (en) * 1989-07-03 1994-07-12 Tandem Computers Incorporated Apparatus and method for reading, writing, and refreshing memory with direct virtual or physical access
JP2646032B2 (ja) * 1989-10-14 1997-08-25 三菱電機株式会社 Ｌｉｆｏ方式の半導体記憶装置およびその制御方法
JP2777247B2 (ja) * 1990-01-16 1998-07-16 三菱電機株式会社 半導体記憶装置およびキャッシュシステム
EP0440456B1 (en) * 1990-01-31 1997-01-08 Hewlett-Packard Company Microprocessor burst mode with external system memory
US5257360A (en) * 1990-03-23 1993-10-26 Advanced Micro Devices,Inc. Re-configurable block length cache
JP2862948B2 (ja) * 1990-04-13 1999-03-03 三菱電機株式会社 半導体記憶装置
GB2244157A (en) * 1990-05-15 1991-11-20 Sun Microsystems Inc Apparatus for row caching in random access memory
JP3225531B2 (ja) * 1990-05-15 2001-11-05 セイコーエプソン株式会社 メモリカード
US5200564A (en) * 1990-06-29 1993-04-06 Casio Computer Co., Ltd. Digital information processing apparatus with multiple CPUs
US5584034A (en) * 1990-06-29 1996-12-10 Casio Computer Co., Ltd. Apparatus for executing respective portions of a process by main and sub CPUS
US5359722A (en) * 1990-07-23 1994-10-25 International Business Machines Corporation Method for shortening memory fetch time relative to memory store time and controlling recovery in a DRAM
JPH0682339B2 (ja) * 1990-08-31 1994-10-19 インターナショナル・ビジネス・マシーンズ・コーポレイション メモリ・アクセス・システムおよび方法
DE69233510T2 (de) * 1991-03-01 2006-02-02 Advanced Micro Devices, Inc., Sunnyvale Ausgangspuffer für Mikroprozessor
US5276838A (en) * 1991-03-04 1994-01-04 International Business Machines Corporation Dynamically repositioned memory bank queues
US5289584A (en) * 1991-06-21 1994-02-22 Compaq Computer Corp. Memory system with FIFO data input
JP2729423B2 (ja) * 1991-10-29 1998-03-18 三菱電機株式会社 半導体記憶装置
EP0895162A3 (en) 1992-01-22 1999-11-10 Enhanced Memory Systems, Inc. Enhanced dram with embedded registers
KR950000504B1 (ko) * 1992-01-31 1995-01-24 삼성전자 주식회사 복수개의 로우 어드레스 스트로브 신호를 가지는 반도체 메모리 장치
US5282177A (en) * 1992-04-08 1994-01-25 Micron Technology, Inc. Multiple register block write method and circuit for video DRAMs
US5251174A (en) * 1992-06-12 1993-10-05 Acer Incorporated Memory system
US5307320A (en) * 1992-09-23 1994-04-26 Intel Corporation High integration DRAM controller
US5530902A (en) * 1993-06-14 1996-06-25 Motorola, Inc. Data packet switching system having DMA controller, service arbiter, buffer type managers, and buffer managers for managing data transfer to provide less processor intervention
US5508968A (en) * 1994-08-12 1996-04-16 International Business Machines Corporation Dynamic random access memory persistent page implemented as processor register sets
WO1996032685A1 (en) * 1995-04-11 1996-10-17 Kinetech, Inc. Identifying data in a data processing system
US5787267A (en) * 1995-06-07 1998-07-28 Monolithic System Technology, Inc. Caching method and circuit for a memory system with circuit module architecture
US5873114A (en) * 1995-08-18 1999-02-16 Advanced Micro Devices, Inc. Integrated processor and memory control unit including refresh queue logic for refreshing DRAM during idle cycles
US5835941A (en) * 1995-11-17 1998-11-10 Micron Technology Inc. Internally cached static random access memory architecture
US6567904B1 (en) 1995-12-29 2003-05-20 Intel Corporation Method and apparatus for automatically detecting whether a memory unit location is unpopulated or populated with synchronous or asynchronous memory devices
US5900011A (en) * 1996-07-01 1999-05-04 Sun Microsystems, Inc. Integrated processor/memory device with victim data cache
US6167486A (en) 1996-11-18 2000-12-26 Nec Electronics, Inc. Parallel access virtual channel memory system with cacheable channels
US7272703B2 (en) * 1997-08-01 2007-09-18 Micron Technology, Inc. Program controlled embedded-DRAM-DSP architecture and methods
US6119254A (en) * 1997-12-23 2000-09-12 Stmicroelectronics, N.V. Hardware tracing/logging for highly integrated embedded controller device
US6559851B1 (en) 1998-05-21 2003-05-06 Mitsubishi Electric & Electronics Usa, Inc. Methods for semiconductor systems for graphics processing
US6535218B1 (en) 1998-05-21 2003-03-18 Mitsubishi Electric & Electronics Usa, Inc. Frame buffer memory for graphic processing
US6661421B1 (en) 1998-05-21 2003-12-09 Mitsubishi Electric & Electronics Usa, Inc. Methods for operation of semiconductor memory
US6504550B1 (en) 1998-05-21 2003-01-07 Mitsubishi Electric & Electronics Usa, Inc. System for graphics processing employing semiconductor device
US5963481A (en) * 1998-06-30 1999-10-05 Enhanced Memory Systems, Inc. Embedded enhanced DRAM, and associated method
US6072746A (en) * 1998-08-14 2000-06-06 International Business Machines Corporation Self-timed address decoder for register file and compare circuit of a multi-port CAM
US6330636B1 (en) 1999-01-29 2001-12-11 Enhanced Memory Systems, Inc. Double data rate synchronous dynamic random access memory device incorporating a static RAM cache per memory bank
US6094705A (en) * 1999-03-10 2000-07-25 Picoturbo, Inc. Method and system for selective DRAM refresh to reduce power consumption
US6539487B1 (en) * 1999-11-09 2003-03-25 International Business Machines Corporation System for dynamically selecting maximum number of accessible banks of memory per cycle by monitoring actual power to each of the banks to determine the number of accessible banks
US6708254B2 (en) 1999-11-10 2004-03-16 Nec Electronics America, Inc. Parallel access virtual channel memory system
US6631439B2 (en) 2000-03-08 2003-10-07 Sun Microsystems, Inc. VLIW computer processing architecture with on-chip dynamic RAM
US7080234B2 (en) * 2000-03-08 2006-07-18 Sun Microsystems, Inc. VLIW computer processing architecture having the problem counter stored in a register file register
WO2001067234A2 (en) * 2000-03-08 2001-09-13 Sun Microsystems, Inc. Vliw computer processing architecture having a scalable number of register files
US6662265B1 (en) * 2000-08-31 2003-12-09 Hewlett-Packard Development Company, L.P. Mechanism to track all open pages in a DRAM memory system
US6647455B2 (en) 2001-06-27 2003-11-11 Intel Corporation On-die cache memory with repeaters
US6662271B2 (en) * 2001-06-27 2003-12-09 Intel Corporation Cache architecture with redundant sub array
US6631444B2 (en) 2001-06-27 2003-10-07 Intel Corporation Cache architecture for pipelined operation with on-die processor
US7389387B2 (en) * 2001-12-31 2008-06-17 Intel Corporation Distributed memory module cache writeback
US6801980B2 (en) * 2002-04-25 2004-10-05 International Business Machines Corporation Destructive-read random access memory system buffered with destructive-read memory cache
DE10345978A1 (de) * 2003-10-02 2005-04-28 Infineon Technologies Ag Speichervorrichtung mit Redundanz und Verfahren zur Datenspeicherung
US7173863B2 (en) * 2004-03-08 2007-02-06 Sandisk Corporation Flash controller cache architecture
US7882299B2 (en) * 2004-12-21 2011-02-01 Sandisk Corporation System and method for use of on-chip non-volatile memory write cache
US8185576B2 (en) 2006-03-14 2012-05-22 Altnet, Inc. Filter for a distributed network
US20090144404A1 (en) * 2007-12-04 2009-06-04 Microsoft Corporation Load management in a distributed system
US20090150536A1 (en) * 2007-12-05 2009-06-11 Microsoft Corporation Application layer congestion control
US7830734B2 (en) 2008-03-14 2010-11-09 Promos Technologies Pte. Ltd. Asymetric data path position and delays technique enabling high speed access in integrated circuit memory devices
US8266408B2 (en) * 2009-03-17 2012-09-11 Memoir Systems, Inc. System and method for storing data in a virtualized high speed memory system
US8433880B2 (en) * 2009-03-17 2013-04-30 Memoir Systems, Inc. System and method for storing data in a virtualized high speed memory system
US9442846B2 (en) 2009-03-17 2016-09-13 Cisco Technology, Inc. High speed memory systems and methods for designing hierarchical memory systems
WO2011075167A1 (en) * 2009-12-15 2011-06-23 Memoir Systems,Inc. System and method for reduced latency caching

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5971184A (ja) * 1982-10-15 1984-04-21 Nec Corp 記憶装置

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3969706A (en) * 1974-10-08 1976-07-13 Mostek Corporation Dynamic random access memory misfet integrated circuit
JPS59104791A (ja) * 1982-12-04 1984-06-16 Fujitsu Ltd 半導体記憶装置
JPS60115094A (ja) * 1983-11-16 1985-06-21 Fujitsu Ltd ダイナミツクランダムアクセスメモリ装置
US4584672A (en) * 1984-02-22 1986-04-22 Intel Corporation CMOS dynamic random-access memory with active cycle one half power supply potential bit line precharge
US4561702A (en) * 1984-05-09 1985-12-31 Texas Instruments Incorporated CMOS Address buffer circuit
US4577293A (en) * 1984-06-01 1986-03-18 International Business Machines Corporation Distributed, on-chip cache
US4630240A (en) * 1984-07-02 1986-12-16 Texas Instruments Incorporated Dynamic memory with intermediate column derode
US4658382A (en) * 1984-07-11 1987-04-14 Texas Instruments Incorporated Dynamic memory with improved dummy cell circuitry
US4601018A (en) * 1985-01-29 1986-07-15 Allen Baum Banked memory circuit
US4649522A (en) * 1985-02-11 1987-03-10 At&T Bell Laboratories Fast column access memory

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5971184A (ja) * 1982-10-15 1984-04-21 Nec Corp 記憶装置

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07146816A (ja) * 1994-08-03 1995-06-06 Mitsubishi Electric Corp 半導体記憶装置
US5573629A (en) * 1994-08-03 1996-11-12 Herd Manufacturing, Inc. Tape application apparatus
JP2006297359A (ja) * 2005-04-21 2006-11-02 Sogo Setsubi Keikaku:Kk フィルタユニット
US9644855B2 (en) 2010-06-30 2017-05-09 Koken Ltd. Air blowing devices aligned in width direction

Also Published As

Publication number Publication date
EP0175080A3 (en) 1988-07-27
US4725945A (en) 1988-02-16
EP0175080B1 (en) 1991-11-13
DE3584656D1 (de) 1991-12-19
EP0175080A2 (en) 1986-03-26
CA1233272A (en) 1988-02-23
JPH0359458B2 (ja) 1991-09-10

Similar Documents

Publication Publication Date Title
JPS6174041A (ja) コンピュータ・メモリシステム
EP0407119B1 (en) Apparatus and method for reading, writing and refreshing memory with direct virtual or physical access
US5056002A (en) Cache memory for use with multiprocessor systems
US5371870A (en) Stream buffer memory having a multiple-entry address history buffer for detecting sequential reads to initiate prefetching
US5659713A (en) Memory stream buffer with variable-size prefetch depending on memory interleaving configuration
US5490113A (en) Memory stream buffer
CA2011518C (en) Distributed cache dram chip and control method
US5586294A (en) Method for increased performance from a memory stream buffer by eliminating read-modify-write streams from history buffer
US5388247A (en) History buffer control to reduce unnecessary allocations in a memory stream buffer
US7236421B1 (en) Read-modify-write memory using read-or-write banks
US5461718A (en) System for sequential read of memory stream buffer detecting page mode cycles availability fetching data into a selected FIFO, and sending data without aceessing memory
US5471601A (en) Memory device and method for avoiding live lock of a DRAM with cache
US5249284A (en) Method and system for maintaining data coherency between main and cache memories
US6041393A (en) Array padding for higher memory throughput in the presence of dirty misses
US7917692B2 (en) Method and system for using dynamic random access memory as cache memory
US5420994A (en) Method for reading a multiple byte data element in a memory system with at least one cache and a main memory
US5452418A (en) Method of using stream buffer to perform operation under normal operation mode and selectively switching to test mode to check data integrity during system operation
US5802586A (en) Cache memory having a read-modify-write operation and simultaneous burst read and write operations and a method therefor
US6446169B1 (en) SRAM with tag and data arrays for private external microprocessor bus
EP0535701A1 (en) Architecture and method for combining static cache memory and dynamic main memory on the same chip (CDRAM)
EP0470736B1 (en) Cache memory system
EP0470735B1 (en) Computer memory system
US20010034808A1 (en) Cache memory device and information processing system
US6496904B1 (en) Method and apparatus for efficient tracking of bus coherency by using a single coherency tag bank
JPH0210446A (ja) バッファ記憶装置