JPS6172319A - 基準電圧発生回路 - Google Patents
基準電圧発生回路Info
- Publication number
- JPS6172319A JPS6172319A JP19502284A JP19502284A JPS6172319A JP S6172319 A JPS6172319 A JP S6172319A JP 19502284 A JP19502284 A JP 19502284A JP 19502284 A JP19502284 A JP 19502284A JP S6172319 A JPS6172319 A JP S6172319A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- resistor
- emitter
- reference voltage
- resistance
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
- G05F3/02—Regulating voltage or current
- G05F3/08—Regulating voltage or current wherein the variable is dc
- G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
- G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
- G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
- G05F3/26—Current mirrors
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は集積回路装置に多用される基準電圧発生回路に
関するものである。
関するものである。
従来例の構成とその問題点
以下に従来の基準電圧発生回路について説明する。
第２図は従来のバンドギャップ基準電圧発生回路であり
、トランジスタ９と１０は、抵抗１３さらに抵抗１４に
温度に比例した電圧を発生させるために異なるエミッタ
電流密度で動作している。
、トランジスタ９と１０は、抵抗１３さらに抵抗１４に
温度に比例した電圧を発生させるために異なるエミッタ
電流密度で動作している。
又、第３のトランジスタ１１は、抵抗１４に発生する電
圧と加えられて出力電圧Ｖ。ｕｔ を発生させる。その
結果、出力電圧Ｖ。ｕｔ はトランジスタ１１のペース
・エミッタ電圧ｖＢｚと抵抗１４に発生する温度依存電
圧が加算された電圧として出力される。ここで、出力電
圧Ｖ。ｕｔ ｔ”シリコンのバンドギャップ電圧（約１
，２ｖ程度）に設定するとき、抵抗１４に発生する電圧
はｖＢｘの温度係数を補正し、温度変動に対して一定の
出力電圧Ｖ。ｕｔを得ることができる。
圧と加えられて出力電圧Ｖ。ｕｔ を発生させる。その
結果、出力電圧Ｖ。ｕｔ はトランジスタ１１のペース
・エミッタ電圧ｖＢｚと抵抗１４に発生する温度依存電
圧が加算された電圧として出力される。ここで、出力電
圧Ｖ。ｕｔ ｔ”シリコンのバンドギャップ電圧（約１
，２ｖ程度）に設定するとき、抵抗１４に発生する電圧
はｖＢｘの温度係数を補正し、温度変動に対して一定の
出力電圧Ｖ。ｕｔを得ることができる。
ところで、トランジスタ１１のペース會エミッタ間電圧
ｖＢｌ＋はトランジスタの逆方向飽和電流を工。、トラ
ンジスタ１１のエミッタ電流を工８、エミッタ面積をム
８ とすると、 で表わされる。但し、Ｋはボルツマン定数、ｑは？
電子の電荷、Ｔは絶対温度である。
ｖＢｌ＋はトランジスタの逆方向飽和電流を工。、トラ
ンジスタ１１のエミッタ電流を工８、エミッタ面積をム
８ とすると、 で表わされる。但し、Ｋはボルツマン定数、ｑは？
電子の電荷、Ｔは絶対温度である。
ここで、ｖＢｘの温度特性を求めるために（１）式を温
度Ｔに対して微分すると、 △ｖＢｘ／ａＴ＝ Ｖ、、Ａ −（△Ａ、、４． ＋
、Ａ、Ｉ。／４０−△１．Ａｘ）−ＫＴ／ｑ、△Ｔ
−・、、 （２）となり、（１）式、（２）式よ
り ｖｓｘの値及び、その温度特性はトランジスタ１１
のエミッタ電流工、の温度特性が無視できない。従って
、出力電圧Ｖ。Ｕ。
度Ｔに対して微分すると、 △ｖＢｘ／ａＴ＝ Ｖ、、Ａ −（△Ａ、、４． ＋
、Ａ、Ｉ。／４０−△１．Ａｘ）−ＫＴ／ｑ、△Ｔ
−・、、 （２）となり、（１）式、（２）式よ
り ｖｓｘの値及び、その温度特性はトランジスタ１１
のエミッタ電流工、の温度特性が無視できない。従って
、出力電圧Ｖ。Ｕ。
の温度係数を最小にするためにはトランジスタ１１のエ
ミッタ電流は温度変動に対して一定にする必要があり、
トランジスタ１１に温度変動のない定電流を供給するた
めのＰＮＰ トランジスタ１６．１７、抵抗１９で構成
される定電流回路が接続されるのが常であった。そのた
め基準電圧を発生させるのに必要な電流が増加するとい
う不都合が生じていた。
ミッタ電流は温度変動に対して一定にする必要があり、
トランジスタ１１に温度変動のない定電流を供給するた
めのＰＮＰ トランジスタ１６．１７、抵抗１９で構成
される定電流回路が接続されるのが常であった。そのた
め基準電圧を発生させるのに必要な電流が増加するとい
う不都合が生じていた。
発明の目的
本発明は、斯る点に鑑みてなされたもので特別な定電流
回路を必要とせず消費電流の少ない温度補正された基準
電圧発生回路を提供することにある。
回路を必要とせず消費電流の少ない温度補正された基準
電圧発生回路を提供することにある。
発明の構成
この目的を達成するため本発明は、異なるエミッタ面積
を有し、そのベースが共通接続された第１、第２のトラ
ンジスタを具備し、前記第１のトランジスタは、そのコ
レクタとベースを接続するとともにエミッタを接地し、
前記第２のトランジスタのエミッタは第１の抵抗を介し
て接地されるとともにコレクタは、第２のトランジスタ
に流れる電流と等しい電流を一方は第１のトランジスタ
に、他方は第２の抵抗と第３のトランジスタに供給する
手段としてのカレントミラー回路に接続し、かつ前記第
３のトランジスタはコレクタとペースが共通でダイオー
ド接続され第２の抵抗と縦続接続されて接地したもので
、前記第３のトランジスタのペース・エミッタ間電圧の
温度係数を、前記第２の抵抗に発生する電圧により補正
する如く前記第１．第２のトランジスタのエミッタ面積
比、及び第１．第２の抵抗の抵抗比を調整することによ
り前記第２の抵抗と第３のトランジスタの両端に温度変
化に対して一定の基準電圧を発生させるものである。
を有し、そのベースが共通接続された第１、第２のトラ
ンジスタを具備し、前記第１のトランジスタは、そのコ
レクタとベースを接続するとともにエミッタを接地し、
前記第２のトランジスタのエミッタは第１の抵抗を介し
て接地されるとともにコレクタは、第２のトランジスタ
に流れる電流と等しい電流を一方は第１のトランジスタ
に、他方は第２の抵抗と第３のトランジスタに供給する
手段としてのカレントミラー回路に接続し、かつ前記第
３のトランジスタはコレクタとペースが共通でダイオー
ド接続され第２の抵抗と縦続接続されて接地したもので
、前記第３のトランジスタのペース・エミッタ間電圧の
温度係数を、前記第２の抵抗に発生する電圧により補正
する如く前記第１．第２のトランジスタのエミッタ面積
比、及び第１．第２の抵抗の抵抗比を調整することによ
り前記第２の抵抗と第３のトランジスタの両端に温度変
化に対して一定の基準電圧を発生させるものである。
実施例の説明
以下、本発明の一実施例を第１図を参照して説明する。
第１図において、トランジスタ２のエミッタ面積はトラ
ンジスタ１のエミッタ面積よりも大きく構成されており
、さらにトランジスタ２のコレクタには、トランジスタ
２に流れる電流と等しい電流を一方はトランジスタ１に
、他方は抵抗７とトランジスタ８に供給するＰＮＰ ト
ランジスタ４゜５．６で構成されるカレントミラー回路
が接続される。
ンジスタ１のエミッタ面積よりも大きく構成されており
、さらにトランジスタ２のコレクタには、トランジスタ
２に流れる電流と等しい電流を一方はトランジスタ１に
、他方は抵抗７とトランジスタ８に供給するＰＮＰ ト
ランジスタ４゜５．６で構成されるカレントミラー回路
が接続される。
いま、上記実施例においてトランジスタ１と２のエミッ
タ面積比を１対Ｎになる様に構成した場合、トランジス
タ１に流れる電流をＩｘ＋、トランジスタ２に流れる電
流を工１２とすると、それぞれのトランジスタのベース
・エミッタ電圧ｖ！ＩＫｊ １ｖＢＩＩ２は、 ｑ ｌＯ−へ・Ａ！ で表わされる。ここで、上記工ｘ＋と工、□はＰＩＰト
ランジスタ４，６で構成されるカレントミラー回路によ
って工に１” ”１２が成立する。従って、上記（３）
、 （４）式より抵抗３の両端に発生する差電圧△ｖ
Ｂ！は、 Ｔ △ｖｓｚ ＝ ｖａｘ＋ ’ｌｘ２”” ｌｏｇ”
Ｎ ・” ＝４６）となり、さらに抵抗３の抵抗値
をＲ１として前記”ＩＮと工、□を求めると、 と表わされる。ここで上記（６）式を温度に関して微分
すると、 となり、△Ｒ，／Ｒ，＝ΔＴ／Ｔが成立すれば電流ｒｘ
２の温度係数は零となる。これは抵抗Ｒ１の温度係する
。
タ面積比を１対Ｎになる様に構成した場合、トランジス
タ１に流れる電流をＩｘ＋、トランジスタ２に流れる電
流を工１２とすると、それぞれのトランジスタのベース
・エミッタ電圧ｖ！ＩＫｊ １ｖＢＩＩ２は、 ｑ ｌＯ−へ・Ａ！ で表わされる。ここで、上記工ｘ＋と工、□はＰＩＰト
ランジスタ４，６で構成されるカレントミラー回路によ
って工に１” ”１２が成立する。従って、上記（３）
、 （４）式より抵抗３の両端に発生する差電圧△ｖ
Ｂ！は、 Ｔ △ｖｓｚ ＝ ｖａｘ＋ ’ｌｘ２”” ｌｏｇ”
Ｎ ・” ＝４６）となり、さらに抵抗３の抵抗値
をＲ１として前記”ＩＮと工、□を求めると、 と表わされる。ここで上記（６）式を温度に関して微分
すると、 となり、△Ｒ，／Ｒ，＝ΔＴ／Ｔが成立すれば電流ｒｘ
２の温度係数は零となる。これは抵抗Ｒ１の温度係する
。
ところで、ＰＮＰ ）ランジスタ４，５．６はカレント
ミラー接続されており抵抗７並びにトランジスタ８には
、トランジスタ２に流れる電流と等しい電流が流れ、ト
ランジスタ６に流れるコレクタ電流’ｔ−ＩＣ６として
工。６ ＝ 工Ｘ２が成立するから、この時、抵抗７の
抵抗値をＲ２とすると、となる。
ミラー接続されており抵抗７並びにトランジスタ８には
、トランジスタ２に流れる電流と等しい電流が流れ、ト
ランジスタ６に流れるコレクタ電流’ｔ−ＩＣ６として
工。６ ＝ 工Ｘ２が成立するから、この時、抵抗７の
抵抗値をＲ２とすると、となる。
さらに（８）式を温度Ｔに関して微分すると、となり、
Ｎ＞１が成立する時Ｖ、は正の温度係数を有する。
Ｎ＞１が成立する時Ｖ、は正の温度係数を有する。
一方、トランジスタ８０ベース・エミッタ電圧ｖ０８
は、 走なる。従って端子ａ、ｂ間に発生する電圧Ｖｘは上記
（８）式と（９）式を加えて、 となる。
は、 走なる。従って端子ａ、ｂ間に発生する電圧Ｖｘは上記
（８）式と（９）式を加えて、 となる。
ところで、上記（９）式においてベース・エミッタ電圧
の温度特性は工１２が温度特性をもたない場合、−２ｍ
Ｔ／／’Ｃの負の温度特性を有する。よって（８）式に
おける正の温度係数を有する電圧Ｖ、を加え合せること
により、出力電圧Ｖ工は温度係数が零の基準電圧を得る
ことができる。
の温度特性は工１２が温度特性をもたない場合、−２ｍ
Ｔ／／’Ｃの負の温度特性を有する。よって（８）式に
おける正の温度係数を有する電圧Ｖ、を加え合せること
により、出力電圧Ｖ工は温度係数が零の基準電圧を得る
ことができる。
さて、以上の説明においては、出力電圧としてシリコン
のバンドギャップ電圧（約１．２Ｖ）で微小温度係数を
有する基準電圧を発生させる場合について説明してきた
が、上記バンドギャップ電圧“ のｎ倍の基準電圧を
発生させる手法としては、本発明の第１図においてダイ
オード接続されたトランジスタ８ｉｎ個縦続接続し、さ
らに抵抗３と抵抗７の比ｉｎ・（Ｒ２／Ｒ，）に設定す
ることにより、ｎ倍の基準電圧を発生させることができ
ることは言うまでもない。
のバンドギャップ電圧（約１．２Ｖ）で微小温度係数を
有する基準電圧を発生させる場合について説明してきた
が、上記バンドギャップ電圧“ のｎ倍の基準電圧を
発生させる手法としては、本発明の第１図においてダイ
オード接続されたトランジスタ８ｉｎ個縦続接続し、さ
らに抵抗３と抵抗７の比ｉｎ・（Ｒ２／Ｒ，）に設定す
ることにより、ｎ倍の基準電圧を発生させることができ
ることは言うまでもない。
発明の効果
以上、詳述した如く本発明によれば、定電流回路を必要
とせず、消費電流の少い基準電圧回路を構成することが
でき、しかも本発明の基準電圧口“ 路は、従来例にお
いてその出方電圧が定電流値に依存するのと異なり安定
で精度の高い基準電圧を得ることができる。
とせず、消費電流の少い基準電圧回路を構成することが
でき、しかも本発明の基準電圧口“ 路は、従来例にお
いてその出方電圧が定電流値に依存するのと異なり安定
で精度の高い基準電圧を得ることができる。
第１図は本発明の一実施例にかかる基準電圧発生回路の
電気回路図、第２図は従来の基準電圧発生回路の電気回
路図である。 １・・・・・・第１のトランジスタ、２・・・・・・第
２のトランジスタ、３・・・・・・第１の抵抗、４，５
．８・・・・・・カレントミラー回路、ア・・・・・・
第２の抵抗、３・・・・・・第３のトランジスタ、１Ｓ
・・・・・・定電流源。
電気回路図、第２図は従来の基準電圧発生回路の電気回
路図である。 １・・・・・・第１のトランジスタ、２・・・・・・第
２のトランジスタ、３・・・・・・第１の抵抗、４，５
．８・・・・・・カレントミラー回路、ア・・・・・・
第２の抵抗、３・・・・・・第３のトランジスタ、１Ｓ
・・・・・・定電流源。
Claims (2)
- （１）異なるエミッタ面積を有し、そのベースが共通接
続された第１、第２のトランジスタを具備し、前記第１
のトランジスタは、そのコレクタとベースを接続すると
ともに、エミッタを接地し、前記第２のトランジスタの
エミッタは第１の抵抗を介して接地されるとともにコレ
クタは第２のトランジスタに流れる電流と等しい電流を
一方は第１のトランジスタに、他方は第２の抵抗と第３
のトランジスタに供給する手段としてのカレントミラー
回路に接続し、かつ、前記第３のトランジスタはコレク
タとベースが共通でダイオード接続され第２の抵抗と縦
続接続されて接地され、前記第１、第２のトランジスタ
のエミッタ面積比、及び第１、第２の抵抗の抵抗比を調
整して前記第２の抵抗と第３のトランジスタの両端に温
度変化に対して一定の基準電圧を発生させることを特徴
とする基準電圧発生回路。 - （２）第２の抵抗としては第１と第２の抵抗比のｎ倍の
抵抗比を有する抵抗を用い、さらに第３のトランジスタ
としてダイオード接続された第３のトランジスタをｎ個
縦続接続して構成したことを特徴とする特許請求の範囲
第１項記載の基準電圧発生回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19502284A JPS6172319A (ja) | 1984-09-18 | 1984-09-18 | 基準電圧発生回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19502284A JPS6172319A (ja) | 1984-09-18 | 1984-09-18 | 基準電圧発生回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6172319A true JPS6172319A (ja) | 1986-04-14 |
Family
ID=16334230
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP19502284A Pending JPS6172319A (ja) | 1984-09-18 | 1984-09-18 | 基準電圧発生回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6172319A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7490872B2 (en) | 2002-10-22 | 2009-02-17 | Air System Kabushiki Kaisha | Corner piece-less duct, method of producing the same, and duct-forming machine |
-
1984
- 1984-09-18 JP JP19502284A patent/JPS6172319A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7490872B2 (en) | 2002-10-22 | 2009-02-17 | Air System Kabushiki Kaisha | Corner piece-less duct, method of producing the same, and duct-forming machine |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0648449B2 (ja) | 高精度バンドギヤツプ電圧基準回路 | |
| KR100233761B1 (ko) | 밴드 갭 기준 회로 | |
| JPS6269306A (ja) | 温度補償ｃｍｏｓ電圧基準回路 | |
| JPH0123802B2 (ja) | ||
| JPH0621727A (ja) | 閾値電圧発生器、閾値電圧供給デバイス及び閾値電圧発生デバイス | |
| KR900001169B1 (ko) | 전류 미러회로 | |
| JPH0334026B2 (ja) | ||
| JPS6172319A (ja) | 基準電圧発生回路 | |
| JPH0527139B2 (ja) | ||
| JPH08185236A (ja) | 基準電圧生成回路 | |
| JP2638771B2 (ja) | 基準電圧発生装置 | |
| JPS6172320A (ja) | 基準電圧発生回路 | |
| JPS6297363A (ja) | 基準電圧発生回路 | |
| JPH0614302B2 (ja) | トランジスタ回路 | |
| JP3036084B2 (ja) | 定電圧回路 | |
| JP2609617B2 (ja) | 電流発生回路 | |
| JP2581163B2 (ja) | 直結型アンプ | |
| JPH067379Y2 (ja) | 基準電圧源回路 | |
| JPH0477329B2 (ja) | ||
| JPH0316646B2 (ja) | ||
| JPH01292411A (ja) | バンドギヤップ基準電圧回路 | |
| JPH0115224Y2 (ja) | ||
| JPH03179514A (ja) | 定電圧回路 | |
| JP2000305644A (ja) | 電流発生装置 | |
| JPH0680997B2 (ja) | 掛算回路 |