JPS6170672A - 画像処理装置 - Google Patents
画像処理装置Info
- Publication number
- JPS6170672A JPS6170672A JP59190568A JP19056884A JPS6170672A JP S6170672 A JPS6170672 A JP S6170672A JP 59190568 A JP59190568 A JP 59190568A JP 19056884 A JP19056884 A JP 19056884A JP S6170672 A JPS6170672 A JP S6170672A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- gate
- picture elements
- window
- pixels
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000003384 imaging method Methods 0.000 claims description 3
- 230000003111 delayed effect Effects 0.000 abstract description 5
- 230000002093 peripheral effect Effects 0.000 abstract description 4
- 238000000034 method Methods 0.000 description 5
- 238000010586 diagram Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 238000007689 inspection Methods 0.000 description 1
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔Ｌ業上の利用分野〕
この発明は、撮像画面を水平、垂直走査して得られる撮
像信号を２値化し、＃素化して所定の処理を行なう１ｊ
ｈＩ像処理装置、特にノイズ等の孤立した画素（孤立点
ともいう。）を除去する機能を儂えた画像処理装置に関
する。
像信号を２値化し、＃素化して所定の処理を行なう１ｊ
ｈＩ像処理装置、特にノイズ等の孤立した画素（孤立点
ともいう。）を除去する機能を儂えた画像処理装置に関
する。
従来、かかる装置Ｐｔにおいてノイズ等の孤立点を除去
する方法とし工は、撮像画像に対して例えば３×３画累
の画像観測領域、すなわちウィンドウを設定し、その周
辺Ｉｉ！ｉｌ素が白く例えば、論理″０”）か黒（飼え
ば、論理″１′）かに応じてその真中にある１つの画′
Ｒ（着目画素）を周辺画素に一致させるタイプのものが
一般的に良く知られている。
する方法とし工は、撮像画像に対して例えば３×３画累
の画像観測領域、すなわちウィンドウを設定し、その周
辺Ｉｉ！ｉｌ素が白く例えば、論理″０”）か黒（飼え
ば、論理″１′）かに応じてその真中にある１つの画′
Ｒ（着目画素）を周辺画素に一致させるタイプのものが
一般的に良く知られている。
しかしながら、このような方法では１回の画面走査で１
つの画素しか除去することができない。これは、１つの
着目画素に対して周辺画素の状態が一致するのけ原則的
には１回だけであって、着目画素が変われば周辺画素の
状態も変わるのが普通だからである。飼えば、！３図の
如き撮像画面Ａに対してウィンドウＷ１を考え、このウ
ィンドウＷｌについて着目画素をＰＸ３とするとき、そ
の周辺画素Ｐ１１ ”””！ ３ ＋ Ｐ２１ ＋ Ｐ
２３・Ｐｌ１−Ｐｌ３が１０″蓋たけ”１″に一致した
としても、着目ｓ紫をＰ２．からＰｌ ２ ｅ Ｐ２１
ｔ ＰＸ３またはＰｌ２の如く変えれば、その周辺画
素が全てθ″または”１″である保障はないことから明
らかである。このため、２ｉｉ！ｉＩ素以上の孤立点を
除去しようとするときは、列えば１つの撮像画面全体を
所定のメモリに取込み、これをマイクセコンピュータの
如き処理装置によるソフトウェア処理によって、孤立点
を除去するようにしている。
つの画素しか除去することができない。これは、１つの
着目画素に対して周辺画素の状態が一致するのけ原則的
には１回だけであって、着目画素が変われば周辺画素の
状態も変わるのが普通だからである。飼えば、！３図の
如き撮像画面Ａに対してウィンドウＷ１を考え、このウ
ィンドウＷｌについて着目画素をＰＸ３とするとき、そ
の周辺画素Ｐ１１ ”””！ ３ ＋ Ｐ２１ ＋ Ｐ
２３・Ｐｌ１−Ｐｌ３が１０″蓋たけ”１″に一致した
としても、着目ｓ紫をＰ２．からＰｌ ２ ｅ Ｐ２１
ｔ ＰＸ３またはＰｌ２の如く変えれば、その周辺画
素が全てθ″または”１″である保障はないことから明
らかである。このため、２ｉｉ！ｉＩ素以上の孤立点を
除去しようとするときは、列えば１つの撮像画面全体を
所定のメモリに取込み、これをマイクセコンピュータの
如き処理装置によるソフトウェア処理によって、孤立点
を除去するようにしている。
上述の如き孤立点除去方式では、ソフトウェア処理に枳
っているため時間が掛かり、高速な画像処理が出来ない
という問題点がある。
っているため時間が掛かり、高速な画像処理が出来ない
という問題点がある。
〔問題点を解決するための手段および作用〕この発明は
、１つの撮像画面に対して（ｍ＋２）×（ｎ＋２）ＷＪ
素のウィンドウを設定し、このウインドウの周辺画素の
全てが１′″または′０″であるという条件一致信号が
得られたとき社この一致信号を？ｉ！延、記憶しておく
ことにより、ｍＸｎ画業の少なくとも１つを周辺Ｍｆｆ
ｉＯ状部に一致させて２画素以上の孤立点をリアルタイ
ムで除去するようにしたものである。
、１つの撮像画面に対して（ｍ＋２）×（ｎ＋２）ＷＪ
素のウィンドウを設定し、このウインドウの周辺画素の
全てが１′″または′０″であるという条件一致信号が
得られたとき社この一致信号を？ｉ！延、記憶しておく
ことにより、ｍＸｎ画業の少なくとも１つを周辺Ｍｆｆ
ｉＯ状部に一致させて２画素以上の孤立点をリアルタイ
ムで除去するようにしたものである。
第１区Ｊはこの発明の実施列を示す回路図、第２図はそ
の動作を説明するためのタイミングチャートである。第
１図において、１はウィンドウ、２はナントゲート、３
は１画素輻の遅延回路、４゜６はオアゲート、５は１ラ
イン幅の遅延回路、７はインバータゲート、８社アンド
ゲートである。
の動作を説明するためのタイミングチャートである。第
１図において、１はウィンドウ、２はナントゲート、３
は１画素輻の遅延回路、４゜６はオアゲート、５は１ラ
イン幅の遅延回路、７はインバータゲート、８社アンド
ゲートである。
いま、４Ｘ４［ｊ素のウィンドウ１について、最大２×
２画緊の除去を行なう場合を考える。ナントゲート２に
は、ウィンドウ１の各周辺画素ｐｔｔ〜Ｐ１４ ｒ Ｐ
２１ ＊ Ｐ２４ ＋ Ｐｌ１ ＊ Ｐ３４ ＋ Ｐ４
１ＮＰ４４の状態が入力され、その全てが一致したとき
第２図（イ）の旬１き条件一致信号Ｓ２を出力する。な
お、こ＼では周辺画素を論理”０”として考える。この
条件一致信号Ｓ２は遅延回路３にて１画素に相当する時
間だけ遅延されて、条件一致信号Ｓ２とともにオアゲー
ト４に導かれる。したがって、オアゲート４からは、第
２図（ロ）の如＜２ＩＴ！Ｉ素幅の信号Ｓ３が得られる
ことＫなる。この信号Ｓ３はオアゲート６０片方の入力
となる一方、１ライン遅延回路５の人力となる。このた
め、１ライン遅延回路５からは、第２図（／Ｓ）の如き
信号Ｓ４が得られ、オアゲート６の他方に入力される。
２画緊の除去を行なう場合を考える。ナントゲート２に
は、ウィンドウ１の各周辺画素ｐｔｔ〜Ｐ１４ ｒ Ｐ
２１ ＊ Ｐ２４ ＋ Ｐｌ１ ＊ Ｐ３４ ＋ Ｐ４
１ＮＰ４４の状態が入力され、その全てが一致したとき
第２図（イ）の旬１き条件一致信号Ｓ２を出力する。な
お、こ＼では周辺画素を論理”０”として考える。この
条件一致信号Ｓ２は遅延回路３にて１画素に相当する時
間だけ遅延されて、条件一致信号Ｓ２とともにオアゲー
ト４に導かれる。したがって、オアゲート４からは、第
２図（ロ）の如＜２ＩＴ！Ｉ素幅の信号Ｓ３が得られる
ことＫなる。この信号Ｓ３はオアゲート６０片方の入力
となる一方、１ライン遅延回路５の人力となる。このた
め、１ライン遅延回路５からは、第２図（／Ｓ）の如き
信号Ｓ４が得られ、オアゲート６の他方に入力される。
これにより、オアゲート６からは第２図（ニ）の如き信
号Ｓ５が得られる。信号Ｓ５はインバータゲート７にで
反転され、７ンドゲー）８により着目画素Ｐ２２ ｒ
ＰＸ３ ＊ ｐ３ｔ ｌ ｐ３３との論理積がとられる
。
号Ｓ５が得られる。信号Ｓ５はインバータゲート７にで
反転され、７ンドゲー）８により着目画素Ｐ２２ ｒ
ＰＸ３ ＊ ｐ３ｔ ｌ ｐ３３との論理積がとられる
。
したがって１例えば荀３図の如く３画素が周辺画素の′
ＯＮと拡違って１′″である孤立点Ｎ１を考えると、こ
の場合は周辺画素が全て１０″であることから条件一致
信号５２Ｆｉ” １ ’、これを１画素遅延させた信号
Ｓ３およびこの信号Ｓ３を１ライン遅延させた信号Ｓ４
は１″とな梗め、インバータゲート７の出力は０″とな
り、これによって孤立点Ｎｌを含む４つの着目ｉｉ！ｉ
？素（ＰｚｚｔＰ２３ ｖ Ｐｌ２ ｒ Ｐｌ３ ）か
ら導かれる信号Ｓ６はその′１″、“Ｏ”Ｋ関係なくア
ントゲ−）８によって＠Ｏ″にされる。つまり、条件一
致信号Ｓ２が得られ、かつ着目画素が周辺画素と異なる
ときけ、その画素は周辺画素と同じ論理状部に一致させ
られることになる。
ＯＮと拡違って１′″である孤立点Ｎ１を考えると、こ
の場合は周辺画素が全て１０″であることから条件一致
信号５２Ｆｉ” １ ’、これを１画素遅延させた信号
Ｓ３およびこの信号Ｓ３を１ライン遅延させた信号Ｓ４
は１″とな梗め、インバータゲート７の出力は０″とな
り、これによって孤立点Ｎｌを含む４つの着目ｉｉ！ｉ
？素（ＰｚｚｔＰ２３ ｖ Ｐｌ２ ｒ Ｐｌ３ ）か
ら導かれる信号Ｓ６はその′１″、“Ｏ”Ｋ関係なくア
ントゲ−）８によって＠Ｏ″にされる。つまり、条件一
致信号Ｓ２が得られ、かつ着目画素が周辺画素と異なる
ときけ、その画素は周辺画素と同じ論理状部に一致させ
られることになる。
なお、上記では４Ｘ４！素のウィンドウを設定して、最
大２ｘ２Ｍ素の孤立点を除去する例について説明したが
、この発明は、一般に（ｍ＋２）Ｘ（口＋２）画素から
なるウィンドウを用いてｍＸｎＭ素からなる孤立点を除
去する場合に適泪し得ることが明らかである。なお、こ
の場合は遅延回路３および５にで遅延すべき画素または
ライン数を、その数に合わせて選択しなければならない
ことは云う迄もない。
大２ｘ２Ｍ素の孤立点を除去する例について説明したが
、この発明は、一般に（ｍ＋２）Ｘ（口＋２）画素から
なるウィンドウを用いてｍＸｎＭ素からなる孤立点を除
去する場合に適泪し得ることが明らかである。なお、こ
の場合は遅延回路３および５にで遅延すべき画素または
ライン数を、その数に合わせて選択しなければならない
ことは云う迄もない。
この発明によれば、孤立しているという信号、す妨ち条
件一致信号を遅延、記ｆｆ１（拡大）する手段を設ける
だけの簡単な構成により、ＩＩｉ！ｉＪ票に限らず複数
の画素からなる孤立点をオンラインで高速に除去するこ
とが可能となり、その結果、画俄の検査、認識等に対す
る信頼性が一段と向上する利点がちたらされるものであ
る。
件一致信号を遅延、記ｆｆ１（拡大）する手段を設ける
だけの簡単な構成により、ＩＩｉ！ｉＪ票に限らず複数
の画素からなる孤立点をオンラインで高速に除去するこ
とが可能となり、その結果、画俄の検査、認識等に対す
る信頼性が一段と向上する利点がちたらされるものであ
る。
１１１図はこの発明の実施例を示す回路図、笥２図はそ
の動作を説明するためのタイミング波形図、可３図は孤
立点除去方法を説明するための参照図である。 符号説明 １・・・・・・ウィンドウ、２・・・・・・ナントゲー
ト、３゜５・・・・・・遅延回路、４，６・・・・・・
オアゲート、７・・・・・・インバータゲート、８・・
・・・・アンドゲート。
の動作を説明するためのタイミング波形図、可３図は孤
立点除去方法を説明するための参照図である。 符号説明 １・・・・・・ウィンドウ、２・・・・・・ナントゲー
ト、３゜５・・・・・・遅延回路、４，６・・・・・・
オアゲート、７・・・・・・インバータゲート、８・・
・・・・アンドゲート。
Claims (1)
- 撮像画面を水平、垂直走査して得られる撮像信号を２値
化し画素化した後（ｍ＋２）×（ｎ＋２）画素の画像観
測領域（ウィンドウ）を設定して所定の操作を行なう画
像処理装置であつて、該ウィンドウから（ｍ＋２）×（
ｎ＋２）画素のうちその周辺の各画素の２値化状態を抽
出しこれらが全て一致しているときに条件一致信号を出
力する条件判定手段と、該条件一致信号を遅延して水平
、垂直方向にそれぞれ拡大する水平拡大手段および垂直
拡大手段と、該水平拡大手段または垂直拡大手段を介し
て条件一致信号が出されているときはｍ×ｎ画素の少な
くとも１つを周囲画素の２値化状態に合致させる同化手
段とを備えてなる画像処理装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59190568A JPS6170672A (ja) | 1984-09-13 | 1984-09-13 | 画像処理装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59190568A JPS6170672A (ja) | 1984-09-13 | 1984-09-13 | 画像処理装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6170672A true JPS6170672A (ja) | 1986-04-11 |
| JPH0351026B2 JPH0351026B2 (ja) | 1991-08-05 |
Family
ID=16260225
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59190568A Granted JPS6170672A (ja) | 1984-09-13 | 1984-09-13 | 画像処理装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6170672A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61213973A (ja) * | 1985-03-15 | 1986-09-22 | テクトロニツクス・インコーポレイテツド | 入力画像補正装置 |
| JPH06342472A (ja) * | 1993-05-31 | 1994-12-13 | Nippon Avionics Co Ltd | 残渣の検査方法 |
-
1984
- 1984-09-13 JP JP59190568A patent/JPS6170672A/ja active Granted
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61213973A (ja) * | 1985-03-15 | 1986-09-22 | テクトロニツクス・インコーポレイテツド | 入力画像補正装置 |
| JPH06342472A (ja) * | 1993-05-31 | 1994-12-13 | Nippon Avionics Co Ltd | 残渣の検査方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0351026B2 (ja) | 1991-08-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5625709A (en) | Method and apparatus for identifying characteristics of an object in a field of view | |
| EP1745433A1 (en) | Image processing apparatus and method | |
| JPS6170672A (ja) | 画像処理装置 | |
| Hattori | A high-speed pipeline processor for regional labelling based on a new algorithm | |
| JPH06129992A (ja) | 周期性パターンの検査装置 | |
| JP2993007B2 (ja) | 画像領域識別装置 | |
| JPH04295980A (ja) | 画像読み取り装置 | |
| JPS6170673A (ja) | 画像処理装置 | |
| JP2853140B2 (ja) | 画像領域識別装置 | |
| JPS5849908B2 (ja) | 画像信号の２値化方法 | |
| JPH0332723B2 (ja) | ||
| Mitéran et al. | Parallel processor for image segmentation | |
| EP0356463A1 (en) | Interconnect verification using serial neighborhood processors | |
| JPH08251405A (ja) | 画像領域属性判別装置 | |
| JPH11185036A (ja) | 画像処理装置 | |
| JPS63184886A (ja) | 画像処理における２値化方式 | |
| Mcllroy et al. | Edge detection in real-time | |
| JPH0385681A (ja) | 画像処理装置 | |
| JPS638512B2 (ja) | ||
| JPS634378A (ja) | 連結図形の面積分類方法 | |
| JPS59172066A (ja) | ペインテイング回路 | |
| KR20000056676A (ko) | 가중치를 이용한 병렬 세선화 방법 | |
| JPH0290374A (ja) | 位置決め装置及び画像処理用ｌｓｉ回路 | |
| JPH05252397A (ja) | ２値画像生成方法およびその装置 | |
| JPH1011589A (ja) | 画像処理方法 |