JPS6167235A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPS6167235A JPS6167235A JP18844784A JP18844784A JPS6167235A JP S6167235 A JPS6167235 A JP S6167235A JP 18844784 A JP18844784 A JP 18844784A JP 18844784 A JP18844784 A JP 18844784A JP S6167235 A JPS6167235 A JP S6167235A
- Authority
- JP
- Japan
- Prior art keywords
- bumps
- chip
- diameter
- bump
- monitoring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
- H01L2224/818—Bonding techniques
- H01L2224/81801—Soldering or alloying
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Wire Bonding (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は半導体装置に関するものであり、特にハイブリ
ッド半導体装置のバンプ結合の状態を検知するものであ
る。
ッド半導体装置のバンプ結合の状態を検知するものであ
る。
一般に半導体集積回路が高布度になると、ワイヤボンデ
ングをすることが困難になり、接合の手段として、イン
ジウムを材料とする高さが１０μｍ程度、直径が３０μ
ｍ程度の円柱のバンプをコンタクトホールから突出させ
ておき、接続がなされるべき相手側のチップのバンプと
圧着をすることにより接続が行われる。
ングをすることが困難になり、接合の手段として、イン
ジウムを材料とする高さが１０μｍ程度、直径が３０μ
ｍ程度の円柱のバンプをコンタクトホールから突出させ
ておき、接続がなされるべき相手側のチップのバンプと
圧着をすることにより接続が行われる。
通常、半導体集積回路で１チツプに数十個のバンプが配
置されているような場合には、そのチップの周辺に、例
えばチップの四隅にバターニングによって位置合わせ用
のマークを予め形成していて、結合する双方のチップを
シリコンビジコンにより位置合わせ用のマークを観察し
て、双方のマークが合致した際に圧着器により圧力を加
えて双方のバンプを圧着している。
置されているような場合には、そのチップの周辺に、例
えばチップの四隅にバターニングによって位置合わせ用
のマークを予め形成していて、結合する双方のチップを
シリコンビジコンにより位置合わせ用のマークを観察し
て、双方のマークが合致した際に圧着器により圧力を加
えて双方のバンプを圧着している。
然しなから、かなり制御した圧力のもとて圧着が行われ
ても、１チップ全面に平均に圧力が加えられているかの
判断が困難であり、そのために屡々バンプの接続不良が
発生するという欠点があり、これらの改善が要望されて
いる。
ても、１チップ全面に平均に圧力が加えられているかの
判断が困難であり、そのために屡々バンプの接続不良が
発生するという欠点があり、これらの改善が要望されて
いる。
第４図は従来のハイブリッド半導体装置のチップをバン
プにより接続するための斜視図であり、チップに設けら
れた位置合わせマークを観察して圧着するものである。
プにより接続するための斜視図であり、チップに設けら
れた位置合わせマークを観察して圧着するものである。
チップ１があって、２は高集積化されたチップ内の回路
領域であり、この回路領域内には数千のバンプが配設さ
れているが、バンプはインジウムを材料とする高さが１
０μｍ程度、直径が３０μｍ程度の円柱をコンタクトホ
ールから突出させておき、これらの多数のバンプと接続
がなされるべき相手側のチップ３にも対応する回路領域
４のバンプがあり、これらのバンプがそれぞれ対応して
圧着がなされるが、これらのバンプが正確に位置合わせ
をするために、それぞれのチップの端部に位置合わせ用
の十字のマーク５．６がバターニングされており、これ
によって位置合わせをおこなっている。
領域であり、この回路領域内には数千のバンプが配設さ
れているが、バンプはインジウムを材料とする高さが１
０μｍ程度、直径が３０μｍ程度の円柱をコンタクトホ
ールから突出させておき、これらの多数のバンプと接続
がなされるべき相手側のチップ３にも対応する回路領域
４のバンプがあり、これらのバンプがそれぞれ対応して
圧着がなされるが、これらのバンプが正確に位置合わせ
をするために、それぞれのチップの端部に位置合わせ用
の十字のマーク５．６がバターニングされており、これ
によって位置合わせをおこなっている。
このマークの位置合わせは、シリコン基板を赤外線が透
過することを利用して、対向してバンプ結合されるチッ
プをフェイスダウン結合状態で観察するわけであるが、
赤外線を半導体チップの裏面から位置合わせマークを、
近赤外光を投射して、その反射光を赤外線顕微鏡によっ
て、半導体チップを透過した表面パターンを見て位置合
わせを行っている。
過することを利用して、対向してバンプ結合されるチッ
プをフェイスダウン結合状態で観察するわけであるが、
赤外線を半導体チップの裏面から位置合わせマークを、
近赤外光を投射して、その反射光を赤外線顕微鏡によっ
て、半導体チップを透過した表面パターンを見て位置合
わせを行っている。
又、通常正常なバンプの直径りと圧着されて変形し、拡
大した直径Ｄ′との比は５０％が適当であるとされてい
る。
大した直径Ｄ′との比は５０％が適当であるとされてい
る。
然しなから、従来は特に限度を定量的に制御する方法が
なくそのためにバンプの接続が不十分による不良が発生
していた。
なくそのためにバンプの接続が不十分による不良が発生
していた。
上記の構成の半導体装置のバンプ接続においては、圧着
の圧力を制御するための定量的な基準がないことが問題
点であり、そのために上記のような不具合を生ずる。
の圧力を制御するための定量的な基準がないことが問題
点であり、そのために上記のような不具合を生ずる。
本発明は上記問題点を解消した半導体装置のバンプの接
続を正確に行う手段を提供するもので、その手段は、半
導体チップ上の周辺に複数のモニタ用バンプが配設され
、該モニタ用バンプの周囲のチップ面に、該モニタ用バ
ンプが圧着されて拡大する直径と比較するための基準リ
ングが設けられてなることを特徴とする半導体装置によ
って達成できる。
続を正確に行う手段を提供するもので、その手段は、半
導体チップ上の周辺に複数のモニタ用バンプが配設され
、該モニタ用バンプの周囲のチップ面に、該モニタ用バ
ンプが圧着されて拡大する直径と比較するための基準リ
ングが設けられてなることを特徴とする半導体装置によ
って達成できる。
本発明は、チップの四隅にモニタ用バンプを配設し、そ
のモニタ用バンプの周囲に、モニタ用バンプが圧着され
て直径が拡大する限度の直径を予めパターン化したリン
グを設けておき、圧着をしながらモニタ用バンプが変形
して直径が大きくなり、その限度になった時に圧力を停
止するように光学検知器によって、制御するように考慮
したものである。
のモニタ用バンプの周囲に、モニタ用バンプが圧着され
て直径が拡大する限度の直径を予めパターン化したリン
グを設けておき、圧着をしながらモニタ用バンプが変形
して直径が大きくなり、その限度になった時に圧力を停
止するように光学検知器によって、制御するように考慮
したものである。
第１図は本発明の実施例を示すモニタ用バンプを配置し
たチップの斜視図である。
たチップの斜視図である。
チップ１があって、２は高集積化されたチップ内の回路
領域であり、接続がなされるべき相手側のチップ３にも
対応する回路領域４のバンプがあり、これらのバンプが
それぞれ対応して圧着がなされるが、これらのバンプが
正確に位置合わせをするために、それぞれのチップの端
部にモニタ用バンプ７．８が設けられている。
領域であり、接続がなされるべき相手側のチップ３にも
対応する回路領域４のバンプがあり、これらのバンプが
それぞれ対応して圧着がなされるが、これらのバンプが
正確に位置合わせをするために、それぞれのチップの端
部にモニタ用バンプ７．８が設けられている。
又、これらのモニタ用バンプ７の周辺には基準寸法リン
グ９が設けられている。
グ９が設けられている。
チップ１とチップ３をフェイスダウン結合を行つモノと
し、モニタ用バンプ７により位置合わせを行うと共に、
圧着によりモニタ用バンプが変形して直径が拡大するの
で、この直径の変化を基準寸法リング９と常に比較でき
るように赤外線光で観察する。
し、モニタ用バンプ７により位置合わせを行うと共に、
圧着によりモニタ用バンプが変形して直径が拡大するの
で、この直径の変化を基準寸法リング９と常に比較でき
るように赤外線光で観察する。
バンプに荷重を加えると、チップ１とチップ３間で当接
しているモニタ用バンプは次第に変形して、直径が大に
なり、遂に基準寸法リングと合致した寸法まで直径が拡
大した状態でチップ上の総てのバンプが適切にバンプ接
続がなされたものと判断する。
しているモニタ用バンプは次第に変形して、直径が大に
なり、遂に基準寸法リングと合致した寸法まで直径が拡
大した状態でチップ上の総てのバンプが適切にバンプ接
続がなされたものと判断する。
第２図（ａ）はモニタ用バンプが変形する以前・の状態
を示す断面図であり、第２図（ｂｌは基準寸法リングを
主体とした正面図である。
を示す断面図であり、第２図（ｂｌは基準寸法リングを
主体とした正面図である。
第３図（ａｌはモニタ用バンプが変形して直径が拡大す
る状態を示す断面図であり、第３図（ｂ）はその正面図
である。
る状態を示す断面図であり、第３図（ｂ）はその正面図
である。
第２図（ａｌ及び第２回申）で、チップ１１とチップ１
２があり、その双方のモニタ用バンプ１３と１４が当接
しており、又チップ１２のモニタ用バンプ１４の周辺に
は基準寸法リング１５が配置されていて、モニタ用バン
プ１４の直径と基準寸法リング１５の直径の差は、モニ
タ用バンプの変形する限度の寸法ｄを適正に規定してお
く。
２があり、その双方のモニタ用バンプ１３と１４が当接
しており、又チップ１２のモニタ用バンプ１４の周辺に
は基準寸法リング１５が配置されていて、モニタ用バン
プ１４の直径と基準寸法リング１５の直径の差は、モニ
タ用バンプの変形する限度の寸法ｄを適正に規定してお
く。
一実施例として、モニタ用バンプの高さを１０μｍ、直
径を３０μｍとすると、基準寸法リング１５の外周直径
ｐは６０μｍ１内径ｑは４０μｍである。
径を３０μｍとすると、基準寸法リング１５の外周直径
ｐは６０μｍ１内径ｑは４０μｍである。
第３図（ａｌと第３図（ｂｌはモニタ用バンプが変形し
て直径が拡大する状態を示す断面図であり、双方のモニ
タ用バンプが圧着されることにより、モニタ用バンプが
変形して直径１６が大きくなり、５μｍ乃至１０μｍだ
け太くなるが、これがモニタ用バンプ１４の直径と基準
寸法リング１５の直径のパターンの空隙を点線１７のよ
うに遮蔽することになり、接合が完全に行われたことが
確認できる。
て直径が拡大する状態を示す断面図であり、双方のモニ
タ用バンプが圧着されることにより、モニタ用バンプが
変形して直径１６が大きくなり、５μｍ乃至１０μｍだ
け太くなるが、これがモニタ用バンプ１４の直径と基準
寸法リング１５の直径のパターンの空隙を点線１７のよ
うに遮蔽することになり、接合が完全に行われたことが
確認できる。
バンプの材料はインジウム、半田であり、基準寸法リン
グ１５は赤外線を透過しないポリシリコンか、又アルミ
ニウム等が用いられる。
グ１５は赤外線を透過しないポリシリコンか、又アルミ
ニウム等が用いられる。
このように、本発明によるモニタ用バンプの周囲に限界
用のパターンを形成することにより、バンプ結合の圧力
を制御することができる。
用のパターンを形成することにより、バンプ結合の圧力
を制御することができる。
以上詳細に説明したように本発明のバンプ接合を完全に
することにより高信頼性のチップ結合を行った半導体装
置を供し得るという効果大なるものがある。
することにより高信頼性のチップ結合を行った半導体装
置を供し得るという効果大なるものがある。
第１図は本発明のチップの結合状態を説明するための斜
視図、 第２図、第３図は本発明のモニタ用バンプを説明するた
めの断面図と正面図、 第４図は従来のチップの結合状態を説明するための斜視
図、 図において、１１．１２はチップ、１３．１４はモニタ
用バンプ、１５は基準寸法リングをそれぞれ示す。 １１Ｗｉ ＩＩ ２ 図（ｂ） 第４図
視図、 第２図、第３図は本発明のモニタ用バンプを説明するた
めの断面図と正面図、 第４図は従来のチップの結合状態を説明するための斜視
図、 図において、１１．１２はチップ、１３．１４はモニタ
用バンプ、１５は基準寸法リングをそれぞれ示す。 １１Ｗｉ ＩＩ ２ 図（ｂ） 第４図
Claims (1)
- 半導体チップ上の周辺に複数のモニタ用バンプが配設さ
れ、該モニタ用バンプの周囲のチップ面に、該モニタ用
バンプが圧着されて拡大する直径と比較するための基準
リングが設けられてなることを特徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18844784A JPS6167235A (ja) | 1984-09-07 | 1984-09-07 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18844784A JPS6167235A (ja) | 1984-09-07 | 1984-09-07 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6167235A true JPS6167235A (ja) | 1986-04-07 |
| JPH0438137B2 JPH0438137B2 (ja) | 1992-06-23 |
Family
ID=16223847
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP18844784A Granted JPS6167235A (ja) | 1984-09-07 | 1984-09-07 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6167235A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010003986A (ja) * | 2008-06-23 | 2010-01-07 | Toshiba Corp | 半導体集積回路及び半導体装置 |
| JP2022177189A (ja) * | 2017-09-19 | 2022-11-30 | グーグル エルエルシー | 正確なチップ間分離のためのストッパとしてのピラー |
-
1984
- 1984-09-07 JP JP18844784A patent/JPS6167235A/ja active Granted
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010003986A (ja) * | 2008-06-23 | 2010-01-07 | Toshiba Corp | 半導体集積回路及び半導体装置 |
| JP2022177189A (ja) * | 2017-09-19 | 2022-11-30 | グーグル エルエルシー | 正確なチップ間分離のためのストッパとしてのピラー |
| US11842973B2 (en) | 2017-09-19 | 2023-12-12 | Google Llc | Pillars as stops for precise chip-to-chip separation |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0438137B2 (ja) | 1992-06-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6429036B1 (en) | Backside illumination of CMOS image sensor | |
| US5877556A (en) | Structure for composite bumps | |
| US7407877B2 (en) | Self-coplanarity bumping shape for flip-chip | |
| US7098540B1 (en) | Electrical interconnect with minimal parasitic capacitance | |
| US6166556A (en) | Method for testing a semiconductor device and semiconductor device tested thereby | |
| US5263246A (en) | Bump forming method | |
| US6812578B2 (en) | Semiconductor device bonding pad resistant to stress and method of fabricating the same | |
| US20050109117A1 (en) | Apparatus for shear testing bonds on silicon substrate | |
| JPS6167235A (ja) | 半導体装置 | |
| JPS6178151A (ja) | 半導体装置 | |
| JP2970616B2 (ja) | 半導体装置の製造方法 | |
| JPH02184043A (ja) | 半導体装置の製造方法 | |
| JPH058859B2 (ja) | ||
| JP3365879B2 (ja) | 半導体装置の製造方法 | |
| JPH07211758A (ja) | 半導体装置の製造方法 | |
| CN218414572U (zh) | 一种芯片结构以及倒装芯片 | |
| JP3090853B2 (ja) | バンプ付き半導体装置の製造方法 | |
| JP2978673B2 (ja) | 半導体装置のボンディング装置 | |
| JPH0439950A (ja) | 半導体装置 | |
| JPH06124992A (ja) | ワイヤボンディングの検査方法 | |
| JPH01238157A (ja) | 固体撮像装置 | |
| JP2665075B2 (ja) | 集積回路チェックパターンおよびそのチェック方法 | |
| JPH05251450A (ja) | 半導体集積回路装置 | |
| CN115295712A (zh) | 一种互连单元、芯片结构、倒装芯片及其对准方法 | |
| JPH05315404A (ja) | Ｔａｂ用半導体基板 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |