JPS6166954A - 温湿度計測装置 - Google Patents
温湿度計測装置Info
- Publication number
- JPS6166954A JPS6166954A JP59188794A JP18879484A JPS6166954A JP S6166954 A JPS6166954 A JP S6166954A JP 59188794 A JP59188794 A JP 59188794A JP 18879484 A JP18879484 A JP 18879484A JP S6166954 A JPS6166954 A JP S6166954A
- Authority
- JP
- Japan
- Prior art keywords
- humidity
- signal
- temperature
- output
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01K—MEASURING TEMPERATURE; MEASURING QUANTITY OF HEAT; THERMALLY-SENSITIVE ELEMENTS NOT OTHERWISE PROVIDED FOR
- G01K7/00—Measuring temperature based on the use of electric or magnetic elements directly sensitive to heat ; Power supply therefor, e.g. using thermoelectric elements
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Investigating Or Analyzing Materials By The Use Of Electric Means (AREA)
- Air Conditioning Control Device (AREA)
- Measuring Temperature Or Quantity Of Heat (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の技術分野〕
本発明は、同一の装置により温度および湿度の計測を行
なう装置に関するものである。
なう装置に関するものである。
従来は、空調システム等において温度と湿度との計測を
行なう場合には、温度用と湿度用との計測装置を各個別
の筐体中へ各個に収容し、計測対象部位へ両者を併設し
ており、温度計測装置と湿度計測装置とを必要とし、各
個に演算回路、制御回路等を設けねばならず、所要設備
費が高価になると共に1取付面積が増大する等の欠点を
生じている。
行なう場合には、温度用と湿度用との計測装置を各個別
の筐体中へ各個に収容し、計測対象部位へ両者を併設し
ており、温度計測装置と湿度計測装置とを必要とし、各
個に演算回路、制御回路等を設けねばならず、所要設備
費が高価になると共に1取付面積が増大する等の欠点を
生じている。
本発明は、従来のかかる欠点を根本的に解決する目的を
有し、計測温度に応じ′た周期の交流信号を発生する第
1の発振回路と、計測湿度に応じた周期の交流信号を発
生する第2の発振回路と、これらを順次に動作状態とす
る制御手段と、これらの各交流信号に基でいて計測温度
および計測湿度を示す測定信号を送出する手段とを備え
、温度および湿度の検出を行なう各回路と、共通的な部
分とを一体化した極めて効果的な、温湿度計測装置を提
供するものである。
有し、計測温度に応じ′た周期の交流信号を発生する第
1の発振回路と、計測湿度に応じた周期の交流信号を発
生する第2の発振回路と、これらを順次に動作状態とす
る制御手段と、これらの各交流信号に基でいて計測温度
および計測湿度を示す測定信号を送出する手段とを備え
、温度および湿度の検出を行なう各回路と、共通的な部
分とを一体化した極めて効果的な、温湿度計測装置を提
供するものである。
以下、実施例を示す図によって本発明の詳細な説明する
。
。
第1図は全構成のブロック図、第2図は第1図における
各部の波形を示すタイミングチャートであり、マイクロ
プロセッサ等のプロセッサおよびメモリ等からなる制御
部CNTが設けられ、伝送回路SRおよび伝送路りを介
して図上省略した上位装置と信号の送受信を行なってお
り、上位装置から一定周期T。によりポーリング信号が
到来すると、これが受信されたうえポーリング信号(a
)として与えられるため、これに応じて制御信号5cT
(b)を送出し、温度検出用に設けた第1の発振回路o
sc’、に発振を開始させると共に、カウンタ等を用い
た分周器DVのイネーブル端子ENへ制御信号(d)を
与え、これを動作状態とする。
各部の波形を示すタイミングチャートであり、マイクロ
プロセッサ等のプロセッサおよびメモリ等からなる制御
部CNTが設けられ、伝送回路SRおよび伝送路りを介
して図上省略した上位装置と信号の送受信を行なってお
り、上位装置から一定周期T。によりポーリング信号が
到来すると、これが受信されたうえポーリング信号(a
)として与えられるため、これに応じて制御信号5cT
(b)を送出し、温度検出用に設けた第1の発振回路o
sc’、に発振を開始させると共に、カウンタ等を用い
た分周器DVのイネーブル端子ENへ制御信号(d)を
与え、これを動作状態とする。
すると、発振回路08Ctが計測温度に応じた周期TT
、またはT’tzのパルス信号(e)を交流信号として
発生し、ORゲー)Goを介して分局器DVへ与える一
方、分局器DVの所定カウント出力等を用いた分局出力
(f)がH”(高レベル)と々す、これに応じてNAN
DゲートGIがオンへ転以水晶発振器等を用いたパルス
発生器CPGからのクロックパルスを通過させ、クロッ
クパルス(g)として制御部CNTへ与える。
、またはT’tzのパルス信号(e)を交流信号として
発生し、ORゲー)Goを介して分局器DVへ与える一
方、分局器DVの所定カウント出力等を用いた分局出力
(f)がH”(高レベル)と々す、これに応じてNAN
DゲートGIがオンへ転以水晶発振器等を用いたパルス
発生器CPGからのクロックパルスを通過させ、クロッ
クパルス(g)として制御部CNTへ与える。
制御部CNTは、分周出力(f)の”H”に応じ、プロ
セッサ中へ構成したカウンタによりクロックパルス(ロ
))のカウントを開始し、逐次登算を行なう一方、分局
器DVはパルス信号(e)を分周し、所定数の分局を行
なうと分局出力(f)をL”(低レベル)とするため、
これに応じてNANDゲー)G+がオフへ転じクロック
パルス位)の通過を阻止すると共に、制御部CNTが制
御信号(b)および(d)を′L”とし、発振回路08
CTを非動作状態にすると同時に、分局器DVをリセッ
トする。
セッサ中へ構成したカウンタによりクロックパルス(ロ
))のカウントを開始し、逐次登算を行なう一方、分局
器DVはパルス信号(e)を分周し、所定数の分局を行
なうと分局出力(f)をL”(低レベル)とするため、
これに応じてNANDゲー)G+がオフへ転じクロック
パルス位)の通過を阻止すると共に、制御部CNTが制
御信号(b)および(d)を′L”とし、発振回路08
CTを非動作状態にすると同時に、分局器DVをリセッ
トする。
ついで、制御部CNTは、制御信号5(H(c)および
(d)を“H”とするため、今度は湿度検出用に設けた
第2発振回路08CHが発振を開始し、ORゲートCO
を介して計測湿度に応じた周期Tn+’!たけTI(2
のパルス信号(e)を交流信号として分局器DVへ与え
ると共に、分局器DVも再度動作状態となり分周出力(
f)を”H”とすることにより、NANDゲ−)G、を
介してクロックパルス(ロ))が送出され、前述と同様
にこれのカウントが行なわれ、分局器DVが所定数の分
局を行なえば分局出力(f)をL°”とするのに応じ、
クロックパルス(ロ))の通過が阻止されると共に、制
御部CNTが制御信号(e)および(d)を′L′°と
じ、発振回路OSC,を非動作状態とし、かつ、分局器
DVをリセットする。
(d)を“H”とするため、今度は湿度検出用に設けた
第2発振回路08CHが発振を開始し、ORゲートCO
を介して計測湿度に応じた周期Tn+’!たけTI(2
のパルス信号(e)を交流信号として分局器DVへ与え
ると共に、分局器DVも再度動作状態となり分周出力(
f)を”H”とすることにより、NANDゲ−)G、を
介してクロックパルス(ロ))が送出され、前述と同様
にこれのカウントが行なわれ、分局器DVが所定数の分
局を行なえば分局出力(f)をL°”とするのに応じ、
クロックパルス(ロ))の通過が阻止されると共に、制
御部CNTが制御信号(e)および(d)を′L′°と
じ、発振回路OSC,を非動作状態とし、かつ、分局器
DVをリセットする。
なお、プロセッサ中のカウンタは、クロックパルス(ロ
))のNAMDゲートGIを介する送出が終了する度毎
にカウントlaを保持し、分局出力(f)が”H”から
”L”へ転するのに応じてカウント値を制御部CNT中
のメモリへ転送のうえ、カウント値のリセットを行ない
、クロックパルス(ロ))が与えられるのにしたがって
カウントを開始し、この動作を反復するものとなってい
る。
))のNAMDゲートGIを介する送出が終了する度毎
にカウントlaを保持し、分局出力(f)が”H”から
”L”へ転するのに応じてカウント値を制御部CNT中
のメモリへ転送のうえ、カウント値のリセットを行ない
、クロックパルス(ロ))が与えられるのにしたがって
カウントを開始し、この動作を反復するものとなってい
る。
したがって、制御部CNTのカウンタにより、所定数n
の各周期Tt+ ITI(l l TT! r T11
2にわたる各期間n IITTI +n”T旧+nll
Ttg +n’Tnzに応じたクロックパルス(g))
のカウントが各個に行なわれ、これらの各カウント値N
Tl+N旧r NT鵞、NI+2がメモリの各アドレス
へ順次に格納され、カウント値NTIINT2は発振回
路08CTによる計測温度と対応し、カウント値N旧+
NH2は発振回路08CHによる計測湿度と対応したも
のとなり、これらに基づいて制御部CNTが補正演算等
を行ない、各計測値を示す測定信号として伝送回路SR
へ送出するため、測定信号が同回路SRおよび伝送路り
を介して送信される。
の各周期Tt+ ITI(l l TT! r T11
2にわたる各期間n IITTI +n”T旧+nll
Ttg +n’Tnzに応じたクロックパルス(g))
のカウントが各個に行なわれ、これらの各カウント値N
Tl+N旧r NT鵞、NI+2がメモリの各アドレス
へ順次に格納され、カウント値NTIINT2は発振回
路08CTによる計測温度と対応し、カウント値N旧+
NH2は発振回路08CHによる計測湿度と対応したも
のとなり、これらに基づいて制御部CNTが補正演算等
を行ない、各計測値を示す測定信号として伝送回路SR
へ送出するため、測定信号が同回路SRおよび伝送路り
を介して送信される。
ただし、補正演算に際しては、発振回路O8CT 10
SCHと対応して設けたディジタルスイッチ等による零
設定器zSt r ZSHkよびスパン設定器5STI
SSHの出力に基づき、測定信号の零値および最大値が
定められており、これらに応じて計測温度および計測湿
度が所定範囲内の測定信号へ変換される。
SCHと対応して設けたディジタルスイッチ等による零
設定器zSt r ZSHkよびスパン設定器5STI
SSHの出力に基づき、測定信号の零値および最大値が
定められており、これらに応じて計測温度および計測湿
度が所定範囲内の測定信号へ変換される。
また、個有のアドレス番号を設定するため、同様のアド
レス設定器Asが設けてあり、これによって設定された
自己のアドレス番号と、ボーリング信号に付加されて来
るアドレス番号とを制御部CNTが比較し、両者の一致
に応じて上述の動作を行なうと共に、測定信号の送信に
際しては、自己のアドレス番号をコード化のうえ付加し
て送信するものとなっている。
レス設定器Asが設けてあり、これによって設定された
自己のアドレス番号と、ボーリング信号に付加されて来
るアドレス番号とを制御部CNTが比較し、両者の一致
に応じて上述の動作を行なうと共に、測定信号の送信に
際しては、自己のアドレス番号をコード化のうえ付加し
て送信するものとなっている。
第3図乃至第5図は、温度検出用の発振回路08CTを
示し、第3図は基本的な回路図であり、NANDゲー)
G2の一方の入力には、抵抗器R1を介し帰還信号が与
えられるものとなっており、他方の入力には、制御入力
CNTINから”H”の制御信号SCTが与えられ、こ
れが“H”の間のめNANDゲートG2がオンとなり、
発振動作を行なう一方、これが”L″となれば、NAN
Dゲー)G2がオフとなるため、発振動作を停止するも
のとなっている。
示し、第3図は基本的な回路図であり、NANDゲー)
G2の一方の入力には、抵抗器R1を介し帰還信号が与
えられるものとなっており、他方の入力には、制御入力
CNTINから”H”の制御信号SCTが与えられ、こ
れが“H”の間のめNANDゲートG2がオンとなり、
発振動作を行なう一方、これが”L″となれば、NAN
Dゲー)G2がオフとなるため、発振動作を停止するも
のとなっている。
NA NDゲートG!の出力は、抵抗器R2r RR、
コンデンサCI+C!およびトランジスタQ+、(hに
より構成された第1の相補形プッシュプル増幅器(以下
、CPA)により反転増幅されると共に、インバータI
Nを介し、抵抗器R4+ R5、コンデンサC3+04
およびトランジスタQs 、G4からなる第2のCPA
により反転増幅されるものとなっており、これらの互に
逆相々各出力からは、抵抗器R1を介するNANDゲー
トG2の入力に対し、各々、感温素子としてのサーミス
タTHが直列に挿入された第1の帰還回路を介し、かつ
、コンデンサC↑が直列に挿入された第2の帰還回路を
介し、各個に帰還信号が与えられている。
コンデンサCI+C!およびトランジスタQ+、(hに
より構成された第1の相補形プッシュプル増幅器(以下
、CPA)により反転増幅されると共に、インバータI
Nを介し、抵抗器R4+ R5、コンデンサC3+04
およびトランジスタQs 、G4からなる第2のCPA
により反転増幅されるものとなっており、これらの互に
逆相々各出力からは、抵抗器R1を介するNANDゲー
トG2の入力に対し、各々、感温素子としてのサーミス
タTHが直列に挿入された第1の帰還回路を介し、かつ
、コンデンサC↑が直列に挿入された第2の帰還回路を
介し、各個に帰還信号が与えられている。
ただし、トランジスタQ+、(hによるCPAの出力は
、NANDゲートG2の入力と同相、トランジスタQ3
. G4によるCPAの出力は、NANDゲートG2の
入力と逆相であり、サーミスタTHを介してコンデンサ
0丁に対する充放電が行なかれ、コンデンサCTの端子
電圧が帰還信号として与えられるものとなっており、各
CPAの出力インピーダンスは十分に低く、NANDゲ
ー)G2の入力駆動およびコンデンサcTの充放電駆動
に必要とする十分な電圧および電流の供給碌らびに共通
電位への地絡が可能となっている。
、NANDゲートG2の入力と同相、トランジスタQ3
. G4によるCPAの出力は、NANDゲートG2の
入力と逆相であり、サーミスタTHを介してコンデンサ
0丁に対する充放電が行なかれ、コンデンサCTの端子
電圧が帰還信号として与えられるものとなっており、各
CPAの出力インピーダンスは十分に低く、NANDゲ
ー)G2の入力駆動およびコンデンサcTの充放電駆動
に必要とする十分な電圧および電流の供給碌らびに共通
電位への地絡が可能となっている。
とのため、制御信号Set カ”H“となれば、コンデ
ンサCtの容量値およびサーミスタTHの抵抗値に応じ
た周期の発振を開始し、11c3図における各部の波形
を第4図に示すとおり、NANDゲートG2の入力へ与
えられる帰還信号(a)は、コンデンサC7の充放電に
応じて変化し、これがNANDゲートG2において波形
整形および反転を受けて出力(b)となり、これが更に
インバータINにより反転されて出力(c)とがったう
え、出力OUTから送出されるものとなる。
ンサCtの容量値およびサーミスタTHの抵抗値に応じ
た周期の発振を開始し、11c3図における各部の波形
を第4図に示すとおり、NANDゲートG2の入力へ与
えられる帰還信号(a)は、コンデンサC7の充放電に
応じて変化し、これがNANDゲートG2において波形
整形および反転を受けて出力(b)となり、これが更に
インバータINにより反転されて出力(c)とがったう
え、出力OUTから送出されるものとなる。
甘た、出力缶)および(e)に対し、トランジスタQ+
+Q2によるCPAの出力(d)およびトランジスタQ
srQ4によるCPAの出力(e)は各々反転状態とな
っており、出力(d)が“H”、出力(e)が”L”の
ときには、出力(d)からコンデンサCTおよびサーミ
スタTHを介して出力(e)へ充N、1!流が通じ、こ
れによるサーミスタTHの端子電圧が帰還信号(a)と
してNANDゲートG2の入力へ与えられる。
+Q2によるCPAの出力(d)およびトランジスタQ
srQ4によるCPAの出力(e)は各々反転状態とな
っており、出力(d)が“H”、出力(e)が”L”の
ときには、出力(d)からコンデンサCTおよびサーミ
スタTHを介して出力(e)へ充N、1!流が通じ、こ
れによるサーミスタTHの端子電圧が帰還信号(a)と
してNANDゲートG2の入力へ与えられる。
この帰還信号(&)は、コンデンサCtの充電初期にお
いて高く、充電の終了に応じて低下し、当初は出力(b
)を”L”としているが、NANDゲー)Gzの入力応
答スレシホールド電圧VHTまで低下すると、出力(b
)が”H++へ転じ、これに応じて出力(d)ががL”
、出力(e)が”1(パへ反転し、このとき、コンデン
サ0丁へ充1t[荷として残留した電圧は、H”を電源
電圧VDDに等しいとすればVDD VT)Iとなり
、これが出力(d)の”L”により正極側を基準電位と
するため−(VDD VfH)まで帰還信号(a)が
負方向へ変化し、これを基準として今度は出力(e)に
よね逆方向の充電がなされ、コンデンサCTの端子電圧
が帰還信号(a)となり、当初は出力(b)を”■”と
しているが、帰還信号(a)が次第に上昇してVTI+
へ達すると出力(b)がIILll、出力(e)がH+
+となるため、出力(d)が”H”、出力(e)は”L
llへ転以このときにコンデンサCtへ充電電荷として
残留した電圧VTRとVDDとの和によりVDD+−V
THまで帰還信号(a)が上昇し、これの後に放電およ
び出力(d)による充電が行なわれ、以上の動作を反復
する。
いて高く、充電の終了に応じて低下し、当初は出力(b
)を”L”としているが、NANDゲー)Gzの入力応
答スレシホールド電圧VHTまで低下すると、出力(b
)が”H++へ転じ、これに応じて出力(d)ががL”
、出力(e)が”1(パへ反転し、このとき、コンデン
サ0丁へ充1t[荷として残留した電圧は、H”を電源
電圧VDDに等しいとすればVDD VT)Iとなり
、これが出力(d)の”L”により正極側を基準電位と
するため−(VDD VfH)まで帰還信号(a)が
負方向へ変化し、これを基準として今度は出力(e)に
よね逆方向の充電がなされ、コンデンサCTの端子電圧
が帰還信号(a)となり、当初は出力(b)を”■”と
しているが、帰還信号(a)が次第に上昇してVTI+
へ達すると出力(b)がIILll、出力(e)がH+
+となるため、出力(d)が”H”、出力(e)は”L
llへ転以このときにコンデンサCtへ充電電荷として
残留した電圧VTRとVDDとの和によりVDD+−V
THまで帰還信号(a)が上昇し、これの後に放電およ
び出力(d)による充電が行なわれ、以上の動作を反復
する。
ここにおいて、コンデンサ0丁の充電および逆方向充電
による帰還信号(a)の上昇および下降各期間をt+
+ t2とすれば、周期T社次式により与えられる。
による帰還信号(a)の上昇および下降各期間をt+
+ t2とすれば、周期T社次式により与えられる。
T=t++tz
・・嗜・・(1)
ただし、RT eサーミスタT)lの抵抗値VTII
: NANDゲートG2の入力応答スレシホールド電圧 VDD:電源電圧 このため、VTR= 1/2・VDn (!:すしば
、(1)式U、次式のものとなる。
: NANDゲートG2の入力応答スレシホールド電圧 VDD:電源電圧 このため、VTR= 1/2・VDn (!:すしば
、(1)式U、次式のものとなる。
T中1・IRTeCT+1・IRT@CT=2・2RT
IIC丁・・・・・(2) したがって、RTが温度に応じて一定の関係により変化
すれば、周期Tをクロックパルスのカウント等により検
出することにより、温度を計測することができる。
IIC丁・・・・・(2) したがって、RTが温度に応じて一定の関係により変化
すれば、周期Tをクロックパルスのカウント等により検
出することにより、温度を計測することができる。
なお、第3図において、NANDゲー)G2の入力に対
する帰還のためにCPAを設けたのは、NANDゲート
G2およびインバータINの出力インビーダンスがC−
MOS (Cornplementary −Meta
l OxideSemiconductor、)の場合
、500Ω〜数にΩと高く、十分な出力電圧、1!流お
よび地絡効果が得られず、コンデンサCTの充放電期間
に誤差を生以(1)および(2)式の条件が得られない
ためであり、抵抗器R2〜R6と並列のコンデンサC1
〜C4は、トランジスタQ+〜Q4の応答時間を短縮し
、波形の変化を急峻とする目的のものである。
する帰還のためにCPAを設けたのは、NANDゲート
G2およびインバータINの出力インビーダンスがC−
MOS (Cornplementary −Meta
l OxideSemiconductor、)の場合
、500Ω〜数にΩと高く、十分な出力電圧、1!流お
よび地絡効果が得られず、コンデンサCTの充放電期間
に誤差を生以(1)および(2)式の条件が得られない
ためであり、抵抗器R2〜R6と並列のコンデンサC1
〜C4は、トランジスタQ+〜Q4の応答時間を短縮し
、波形の変化を急峻とする目的のものである。
また、第3図において、計測誤差を生ずる原因としては
、 1a、g温素子の非直線特性 1b1 ゲート回路の温度によるvTHの変動1c1
ゲート回路の応答遅延時間 ld、 ゲート回路の温度による出力電圧の変動1e
、 コンデンサCtの温度による容量値変動等である
が、これらは、つぎの対策または理由により排除できる
。
、 1a、g温素子の非直線特性 1b1 ゲート回路の温度によるvTHの変動1c1
ゲート回路の応答遅延時間 ld、 ゲート回路の温度による出力電圧の変動1e
、 コンデンサCtの温度による容量値変動等である
が、これらは、つぎの対策または理由により排除できる
。
2a、 プロセッサ処理ま九は補正囲路により補正す
る。
る。
2b、 C−MO8回路ではΔVTH/Δθ=−3r
nV/℃であり、θ=0〜50℃では0.06%FS以
下のため無視できる。
nV/℃であり、θ=0〜50℃では0.06%FS以
下のため無視できる。
2c、 周期Tを大とすることにより無視できる。
2d、 C−MO8回路の場合、特に大きな変動がな
く、無視できる。
く、無視できる。
2e、 許容される範囲内において支障のない温度特
性のものを選定する。
性のものを選定する。
したがって、NANDゲートG2、インノ(−タINに
C−MO8回路または相当品を使用し、かつ、2aおよ
び2eの各条件を適用すれば、十分に大きな周期Tとす
ることが可能となり、2Cの条件も満足され、安定かつ
高精度の温度計測が実現する。
C−MO8回路または相当品を使用し、かつ、2aおよ
び2eの各条件を適用すれば、十分に大きな周期Tとす
ることが可能となり、2Cの条件も満足され、安定かつ
高精度の温度計測が実現する。
第5図は、他の実施例を示す回路図であり、この場合は
、抵抗器R++ +R’+t 、コンデンサCI I
+ c、 2およびトランジスタQ++ r Q10
による第1のCPAと、抵抗器R13+ R14、
コンデンサCI3 r c14およびトランジスタQ+
3 + G14 による第2のCPAとを縦続接続す
ると共に、各々と並列にインノく一タIN、 、 IN
2を各個に並列接続し、トランジスタQo +QHによ
るCPAの同相出力と、抵抗器R。
、抵抗器R++ +R’+t 、コンデンサCI I
+ c、 2およびトランジスタQ++ r Q10
による第1のCPAと、抵抗器R13+ R14、
コンデンサCI3 r c14およびトランジスタQ+
3 + G14 による第2のCPAとを縦続接続す
ると共に、各々と並列にインノく一タIN、 、 IN
2を各個に並列接続し、トランジスタQo +QHによ
るCPAの同相出力と、抵抗器R。
を介するNANDゲー)G2の入力との間の第1の帰還
回路中へコンデンサ0丁を直列に挿入する一方、トラン
ジスタQCs + Q10によるCPAの逆相出力と、
同様のNANDゲートG2の入力との間の第2の帰還回
路中ヘサーミスタTHを直列に挿入しており、第3図に
対し、出力OUTからのパルス状信号は位相が反転する
ものと々っているが、動作状況は第3図と同様である。
回路中へコンデンサ0丁を直列に挿入する一方、トラン
ジスタQCs + Q10によるCPAの逆相出力と、
同様のNANDゲートG2の入力との間の第2の帰還回
路中ヘサーミスタTHを直列に挿入しており、第3図に
対し、出力OUTからのパルス状信号は位相が反転する
ものと々っているが、動作状況は第3図と同様である。
ただし、各CPAの入カスレジホールド電圧はトランジ
スタQll−QI4のベース・エミッタ間電圧VIEに
より定まり、これが約1,4Vであるのに対し、C−M
O8回路の入カスレジホールド電圧は約2.5vであり
、“Lllから”H”への立上りに対する応答は各CP
Aの方が速くても、IIHllから′fI、IIへの立
下りに対する応答はインバータINI+ IN2の方が
速いため、互いに速い方の応答動作により波形変化が急
峻とする目的上、各CPAとインバータINi + I
N2とを各々並列としている。
スタQll−QI4のベース・エミッタ間電圧VIEに
より定まり、これが約1,4Vであるのに対し、C−M
O8回路の入カスレジホールド電圧は約2.5vであり
、“Lllから”H”への立上りに対する応答は各CP
Aの方が速くても、IIHllから′fI、IIへの立
下りに対する応答はインバータINI+ IN2の方が
速いため、互いに速い方の応答動作により波形変化が急
峻とする目的上、各CPAとインバータINi + I
N2とを各々並列としている。
また、第5図においては、十分な駆動出力を有するCP
Aが縦続接続されておシ、第3図に比し、動作が安定と
々る。
Aが縦続接続されておシ、第3図に比し、動作が安定と
々る。
第6図および第7図は、湿度検出用の発振回路O8C□
を示し、第6図は基本的々回路図であり、Mlの帰還回
路には、抵抗器R6の並列に接続されたサーミスタTH
が抵抗器R7と共に直列に挿入され、かつ、第2の帰還
回路には、検出素子としてフィリップス社製H1形等の
湿度に応じて静電容量値の変化する感湿素子C11が直
列に挿入されているほかは、第3図と同様であり、動作
状況“ も第3図と同様碌ものとなっている。
を示し、第6図は基本的々回路図であり、Mlの帰還回
路には、抵抗器R6の並列に接続されたサーミスタTH
が抵抗器R7と共に直列に挿入され、かつ、第2の帰還
回路には、検出素子としてフィリップス社製H1形等の
湿度に応じて静電容量値の変化する感湿素子C11が直
列に挿入されているほかは、第3図と同様であり、動作
状況“ も第3図と同様碌ものとなっている。
ここにおいて、感湿素子CMの充電および逆方向充電に
よる帰還信号(a)の上昇および下降各期間を1+ 、
11とすれば、周期Tは次式により与えられる。
よる帰還信号(a)の上昇および下降各期間を1+ 、
11とすれば、周期Tは次式により与えられる。
T ” t+ + tま
ただし、RT:サーミスタTHおよび抵抗器Rg+R7
の合成抵抗値 CT:感湿素子CI+の容量値 VTII : NANDゲートG2 の入力応答スレシ
ホールド電圧 van :電源電圧 このため、VTH= 1/2 ・VDDとすれば、01
1 式U、次式のものとなる。
の合成抵抗値 CT:感湿素子CI+の容量値 VTII : NANDゲートG2 の入力応答スレシ
ホールド電圧 van :電源電圧 このため、VTH= 1/2 ・VDDとすれば、01
1 式U、次式のものとなる。
T中1 ’IR7@C7+1 弓R7*C7−2*2R
t@CT1」・・H したがって、CTが湿度に応じて一定の関係により変化
すれば、周期Tをクロックパルスのカウント等により検
出することにより、湿度を1測することができる。
t@CT1」・・H したがって、CTが湿度に応じて一定の関係により変化
すれば、周期Tをクロックパルスのカウント等により検
出することにより、湿度を1測することができる。
なお、0丁は次式により示される。
CT = K+ (H→−に2(θ−θo))2+Kz
(n+に2(θ−θo))十に3・・・・・(1り ただし、K1* K2 + Ks :係数H:温湿 度:現在の温度 θ0:基準温度 すなわち、CTは、Hのほかθにも依存しており、温度
に応するCTの変動を補償する必要があり、これをサー
ミスタTHにより補償するものとしなければならない。
(n+に2(θ−θo))十に3・・・・・(1り ただし、K1* K2 + Ks :係数H:温湿 度:現在の温度 θ0:基準温度 すなわち、CTは、Hのほかθにも依存しており、温度
に応するCTの変動を補償する必要があり、これをサー
ミスタTHにより補償するものとしなければならない。
このため、RTを求めれば次式により与えられる。
ただし、Ro :基準温度に丸・けるサーミスタTHの
抵抗値 F :係数 / :R6との並列合成を示す 03.64式から021式はつぎのものとなる。
抵抗値 F :係数 / :R6との並列合成を示す 03.64式から021式はつぎのものとなる。
争争・・・a9
したがって、サーミスタTHの特性および抵抗器R6r
R7を感湿素子C11の温度特性に応じて定めれば、
正確に湿度の計測を行なうことができる。
R7を感湿素子C11の温度特性に応じて定めれば、
正確に湿度の計測を行なうことができる。
この11か、計測誤差を生ずる原因は、第3図の場合と
同様であり、上述の対策または理由により排除できるた
め、安定かつ高精度な湿度計測が英現する。
同様であり、上述の対策または理由により排除できるた
め、安定かつ高精度な湿度計測が英現する。
第7図は、他の実施例を示す回路図であり、サーミスタ
T)Iと共に抵抗器R8r RTが用いられ、コンデン
サCTの代りに感湿素子cHが用いられているほかは第
5図と同様である。
T)Iと共に抵抗器R8r RTが用いられ、コンデン
サCTの代りに感湿素子cHが用いられているほかは第
5図と同様である。
したがって、感温素子の抵抗値をR,または感湿素子の
静電容量値をCとすれば、発振器OSCから得られる出
力(c)の周期Tは次式により示される。
静電容量値をCとすれば、発振器OSCから得られる出
力(c)の周期Tは次式により示される。
T = C@R@K −−−−
−(2J)ただし、K:係数 また、分局器DVの分周比を”/nとすれば、分局出力
(f)の期間TDは、次式により与えられる。
−(2J)ただし、K:係数 また、分局器DVの分周比を”/nとすれば、分局出力
(f)の期間TDは、次式により与えられる。
’l’n=:n拳T==n*(:*T11に11@e+
+*(2’zりこのため、クロックパルス(ロ))の周
波数をfとしたとき、期間TDにおけるクロックツくル
ス□□□)のカウント値Nけ、次式のものとなる。
+*(2’zりこのため、クロックパルス(ロ))の周
波数をfとしたとき、期間TDにおけるクロックツくル
ス□□□)のカウント値Nけ、次式のものとなる。
N:”f”To=f’n@c@R*K 5ee
s(231とζにおいて、温度6aのときの抵抗値をR
a。
s(231とζにおいて、温度6aのときの抵抗値をR
a。
温度θbのときの抵抗値をRhとすれば、また、抵抗値
Raと対応する補正演算前の計測温度をθa、抵抗値R
bと対応する同様の計測温度をθbとすれば、θa乃至
θbのスパンと対応するカウント値Nの差ΔNは、次式
により求められる。
Raと対応する補正演算前の計測温度をθa、抵抗値R
bと対応する同様の計測温度をθbとすれば、θa乃至
θbのスパンと対応するカウント値Nの差ΔNは、次式
により求められる。
ΔN=fIInlIC・R(θb−θa ) −K
−@ # @ C)49したがって、制御部CNTに
おいて、ΔNを基準としてカウント値Nに対する非直線
性の補正演算を行なえば、高精度の温度計測値を得るこ
とができる。
−@ # @ C)49したがって、制御部CNTに
おいて、ΔNを基準としてカウント値Nに対する非直線
性の補正演算を行なえば、高精度の温度計測値を得るこ
とができる。
なお、湿度の計測時には、Cについて同様の処理を行な
えばよい。
えばよい。
ただし、発振回路O8Cが発生するパルス信号(a)の
周期Tは、上述の2Cに示すとおり、発振回路OSCを
構成するインバータIN、IN、〜TN2等各能動素子
の応答遅延時間を無視できると共に、クロックパルス(
ロ)のカウントによる計測精度上支障のない範囲として
、例えば、は?’!’10KHz程度に定めればよく、
とれに□よって検出素子と発振回路O8Cの主要部との
間の布線長が大となっても、分布定数による影響を回避
できると共に、雑音による妨害を受は難いものとなる。
周期Tは、上述の2Cに示すとおり、発振回路OSCを
構成するインバータIN、IN、〜TN2等各能動素子
の応答遅延時間を無視できると共に、クロックパルス(
ロ)のカウントによる計測精度上支障のない範囲として
、例えば、は?’!’10KHz程度に定めればよく、
とれに□よって検出素子と発振回路O8Cの主要部との
間の布線長が大となっても、分布定数による影響を回避
できると共に、雑音による妨害を受は難いものとなる。
また、計測の応答速度は、クロックパルスの周波数を選
定することにより、分局出力(f)の”H′期間を短縮
することが自在であり、これによって計測応答速度を十
分に高速とすることができる。
定することにより、分局出力(f)の”H′期間を短縮
することが自在であり、これによって計測応答速度を十
分に高速とすることができる。
第8図は、制御部X中のプロセッサによる制御状況のフ
ローチャートであり、“ポーリング信号受信?°”10
1がY(YES)となれば、6イニシヤライズ102を
折々ってから、7温度フラグ・セラ) ” 103を行
ガい、”制御信号送出n111によりステップ103と
対応して制御信号(b) 、 (d)を。
ローチャートであり、“ポーリング信号受信?°”10
1がY(YES)となれば、6イニシヤライズ102を
折々ってから、7温度フラグ・セラ) ” 103を行
ガい、”制御信号送出n111によりステップ103と
対応して制御信号(b) 、 (d)を。
11HIIとし、プロセッサ中のカウンタによるクロッ
クパルス(ロ)の”カウント開始”112を行なう。
クパルス(ロ)の”カウント開始”112を行なう。
ついで、クロックパルス(g)の終了により”カウント
停止?”113がYになると、カウンタの6カウント値
をメモリへ格納”114を行なってから、“制御信号停
止”115により制御信号(b) 、 (d)を”L”
とし、”湿度フラグ・セット?”121ON(NO)を
介して”温度フラグ・リセット”122および″湿度フ
ラグ・セット″123を行々い、ステップ111以降を
反復する。
停止?”113がYになると、カウンタの6カウント値
をメモリへ格納”114を行なってから、“制御信号停
止”115により制御信号(b) 、 (d)を”L”
とし、”湿度フラグ・セット?”121ON(NO)を
介して”温度フラグ・リセット”122および″湿度フ
ラグ・セット″123を行々い、ステップ111以降を
反復する。
すると、今度は、ステップ111により、ステップ12
3に応じて制御信号(e) 、 (d)を“H”として
からステップ112乃至115を実行し、ステップ12
1がステップ123によりYとなるため、”温度演算”
131および”湿度演算”132を行なったうえ、°“
測定信号送出”133を行ない、ステップ101以降を
反復する。
3に応じて制御信号(e) 、 (d)を“H”として
からステップ112乃至115を実行し、ステップ12
1がステップ123によりYとなるため、”温度演算”
131および”湿度演算”132を行なったうえ、°“
測定信号送出”133を行ない、ステップ101以降を
反復する。
したがって、最初は発振回路OSC〒が動作し、つぎに
発振回路OS CIが動作し、各個に各パルス信号の周
期に応じたクロックパルス伝)のカウントがなされ、こ
れらのカウント値に基づく演算により測定信号の送出が
行なわれるものとなり、各発振回路08CT、08CH
および分周器DVは、必要な期間のみ動作するため、電
源消費量が減少すると共に、各回路素子および検出素子
の通電による発熱貴が減少し、計測確度が向−卜する。
発振回路OS CIが動作し、各個に各パルス信号の周
期に応じたクロックパルス伝)のカウントがなされ、こ
れらのカウント値に基づく演算により測定信号の送出が
行なわれるものとなり、各発振回路08CT、08CH
および分周器DVは、必要な期間のみ動作するため、電
源消費量が減少すると共に、各回路素子および検出素子
の通電による発熱貴が減少し、計測確度が向−卜する。
また、分局器DV 、制御部C’NT等が共通に設けで
あるため、経済的に温度と湿度との計測が行なわれると
共に、これらの一体化により、取付面積の減少が達せら
れ、かつ、上位装置側から見ればポーリングを行なうア
ドレス数が減少し、信号送受の所要時間短縮および制御
条件の簡略化が実現する。
あるため、経済的に温度と湿度との計測が行なわれると
共に、これらの一体化により、取付面積の減少が達せら
れ、かつ、上位装置側から見ればポーリングを行なうア
ドレス数が減少し、信号送受の所要時間短縮および制御
条件の簡略化が実現する。
ただし、第1図において、分周器DVおよびNANDゲ
ートGlの機能を制御部CNT中のプロセッサにより構
成してもよく、伝送回路SRを省略し、制御部CNTか
ら直接測定信号を送出しても同様であり、発振回路08
CT +08Coとしては、パルス信号(e)のみなら
ず、他の波形の交流信号を発生するものを用い、これを
波形整形回路によりカウントに適する波形としてもよい
。
ートGlの機能を制御部CNT中のプロセッサにより構
成してもよく、伝送回路SRを省略し、制御部CNTか
ら直接測定信号を送出しても同様であり、発振回路08
CT +08Coとしては、パルス信号(e)のみなら
ず、他の波形の交流信号を発生するものを用い、これを
波形整形回路によりカウントに適する波形としてもよい
。
着た、第3図乃至第7図においては、サーミスタTHお
よび感湿素子CHとして、同等の他の素子を用いてもよ
<、NANDゲートG2の代りにANDゲート、インヒ
ヒットゲート、インバータおよびスイッチング素子の組
み合せ等を用いても同様であり、各CPAは互に逆相の
出力を生ずるものとすればよく、状況にしたがってイン
バータ等を適宜入力側へ挿入すればよい。
よび感湿素子CHとして、同等の他の素子を用いてもよ
<、NANDゲートG2の代りにANDゲート、インヒ
ヒットゲート、インバータおよびスイッチング素子の組
み合せ等を用いても同様であり、各CPAは互に逆相の
出力を生ずるものとすればよく、状況にしたがってイン
バータ等を適宜入力側へ挿入すればよい。
なお、場合によっては、発振回路08CTと08CHと
の主体を共通とし、検出素子をスイッチング素子により
切替えてもよく、温度と湿度との計測順位を反対として
も同様であり、種々の変形が自在である。
の主体を共通とし、検出素子をスイッチング素子により
切替えてもよく、温度と湿度との計測順位を反対として
も同様であり、種々の変形が自在である。
以上の説明により明らかなとおり本発明によれば、共通
の部分を用いて温度と湿度との計測が一体化した装置に
より行々ゎれ、設備投資上経済的であると共に1取付面
積の減少が達せられるため、各種の温度および湿度計測
上顕著な効果が得られる。
の部分を用いて温度と湿度との計測が一体化した装置に
より行々ゎれ、設備投資上経済的であると共に1取付面
積の減少が達せられるため、各種の温度および湿度計測
上顕著な効果が得られる。
図は本発明の実施例を示し、第1図は全構成のブロック
図、第2図は第1図における各部の波形を示すタイミン
グチャート、1g3図乃至第5図は温度検出用発振回路
を示し、第3図は基本的構成の回路図、第4図は第3図
における各部の波形を示す図、第5図は他の実施例を示
す回路図、第6図および第7図は湿度検出用発振回路を
示し、第6図は基本的構成の回路図、第7図は他の実施
例を示す回路図、第8図は制御状況のフローチャートで
ある。 08CT、08CII ◆嗜・・発振回路、DV・拳・
・分周器、CPG′・拳−パルス発生et、Go ・
・・ ・ORゲート、GI + G2 e *
・ ・NANDゲート、CNT−・e拳制御部、THl
l 0・・す〜ミスタ、CO・・・・感湿素子、IN+
IN1+ ■N*・参・・インバ〜り(能動素子)、
Q+ −G4 、Q1t〜QI4ease)ランジスタ
% T71 r TTI r THI + THw
”・・・周期。
図、第2図は第1図における各部の波形を示すタイミン
グチャート、1g3図乃至第5図は温度検出用発振回路
を示し、第3図は基本的構成の回路図、第4図は第3図
における各部の波形を示す図、第5図は他の実施例を示
す回路図、第6図および第7図は湿度検出用発振回路を
示し、第6図は基本的構成の回路図、第7図は他の実施
例を示す回路図、第8図は制御状況のフローチャートで
ある。 08CT、08CII ◆嗜・・発振回路、DV・拳・
・分周器、CPG′・拳−パルス発生et、Go ・
・・ ・ORゲート、GI + G2 e *
・ ・NANDゲート、CNT−・e拳制御部、THl
l 0・・す〜ミスタ、CO・・・・感湿素子、IN+
IN1+ ■N*・参・・インバ〜り(能動素子)、
Q+ −G4 、Q1t〜QI4ease)ランジスタ
% T71 r TTI r THI + THw
”・・・周期。
Claims (1)
- 計測温度に応じた周期の交流信号を発生する第1の発振
回路と、計測湿度に応じた周期の交流信号を発生する第
2の発振回路と、該第1および第2の発振回路を順次に
動作状態とする制御手段と、前記第1および第2の発振
回路に対し共通に設けられ前記各交流信号における所定
数の前記周期の期間クロックパルスをカウントしカウン
ト値を各々について順次に求める手段と、前記第1およ
び第2の発振回路に対し共通に設けられ前記各カウント
値に基づいて各個に演算を行ない前記計測温度および計
測湿度を示す測定信号を送出する手段とを備えたことを
特徴とする温湿度計測装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP59188794A JPS6166954A (ja) | 1984-09-11 | 1984-09-11 | 温湿度計測装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP59188794A JPS6166954A (ja) | 1984-09-11 | 1984-09-11 | 温湿度計測装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS6166954A true JPS6166954A (ja) | 1986-04-05 |
Family
ID=16229911
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP59188794A Pending JPS6166954A (ja) | 1984-09-11 | 1984-09-11 | 温湿度計測装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS6166954A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0245747A (ja) * | 1988-08-06 | 1990-02-15 | Seiko Epson Corp | 電子温湿度計及び電子湿度計 |
-
1984
- 1984-09-11 JP JP59188794A patent/JPS6166954A/ja active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0245747A (ja) * | 1988-08-06 | 1990-02-15 | Seiko Epson Corp | 電子温湿度計及び電子湿度計 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4071822A (en) | Digital voltage detecting circuit for a power source | |
JPS6166954A (ja) | 温湿度計測装置 | |
JP4451731B2 (ja) | 集積回路のrc時定数と目標値の比率を求める方法および装置 | |
US4172384A (en) | Temperature measuring apparatus | |
JPS6168604A (ja) | 設定器付温度計測装置 | |
JPH0810816B2 (ja) | 発振回路 | |
JP2511471B2 (ja) | 静電容量測定回路 | |
JPS6352491B2 (ja) | ||
JP3066921B2 (ja) | 浮遊静電容量の影響を補正したゲート発振器 | |
SU410325A1 (ru) | Устройство для измерения частоты | |
JP2520093B2 (ja) | 計測装置 | |
JPH0756451B2 (ja) | 計測装置 | |
JP2671343B2 (ja) | 容量測定装置 | |
JPH0680414B2 (ja) | デジタル温度計 | |
SU521528A1 (ru) | Импульсный конденсаторный частотомер | |
JPS6052730A (ja) | デジタル温度計 | |
JPS5824509Y2 (ja) | 発振回路 | |
SU966614A1 (ru) | Устройство дл измерени малых посто нных токов | |
JP2520092B2 (ja) | 計測装置 | |
Clymo et al. | Two cheap, temperature stable, battery-operated devices producing a current linearly proportional to capacitance or resistance | |
JPH0352326A (ja) | パワーオンリセット回路 | |
JPH0375575A (ja) | パルス幅測定回路 | |
JPH0392913A (ja) | タイミング回路 | |
JPS6140553A (ja) | 温度計測発振回路 | |
JPH0722950A (ja) | Ad変換回路 |