JPS6163996A - 情報記憶装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明は情報記憶回路に関する。

従来の技術 ｈ′１報記憶装置として、従来、ｍ−ｎ個（ｍ≧１、ｎ
≧１）の情報記憶回路Ｍ１１’〜１１２………Ｍｉｎ’
　Ｍ２１・Ｍ２２””””°Ｍ２ｎ’　”ｍｌ・Ｍｎ２
”””…ＭＩＩｌｎと、ｍ木の情報書込・読出線Ａ１．
△２………八　と、ｍ木の１１選択信号線Ｂ、Ｂｍ　１
２ ………Ｂ　と、０本の列選択信号ｓ！ｉｌｃ、ｃｍ　＋
２ ………Ｃｌ１ｌとを有し、列選択信号線Ｃｊからの列選
択（、′、号によって情報記憶回路Ｍ１ｊ〜ＭＩｌｌｊ
が選択１１制御されている状態Ｃ１情報を、行選択信号
線Ｂ、からの行選択信号を用いて情報；！１込・読出線
△、に出力さけて、情報記憶回路Ｍ１．にム！１０させ
、また、その情報を、行選択信号線Ｂｉからの行選択信
号を用いＣ情報書込・読出線Δｉから読出寸ようになさ
れた構成を有するものか、種々ｊ７業されＣいる。

反則た亙臥しようζユ３ｄ唄２．＋３了４しかし／Ｑが
ら、従来の情報記ｆｆｌ　Ｉｎは、何れも、情報記憶回
路Ｍ　・に２１１１°１表示で［１ｊ及び［Ｏ］をとる
１ビツトの２１（ｉ悄？ｔＪが記憶され、また、これか
ら読出される態様で、情報が、記憶され、また、これが
読出されるように構成されているのを酋通としていた。

このため、このようなＩｎ来の情報記憶装置の場合、　
ｊ’ｉ報記憶装置全体の情報記憶回路が、情報記憶回路
Ｍ１１〜”ｉｎ；Ｍ２１〜Ｍ２ｎ’………Ｍｍ　Ｉ　”
〜’ｍｎの数と等しいｍ×「１ピツ１〜にゐり限され、
従って、情報記憶装置全体としての情報記憶容量を、増
大ぜ／νどりれぼ、ｆｉ’ｉ　？ｆＪ記憶回路Ｍ１１〜
ＭＵＭへ・Ｍ：………Ｍｍｌ−・〜’ｍｎの数ｍ×Ｉｎ
２１２＋１ ｎを増加さ１！る必要があり、そしで、そのようにりれ
ば、情報記憶装置が全体として大型化するという欠点を
イｆしていた。

肌苅点を解決りるための一段 よっ−Ｃ１木発明ＬＪ、上述した欠点を有効に回避１）
１５Ｉる新規な情報記憶装置を１２案ぜんとするしので
ある。

本発明による情報記１置によれば、従来の情報記憶装置
の場合と同様に、Ｍ１１２Ｍ１２………〜Ｉ：Ｍ、Ｍ…
……Ｍ２ｎ’〜１１．”ｍ２…Ｉｎ　２１２２ ……Ｍｆｆｌｎと、ｍ木のｊｌ’ｉ’ｄｉ　ｆ＄１込”
　ａｊｉ出線Ａ、　、　Ａ２………八　と、ｍ本の行選
択信号線Ｂ、Ｂ２………Ｂ　ど、０本の列選ｊｌ’！　
ｉｎ　”ｉう線Ｃ１，Ｃ２………Ｃ１とを右し、列選択
信号Ｉ！Ｉｌｃ、からの列選択信号によって情報記憶回
路Ｍ１ｊ〜ＭＩＩｌｊが選択制御されている状ｆｆＪ　
Ｃ１情報を、行選択信号ｗＩＢ・からの（ｊ選択（ｆｉ
尼を用いて情報回込・読出線Ａ・に出力させて、情報記
憶回路Ｍ１゜に記憶させ、また、その情報を、行選択（
８号線Ｂ・からの１７選１１＜　ｌｃ；舅を用いＣ清報
９１１込・読出線Ａ・かう読出づようになされた構成を
有する。

しかしながら、本発明による情報記憶装置は、このよう
な構成を有りる情報記憶装置において、Ｎ報内込み手段
と、情報続出手段とを有し、そしＣ１情報内込手段が、
行選択信号線Ｂ１からの行選択（３号によって選ＩＪｉ
！ル制御されでいる状態て、２餡情報を表わしているｑ
　１ｉｆｉ情報（ｑ≧３）を、情報Ｆ！１込・読出線△
ｉに出し、また、情報記憶回路Ｍ１．が、１目べｉＲ偕
目線Ｃｊからの列選択信号によって選択制御されている
状態で、情報回込・読出線△・に出されているｑ埴情報
を記憶し、また、ぞの０１ｆｆ’ｉ情ｅｌ＋を情報Ｐ１
込・読出線△　に出ノ１し、さらに、↑Ｉ！ｉ報読出丁
段が、行選択信号ＦＩＩ１１からの（ｊ）バｔＲｊ：、
　ｇによって選択Ｌｌｌ　ｔａｎされている状態で、情
報記憶回路Ｍｉｊから？＋’ｉ報；Ｊ１込・読出腺公１
に出Ｉｓさ七しているＱ　ｔｒへ情報を表わしている２
１直情報を出力さける、という構成を有りる。

この、Ｊ、うイ「本発明による情全ｔｊ　；、ｉ！　ｔ
Ｑ装買の構成にＪ、れば、↑、、報記憶回路Ｍ１ｊにｑ
碩情報が記憶され、また、これから読出される態様で、
情報が記憶され、また、これが；、−出される。

υ１の２１Ｊ宋 このため、本発明によるｔｒ”ｒ報記１０装置によれぽ
、情報記憶回路Ｍｉｊに、１ピツｉ〜の情報が記憶され
、また、これが読出される態様で、情報が記憶され、ま
Ｉこ、これが読出されるようにｄへ成されている従来の
情報記憶装置に比し、ｔｒ？報記憶回路Ｍ１１〜Ｍ１ｏ
：Ｍ２１〜Ｍ２ｏ；………Ｍ１〜Ｍ、。の数ｒｌｌＸｎ
が同じ１１６を有していながら、情報記憶装置全体の情
報記憶容量を、十分大にづることができる。

このため、情報記１０装欝を全体として大型化させるこ
となしに、上述した従来の情報記憶装Ｆ？　＋こ比し、
情報記憶合１１１を十分大にりることかでさる、という
効果がある。

実施例 次に第１図を伴なって、本発明ににる情報記憶＆：貨の
実ｆへ例を述べよう。

第１図に承り本発明により情報記憶装置の実施（９１は
、以下述べる村へ成をイｉりる。

すなわち、【■亀・ｎ個（ｍ〉ｌ、ｎ≧１）の情？１１
記憶回路Ｍ１１〜”ｉｎ；Ｍ２１〜Ｍ　２ｎ　：　−…
…・・Ｍｍ１〜Ｍ＋ｎｎを有する。

この情報記憶回路〜Ｉ（ｉ＝１．２………ｍ：ＩＪ ｊ＝’ｌ、２………ｎ）は、（狡ｊホする列選択信号線
Ｃからの２賄表示で１１」及び「０」をとる列選択１５
０Ｇ・が２（１０表示で１１」である場合、Ａンに制御
される電界効果トランジスタ３を用いたゲート回路２を
直列に接続し、そのゲート回路２側とは反対側を接続し
Ｃいる電荷蓄積コンデンサーを右づる１゜ また、　ｎｌ木の情報１１）込弓久出線へ１〜Ａｍを有
する。

この情報店賃・読出線Δ、は、情報記憶回路Ｍ１１〜〜
１ｉｏの電タ１ｉｂ梢コ１ンγンリ１の接地側とは反対
側に、ゲート回路２の電界効果トランジスタ３を通じて
接続されでいる。

さらば、（ｊ）電択信号データ１からの２値表示で「１
」及び「０」をとる行選択信号１１１〜Ｈがそれぞれ供
給され行宮ＩＲ信′；３線Ｂ１〜Ｂを行づる。

この行選択信号線Ｂ・は、後述するゲート回路１ｉ及び
ｌｉに後述するように接続されている。

なおさらに、列選ＩＲに１４デコーデ５からの列選択信
号０１〜Ｇｏか・されぞれ供給されるグー選択信号線Ｃ
３〜Ｃｎ　／！：有する。

この列選択信号線Ｃ・は、情報記憶回路Ｍ１゜〜Ｍ、ｊ
のゲート回路２の電界効果トランジスタ３のゲートに接
続されている。

また、ｍ周の情報Ｉ）込回路Ｄ　、Ｄ２………１）　と
、ｍ　ｌｌＩ、ｌのゲート回路１．１２………１、どを
右する、１ この情報−１通回路Ｄ１は、−例どして、第２図ととも
に参照して明らかな１次に述べる構成を０する。

すなわちデニ１−夕７ど、電界効果トランジスタ８を用
いた０個のゲート回路に、に２．………Ｋ、とをイーす
る。

この場合、デコーダ７は、２偵情報入出力回路６からの
ｐビット（ｐ≧２）の２値情報（Ｓ、Ｓ２………Ｓ、）
を受け、その２１直悄報（Ｓｌ〜Ｓｏ）を、ｑ１直情報
（Ｆｌ、Ｆ２　。

………Ｆ）（２ｐ≧ｑ≧３）に変換する、それ自体は公
知の構成をイーする。

ただし、この場合、ｑ１直情９１７（Ｆ、Ｆ２゜………
Ｆ　）は、２１直情報（Ｓ、８２………Ｓ）の２ｐ通り
の内容に応じＵ、０周のビット情報Ｆ〜］、中の１つの
ピッｌ−情仝）ｌのみが、２（Ｉ７１７１表示Ｊをどり
、他のビット情報が２値表示で［−〇］をとるｑ通りの
内容、すなわら、（ｒｌＪ、ｒｏｌ、ｒＯＪ………「０
」）、（ｒＯＪ、ｒｌｌ、ｒＯＪ………ｒＯＪ　）、…
……（Ｉ’ＯＪ、ｒｏｌ、ＩＯ，ｌ………「１ｊ）のｑ
通りの内容をどろ、。

１ζ１えば、ｐピッ１−の２　ｆｆｆｔ　ｆｉ’ｉ報（
Ｓ　、Ｓ２………Ｓ　）が２ビツト（ｐ＝２）の２１１
０情報（Ｓ、Ｓ２）であり、また、これに応じて、Ｑ　
ｌｆｆ１情報（Ｆ、’Ｆ２………に、）が４１＋ｌ’ｌ
　ｔｉ’ｉ報（Ｆ、　Ｆ、　Ｆ、　Ｆ）（ｑ＝２ｐ＝４
＞て−あり、イして、２ピッ１−の２１直情？Ｉｊ（Ｓ
ｌ。

＄２）が、２１１ａ表示で１ｌＯＪ、ｒｏｊ）。

（ｒｏｔ、Ｉ’Ｎ）、（ｒｌＪ、ｒＯＪ）及び（ｒｌＪ
、ｒｌＪ）の４通りの内容を右づる場合、第３図に承り
ように、４値情報（Ｆ　、「、Ｆ、Ｆ４）は、例えば、
それぞれ（「１」、ｒｏｂ、ｒＯＪ、ｒｏｂ）、（ｒＯ
Ｊ、ｒｌＪ、ｒＯ，ｌ、ｒＯｊ　）、（ｒＯＪ、ｒＯＪ
、ｒｌＪ、ｒＯＪ）及び（ｒｏｌ、ｒＯＪ、ｒｏ、ｌ。

１　’Ｉ　＋　）の４通りの内容をとる。

また、情報書込回路Ｄ　のゲート回路に１゜に２………
Ｋ　、は、イれらの電界効果トランジスタ８のゲートに
、それぞれ（１１ｉｒｉ情報（Ｆ１〜「　）のＱ　ＩＩ
ＬＩσ）ビット情報「　、「２……・・「．１によっＣ
１−でれぞれｖ　＜Ｖ２くｖ３………くｖ　の関係性を
有りる電圧Ｖ、Ｖ２………■　がそれぞれ与えられる電
源端子−１−、Ｔｑ　１２ ………王　を、ゲート回路１　の入力０１１１に接続り
る。

ゲート回路１．は、行選択信号線Ｂ　に１７られる行速
択信８１−１　が２艙表示で「１」で供給される場合、
第４図に承りように、情報書込回’ｔｔＩ　’ＩＴ）　
ｉの出力端を、情報書込・読出線△１に接続りる４（Ｗ
効果トランジスタ１００′構成されている。

ところで、情報ｉ４１込Ｈ路］）ｉでのｑ値情報（Ｆ、
〜Ｆ、−は、」一連しＩごように（１通りの内容をどろ
のＣ、ゲート回路１１の入力端に、ｑ藺の電［ＩＶ１〜
・Ｖ、、１中の１つの電１１のみが選択されて供給され
る。なお、ｑ顧情報（Ｆ、〜Ｆ、）の６周のビット情報
Ｆ１〜１−６と電圧ｖ１〜ｖ　ｐビットの２値情報（８
１〜Ｓ、）との関係は、第４図に示されている。

また、ゲート回路１　、（の電Ｗ効果トランジスタ１０
のゲートに上述した１１選択信号線Ｂ・に供給される持
運ＩＪｔ！　Ｉ、を号ト１１が２　ｂｆ１表示で「１」
Ｃ供給されることによつＣ１入力側に供給される電圧Ｖ
１〜Ｖ９中の選択された１つを、情報Ｊ１）込・読出線
Δ　にＯ（給する。

数十が、情報−１込回路Ｄ　及びゲート回路Ｉ■ の−・例構成である。

また、ｍ個の情報読出比較回路Ｊ・、Ｊ２………Ｊｍと
、ｍ個のゲート回路Ｌｌ　、　Ｃ２………Ｌど、ｍ個の
エンコーダ（コ１．Ｑ２………（コ、と、を有する。

ｔｉ’ｉ　Ｗｄ読出比較回路Ｊ　ｉは、−例とじＣ１第
５図とともに参照して明らかな、次に述べる構成を（１
りる。

１Ｊなわら、（Ｑ−１）の情報読出比較回路Ｒ１Ｒ……
…Ｒ（Ｑ−１）を有する。

この情報読出比較回路Ｒ，（ｋ＝１．２………（Ｑ−１
＞）は、電汎；端子１１及び接地間に、電界効果］−ラ
ンジスタ１２．１３．及び１４が（−れらの順に直列接
続されている直列回路と、電界効果トランジスタ１６．
１７及び１８がそれらの順に直列に接続され（いる直列
回路とがＪ？列に接続されｌ〔並列回路と、電界効果ト
ランジスタ１５とが直列に接続されている構成をイ１す
る。

しかして、電界効果トランジスタ１２及び１Ｇのゲート
に、２値表示でｒｌＪ及びｒＯＪをとるクロック信号φ
Ｂが供給されるようになされ、また、電界効果トランジ
スタ１７のゲートが、情報−１込・読出線Δ、に接続さ
れ、電界効■ 果１−ランジスタ１５のゲートに、２圃表示で「１１及
び１０」をどるり［１ツク信号φＤが供給されるように
なされている５゜ また、情報読出比較回路Ｒ１１………Ｒ（ｑ−１）の電
界効果１−ランジスタ１３のゲートに、それぞれ参照電
圧Ｖ、１．ｖｒ２………ｖｒ（ａｄ）が供給されるよう
になされＣいる。

以上が、情ｆＦｉ読出比較回路、Ｊ・の−例構成で■ あるが、このような（１４成（ごＪ、れぽ、」−述した
参照電圧Ｖ１１．Ｖ〔２………ｖｒ（＋１−１）の舶を
、前述した電Ｉ「Ｖ及びＶ　、■　及びＶ３………Ｖｌ
　２　２ ｑ−＋及びｖＱ間の中間（ｎに予め選定しておき、そし
て、情報読出比較回路Ｒ１〜Ｒ（ｑ−１）の電界効果ト
ランジスタ１２及び１６のゲートに供給されるり「１ツ
ク信号φＢを、２偵表示で「１」の状態から「０」の状
態にしてから、情報読出比較回路Ｒ〜［く　の電界効果
ｉ−ランジス＋　（ｑ−１１ り１５のグーｌ−に供給されるり［１ツク１３号φＤを
、２１＋Ｑ表示でｒＯＪの状態から「１」の状態にし、
しかる後、クロック信号φｒ３を「０」に復帰さＵれば
、いま、情報書込・読出線Ａ・に、ｉＮｔ述した電圧ｖ
１〜Ｖ、で意味づ【）られたｑ（白情報が［７られＣい
れば、情報読出比較回路Ｒ１゜Ｒ………Ｒ（ｑ−１）の
電界効果トランジスター３及び１４の１と続中点から導
出された出力線Ｎ１、Ｎ２………Ｎ（Ｑ−１１に（（１
−１）ビットの２値情報（Ｐ、Ｐ………Ｐ（Ｑ−１１）
がｉｎられ、また、電界効果トランジスター７及び１８
／）ｓ　＋ら導出されＩこ出力線Ｎ’、Ｎ’　………Ｎ
ｆ＋＋−１）　’　に（ｑ−１）じツ１〜の２（１白↑
＋’ｉ報（１つ１゜Ｒ２………Ｐ（Ｑ−１）　）の否定
２値情報１１’。

「）２′………Ｐ（ｑ−１）　”が得られる。

なお、この場合の２１向情報（Ｐ、Ｐ……・・ｌ’　（
、−１））　及Ｕ　２　ｂｒｉ　ｊ’ｉ報（Ｐ’、Ｐ２
’………Ｐ（Ｑ−１）　”の内容と、上述した電圧ｖ１
、ｖ２………ｖＱどの関係は、第４図に示すとＪ′３す
Ｃある。

また、ゲート回路Ｌ　は、第６図に承りように、上述し
た情報読出比較回路Ｊ：の出力線Ｎ１及びＮ’、Ｎ及び
Ｎ　′………”ｆａｄ）技ひ”（ａｌｌ′を、それぞれ
次に述べるエンコーダＱ・の人力線（〕、及びＵ’、Ｕ
２及びＵ２′………（）（Ｑ−１１及びＵ（ｑｉ）′に
接続する電界効果トフンジス、り２１を用いＵ　Ｎ４成
され、ｔ−ｒ　＋Ｂ　ｌｅｅ　ｊａ、号ｒ、ｉｌ−かう
ｔｒｆられる行ｉ’Ｊ　ＩＪ、！信号ト１１によってオ
ンに制御されるゲート回路ｘ１及びＸ　′及び′、Ｘ（
ｑ−１）及びＸ（Ｑ−１）Ｘ２Ｘ２ ′を何りる。

また、■ン］−ダＱ、は、次に述べる構成を有する。

す４「わら、電源端子３０及び接地間に、抵抗Ｂ３１を
介して、電界効果ｉ−ランジスタ３２゜３３及び３４の
直列回路が接続され、また、抵抗４１を介して、電界効
果１〜ランジスタ４２゜４３及び４４の直列回路が接続
され、さらに、抵抗５１を介して、電界効果トランジス
タ５２゜５３及び５４の直列回路が接続され、なおさら
に、抵抗６１を介して、電界効果トランジスタ６２．６
３．及び６４の直列回路が接続されている。

また、電８＋２端子８０及び接地間に、電界効果トラン
ジスタ８１及び８４の直列回路と、電界シ１宋トランジ
スタ８１及σ８７の直列回路と、電界効果トランジスタ
８２及び８６の直列回路と、電界効果トランジスタ８２
及び８８の直列回路と、電界効果トランジスタ８３及び
電界効果トランジスタ８６の直列回路と、電界効果トラ
ンジスタ８５及び電！Ｉ￥　ｆＡＪ果トランジスタ８７
の直列回路とが接続されている。

しかして、入力線Ｕ１が電界効果］−シンジスタのグー
！・に、入力ＦＡＵ　′が電界効果１−ランジスタ４２
及び６２のゲートに、入力線Ｕ２が電界効果トランジス
タ３３及び４３のゲートに、入力線Ｕ２′が電界効果ト
ランジスタ５３及び６３のゲートに、入力線（）、が電
界効果１−ランジスタ３４，４４．及び５４のゲートに
、入力１Ｑ（）、′が電界効果１〜ランジスタロ４のゲ
ートにそれぞれ接続されている。

また、抵抗３１の電源端子３０側とは反対側がインバー
タ７１を介して電界りＪ宋］−ランジスタ８１及び８２
のゲートに、抵抗４１の電源端子３０側とＬｔ　ｉ対側
がインバータ７２を通じて、電界効果トランジスタ８３
及び８４のゲートに、抵抗５１の電源端子３０側とは反
対側がインバータ７３を通じて電界効果トランジスタ８
５及び８６のゲートに、抵抗６１の電源端子３０側とは
反対側がインバータ７４を通じて電界効果ｌ・ランジス
タ８７及び８８のゲートに接続さ株でいる。

さらに、電界効果トランジスタ８１，８４゜８５）及び
８７の接続中点から情報入出力回路６に到る出力線Ｙ１
が導出され、また、電界効果１〜ランジスタ８２．８３
．８６及び８８の接続中点から情報入出力回路６に５す
る出力線Ｙ２がマｙ出されている。

以」−が、Ｊン］−ダＱ１の一例構成である。

このよう４丁（＾１成を右づる。、Ｌン］−ダＱ　によ
れば、出力線Ｙ　及びＹ２から、ジョセフソンゲート回
路１ｉから１１１られる（ｑ−１）ビットの２１ｉｆｌ
情報（Ｐｌ、ｐ２………Ｐ（Ｑ−１）　）及び２値情報
（ＰＩ’、Ｐ２’　………Ｐ（［＋−１）　”を表わし
ている＋ｙｊ述した２１１ａ情報Ｓ１及びＳ２と回じ２
値情報Ｓ　′及びＳ　′が１ｑられる。

以上が、エンコーダＱ、の一例構成である。

また、プリチャージ回路Ｗ、Ｗ、、……Ｗｍを有する。

このプリチャージ回路Ｗ　は、−例として、図示しない
が、電界効果１−ランジスタを用いているゲート回路を
右し、しかして、その電界効果トランジスタにクロック
ｌｉｆ　ｎφＲが供給されることによつ（、プリチャー
ジ用電）（のＩＬＩられる電源端子を、電界効果トラン
ジスタを通じて、情報書込・読出線Ａ・に供給する構成
を有する。

さらに、情報再占込回路Ｅ、Ｅ２………Ｅ、を右づる。

この情報再占込回路Ｆｉは、−例どして、第８図ととも
に参照して明らかイヌ、次にｊホベる（８成を有する。

ナなわら、エンコーダ７′と、電界効果トシンシスタ８
’　＜−ＩＩＩい／、：　ｑ　ｆ１７１のシ１しノソン
グー１−回路に、’ｌ＜、、′　………）＜′とをイー
する。

この１５４合、■ンコｌ−ダ７’ｉＪ、上述した比較回
路Ｊ　からの（＜１−１　）　ｌごツ［・の２１ｉＱ情
報（Ｐ、Ｐ………Ｐ　）を受け、その２ １２　（Ｑ−１１ １直ｔｉ’ｉ　ＩＩＩ　’、ｉ、ａ　ｌ１ｆｌ情報（］
：　′、Ｆ２′………Ｆ、１′　）に変１する、それ自
体（３Ｌ公知の構成を右りる。

りＰ　ｌ、、コ（７）　Ｊｐｊ　合、ｑＩｉｒｉ　ｔｉ
’ｉ報（Ｆ′、Ｆ２′………Ｆ’）１．Ｌ、２値情報（
Ｐ、Ｆ２………Ｐ（ｑ−１１）の内容に応じて、ｑ　Ｉ
ＩＸＩのビット？ｉ’ｉ　（’ｔｊ中１つのビット情報
のみが、２１ｉｒｉ表示で［１１をとり、他のピッ１〜
情＋ｔＸが２（１０表示でｒＯＪをとるｑ通りの内容を
とる。このｑ通りの内容（，１，１１′ｉ報１１１込回
路Ｄ・のＪ−シー１−ダ７においで１町７られる（１　
ｈＡ情報（ｒ、＋＝２………Ｆ１）の内容ど（れぞれ同
じぐある。従ってｑ１直情報（Ｆ’、Ｆ’　………ＦＭ
は、（ １２〔１ ｒ’１Ｊ、ｒＯＪ、ｒＯＪ………　ｒＯＪ）、（１’０
＋、ｒｌＪ、ｒＯＪ………　「０」　）………（ｒｏ　
ｌ　、ｒＯ，ｌ　、［）、１………ｉ−１１）のｑ通り
の内容をどる。

また、（ｑ−１）じツトの２１ｆＪｔｒ冒Ｊ１１゜１）
−’＝・−・−Ｐ（、−１１）　カ、３　Ｌ’　ット（
１）　２１１ｒｉ情？ｆ１（＋］、Ｐ、Ｆ３）の２圃情
報でなり、また、これに応じて、ｑ値情９［（Ｆ’、Ｆ
２’　………ト　′　）が（Ｆ’、Ｆ’ｌ−’）でイ１
ｑ　１２３ す、そして、２１＋ｔｉ悄６７（Ｐ、　Ｐ、　Ｐ）／ｒ
’：２１＋ｆＪ表示’ｒ（ｒＯＪ、ｒＯＪ、ｌ’ｏｌ＞
、（ｒＩＪ、ｒＯＪ、ｒＯＪ）、（Ｉ’１１．ｒｌ」。

ｒＯＪ　）、及び（ｒｌ、ｌ、Ｍｌ、ｒｌＪ及び）の４
通りの内容を０？Ｉる場合、第　図に示すように、４１
ｉ＋Ｊ　ｔｉ’ｉ報（Ｆ’、Ｆ’、Ｆ３’、Ｆ４′　）
は、それぞれ（Ｍｌ、ｒＯＪ、ｒＯＪＩｏＪ）、（ｒＯ
Ｊ、ｒＩＪ、ｒＯＪｒＯＪ）。

（ｒＯＪ、ｒｏｂ、ｒＩＪ　ｒＯＪ　）及び（ｒＯＪ、
ｒｏｂ、ｒＯＪｒｌＪ）の４通りの内容をとり、情報書
込回路Ｄ・のエンコーダ７において１！ｔられる４値情
報（Ｆ、Ｆ、Ｆ３．ｆ二、）と同じ４通りの内容をとる
。

また、情報記憶回路［、のゲート回路に１’、に２’　
………Ｋ、′は、それらの電界効果トランジスタ８′の
ゲートに、それぞれＱ　ｌ＋ｆｌ情報（Ｆ’　〜Ｆ’）
の（１個のビット情ｔＦｉＦ１ｑ ′、Ｆ　邑……・・Ｆ１′が２舶表示で「１」で供給さ
れることによって、それぞれ情報書込回路Ｄ　で１ｑら
れる電圧Ｖ１．Ｖ２………Ｖ、と同様に、Ｖ　′くＶ２
層……・・Ｖｏ′の関係値を有する電圧ｖ’、ｖ２’　
……・・Ｖ１′がそれぞれ与えられる市源喘子Ｔ’、Ｔ
２’　……肩［ｔｌ　＋　を情報ｉ！）込・読出線△１
に接続する。

ところで、（ｌ　ＩＩＴＴ情報四二　′、Ｆ２′………
Ｆ’）＋よ、上）ホしたようにｑ通りの内容をとるので
、情やｔｌ　ｉ’ｉ込・読出ｔ５ｊ△１に＋Ｊ　、　９
個の電圧Ｖ１′〜Ｖ（１′中の１つの電圧のみが選択さ
れＣ供給される。この場合、９個の電圧ｖ１′くｖ２′
………Ｖ、′は、それぞれ上述したｑ四のｐじツトのｔ
＋冒ｔ）（３１、５２−−−３ｑ）の内容に対応してい
る。

Ｊス上が本発明による情報記憶装置の実施例の（８成で
ある。

このような構成を有づる本発明による情報記憶装置によ
れば、列選（Ｒ信号デコーダ５から、列選択信号線Ｃ１
のみに、列選択信号Ｇ・を２ＪＪ 鎮表示で「１」で供給１れば、情報記憶回路Ｍ１ｊ〜Ｍ
ＩＩｌｊのゲート回路２がオンし、それら情報記憶回路
Ｍ１ｊ〜ＭＩＩｌｊの電荷蓄積コンデンサーがｔ１１報
内込・読出線Ａ１〜ＡＬＩｌに接続される。

また、行選択信号デコーダ４から、行選択（ム号、線Ｂ
　のみに、行選択信号１（１を２値表示で「１」で供給
すれば、ゲート回路［ｉがオンする。

従って、このような状態が青られて後、情報書込回路Ｄ
・にｐピッ］・の２　ｆｉＩ′Ｊ情報（８１〜Ｓ１、）
を供給ずれば、ｌｉ′ｉ報β）込回路Ｄ　から、ｐビッ
トの２１直情報（Ｓ１〜Ｓ、）を表わしているｑ［情報
が、２値情９１１　（Ｓ、　〜Ｓ、　）＋７）内８に応
じた舶で出力され、イのｑ賄情報が、情報書込・読出線
Δｉを介し、そして情報記憶回路＼１　のゲート回）ｔ
２を介して、その１＋、■記憶回］　１ 路Ｍ　の電ぴ１．η（ｉｏにｌンデンリ１に謁Ｉｉ）さ
れる。

；Ｌ　／、：、このように情報−ｄＩｉｉｌ路Ｍ１ｊの
電荷蓄積コンＴンサ１にＱ　１ｌｒｌ　ｔｉ’ｉ　？ｆ
ｌか記憶８れて後、列選択（へ号Ｇ　を、いままでの２
１１Ｑ表示で「１」をとっている状態から、２１１＋’
ｉ表示でｒＯＪに復帰さければ、ｔｉ’ｉ報記憶回路〜
１　のゲート回路２がΔフリーるので、ｔ＋’ｉ報記憶
回（８〜１　の電萌蓄槓ｊ コンデフリ１に記憶８れ／ごｑＩ＋ｉ’ｉ　ｈ’ｉ　＋
ｆ〕か、爾后侃存される。

また、上述したようにして、ｆ＋”＋報記憶回路Ｍ１１
〜〜１１ｏ；〜１２１〜〜１２ｏ、………〜１１〜〜１
。にｑ１１’Ｏｔｉ’ｉ報か記憶法（ｊされている状態
Ｃ、クロック信号φＲを、プリヂャージ回路Ｗ　に、２
舶表示で［１１Ｃ供給・）れば、情報書込・読出線Ａ１
〜△　かブリヂ！・−ジ回路〜■　からのプリチｍ１ ヤージ用ｉＴｉ　［ｆにブリヂセーシされる。

また、このような状ｒぶが１’／られＣ（９、列選択１
５号デコータ５から、列選択信８線０　のみに、列選択
（２号Ｇｊを２１１１′Ｊ表示で「１」で供給すれぼ、
情報記憶回路Ｍ　１Ｊ〜Ｍ　ｎｌ　、１のゲート回路２
がΔンし、それら情報記憶回路Ｍ、、、へ、１ＶＩＩＩ
ＩＪの電（：ｉ〃Ｊ偵コンｆンリ１が情報ｉη込・読出
線Ａ１〜△に接続されている。

従って、情＋）１１読出回路Ｆ、Ｅ、………Ｆの比較回
路Ｊ、に、ぞれぞれ情報記憶回路Ｍ＋ｊ、　”２ｊ……
…Ｎ４ＩｌｌＪの電前蓄積二１ンデンリ１に記憶法Ｈさ
れているａ　Ｉ＋（ｉ情報が供給される。また、このた
め、情報読出回路Ｅ、Ｅ２．………Ｅｌｌｌの比較回路
Ｊ、から、ぞれぞれ情報記１０回路ＭＢ、Ｍ２ｊ………
Ｍｍｊに記憶されているｑ１＋ｎ情報を表わしている（
Ｃ１−１）ピッ１への２１１ａｂ’ｉ　＋ｔｉ（Ｐ及び
Ｐ’Ｐ及びＰ２′………Ｐ（Ｑ−１１及びＰ（、Ｊ−１
）′））が１９られる。

さらに、このような状態が１！１られて後、行選択信号
デ」−グ４から、行ｉＢ　ＩＩ＜信号線Ｂ、のみに、行
選択信号ｉ札を２圃表示で「１」で供給！Ｊ−れば、ゲ
ート回路Ｉ　のみがＡンする。

従って、情報読出回路Ｅ・から、その比較回路Ｊ１から
１９られている（０−１）ビットの２埴情報、従つＣ１
情報記憶回路Ｍ　に記憶保存Ｊ されでいる多１直悄′ｔ１１を・表わしているｐビット
の２値情報（Ｓ、３２………Ｓ、）が得られ、それか情
報入出力回路６に１１給される。

土た、１−述しｔこようにして、ｔｉ′７報記憶回路Ｍ
Ｎ−’　Ｍｉｎ　’　”　２４〜Ｍ２ｎ　’　”’　”
’…〜’ｍｌ〜”ｍｎにｑ賄情報が記憶（＾存δれＣい
る状態て−、上述したようｔこ、ブリｆ−＋・−ジ回路
Ｗ１（ご、クロック信号φＲを２１１ａ表示ｖ　Ｉ’　
Ｉ　Ｊ　”ＨＩＤ；’；シ、次ニ′、列ｊハ１１ゼ（１
１屋ユｊ］−夕５から、を１運１１（信号線Ｃに、列黛
１／ｉ！　ＣＳ弓Ｇ１を２１１１′Ｉｌ、：示ぐｌ−Ｉ
　Ｊ　（＝供給りれば、上述したように、の比較回路、
ｊ　から、それぞれ情報記憶回路〜＋１．．Ｍ２．．…
……Ｍｌｊに記ｎ　’Ｒｒ７　Ｑ　ｈ、　Ｔ　イル（ｌ
　ｆｒｉ　ｊ’ｉ　？ｆｌ　、ｒ＝　＆　Ｌ　’ｒ　イ
ル（ｑ−１）ビットの２碩情報が４ｒ７られる。

このため、エンニ１−グし　、［］　……・・Ｅ０から
、それぞれ比較回路Ｊ　からの２賄情報を表わしている
ｑ１直情報、従つＣ１情報記憶回路Ｍ　、　Ｊ、　Ｍ　
２．−…−Ｍ　ｍｊにＩｌｌ！　ｌｐ　ＩＪ’　ｒ’さ
れているｑ賄情報と同じ内容の（ｌ　１１１ｉ情＋ＩＪ
が１′１られ、そして、そのｑＩＥｔｉ情報が情報１！
）込・読出線Ａ、Ａ２………△　をそれぞれ介して、情
報記憶回路Ｍ　、Ｊ。

Ｍ２ｊ………ＭｍＪに記憶される。従って、情報記憶回
路Ｍ１．．　Ｍ２．………ＭＩＩＩＪに再記憶されてい
たｑ値情報が記憶される。

なお、上述においＵ　４Ｊ、ゲート回路りが情報読出比
較回路Ｊ　及び−［ンコーダＱ１間に介抱されている場
合を述へＩＪが、そのゲート回路し・がエンコーダＱ・
内に内装されている構成とりることらでさる。

また、上述においでは、ｍ　ｉｌｌの情報回込回路Ｄ−
１’）と、ｍｌ！＋１のエンニ１−ダ０１〜Ｑ４とｍ を設けた場合につき述べたが、第９図に示すように、情
報書込回路Ｄ１〜Ｄｍを、情報書込・続出線Ａ１〜Ａｌ
１１に対して共通な１つの情報−）込回路（ｊに代える
みことムてさ、２した、エンコーＩＱ１〜ＱＩＩｌを、
同様に１つのエンコーダＱに代えることもでき、その他
、本発明の構成を脱することなしに、種々の変型、変更
をなしｊ！するであろう。

４、図面の筒中なニー、、ｔｉ　Ｉｌｌ第１図は、木５
を明にＪ、るｈ″１９１１１９１１記憶１の実施例を承
り系統的１ｇ続図（ある。

第２図【、Ｌ、そのｔＩ′ｌ報Ｖ）込回路り、の−例を
示す°１と続四〇ある。。

第３図は、本発明に説明に供する各種情報の関係を承り
図である。

第４図は、ゲート回路１・の−例を接続する「 接続図である。

第５図は、情報読出比較回路１．の一例を承り接続図ぐ
ある。

第６図は、ゲート回路Ｌ１の一例を四す接続図Ｃある。

第７図は、エンコーダＱ、の一例を示す接続図である。

第８３図（Ｊ、再記値のためのエンコーダＥ・のシ 一例を承り１ａ続図である。

第９図は、本発明による情報記ｔＱ装買の他の例を承り
系統的接続図である。

〜１ｉｊ（ｉ＝１．２………ｍ：ｊ＝１．２………ｎ）
………↑Ｉ′１報ム１コム１シ 垣 ＋３、　…　…　…　１１　選　択　（ｒｒ”号　線Ｃ
７………列選択信号線 り，………情報書込回路 Ｅ，………情報読出回路 （Ｓ　、Ｓ２………ｓ，＞ ………２１１情報（　ｔ）　？　２　）（Ｆ．Ｆ２……
…Ｆ，１） ………ｑ値ｔｉ’ｉ報　（ｑ≧３） Ｇｊ………列選択信号 線………行選択信号 、ノｉ………情報読出比較回路 １く、Ｋ…　…　…　Ｋ　。

………ゲート回路 Ｌｌ………ゲート回路 Ｑ，………エンコーダ Ｒ、１す………Ｒ０ ………情報読出比較回路 ＴＩ　、Ｔ２………Ｔ　ｑ ………電源端子 ｖ．ｖ２………Ｖ。

………電Ｌ［ Ｗ　………ブリｆ−　ｒｐ−ジ回路 Ｘ　………ｔｒ′ｉ報１り回込回路 １………電前蓄偵］ンデン１す ２………ゲート回路 ３………電界効ｒ１！１ーランジスタ ４………；π１）（信号デフ１−グ ５………列）ぺ択信￥シデー１−グ ６………２値↑＋′ｉ＋１人出ツノ回：１１７………エ
ンコーダ ８、９ ………電界効果１ーランシスタ １（つ………グー］・回路 出願人１１本重重；：電諸公７１ 代狸人弁即１：ＩＩＩ　ｌ　ｉ［冶 第４閉 ！。

第３図 ？４３６図

Claims (1)

1. 【特許請求の範囲】 １、ｍ・ｎ個の（ｍ≧１、ｎ≧１）の情報記憶回路Ｍ＿
   １＿１、Ｍ＿１＿２・・・・・・・・・Ｍ＿１＿ｎ；Ｍ
   ＿２＿１、Ｍ＿２＿２・・・・・・・・・Ｍ＿２＿ｎ；
   ・・・・・・・・・Ｍ＿ｍ＿１、Ｍ＿ｍ＿２・・・・・
   ・・・・Ｍ＿ｍ＿ｎと、ｍ本の情報書込・読出線Ａ＿１
   、Ａ＿２・・・・・・・・・Ａ＿ｍと、 ｍ本の行選択信号線Ｂ＿１、Ｂ＿２、・・・・・・Ｂ＿
   ｍと、 ｎ本の列選択信号線Ｃ１、Ｃ２、・・・　・・・　Ｃｎ
   と、 情報書込手段と、 情報読出手段とを有し、 上記情報書込手段は、上記行選択信号線Ｂ ＿ｉからの行選択信号によつて選択制御されている状態
   で、２値情報を表わしているｑ値情報（ｑ≧３）を、上
   記情報書込・読出線Ａ＿ｉに出力し、 上記情報記憶回路Ｍ＿ｉ＿ｊは、上記選択信号線Ｃ＿ｊ
   （ｊ＝１、２・・・・・・・・・ｎ）からの列選択信号
   によって選択制御されている状態で、上記情報書込・読
   出線Ａ＿ｊに出力されてるｑ値情報を記憶し、また、そ
   のｑ値情報を上記情報書込・読出線Ａ＿ｉに出力し、 上記情報読出手段は、上記行選択信号線Ｂ ＿ｉからの行選択信号によって選択制御されている状態
   で、上記情報記憶回路Ｍ＿ｉ＿ｊから上記情報書込・続
   出線Ａ＿ｉに出力されているｑ値情報を表わしている２
   値情報を出力させることを特徴とする情報記憶装置。 ２、特許請求の範囲第１項記載の情報記憶装置において
   、 上記情報書込手段が、ｍ個の情報書込回路 Ｄ＿１、Ｄ＿２・・・・・・・・・Ｄ＿ｍと、ｍ個のゲ
   ート回路Ｉ＿１、Ｉ＿２・・・・・・・・・Ｉ＿ｍとを
   有し、上記情報書込手段は、上記ゲート回路Ｉ＿ｊが上
   記行選択信号線Ｂ＿ｉからの行選択信号によつて選択制
   御されている状態で、上記情報書込回路Ｄ＿ｉから、上
   記２値情報を表わしている上記ｑ値情報を、上記ゲート
   回路Ｉ＿ｉを通じて、上記情報書込・読出線Ａ＿ｉに出
   力させることを特徴とする情報記憶装置。 ３、特許請求の範囲第１項記載の情報記憶装置において
   、 上記情報書込手段が、上記情報書込・読出 線Ａ＿１〜Ａ＿ｍに対して共通の情報書込回路と、ｍ個
   のゲート回路Ｉ＿１、Ｉ＿２・・・・・・・・・Ｉ＿ｍ
   とを有し、 上記情報書込み手段は、上記ゲート回路Ｉ ＿ｉが上記行選択信号線Ｂ＿ｉからの行選択信号によっ
   て選択制御されている状態で、上記情報書込回路から、
   上記２値情報を表わしている上記ｑ値情報を、上記ゲー
   ト回路Ｉ＿ｉを通じて、上記情報書込・読出線Ａ＿ｉに
   出力させることを特徴とする情報記憶装置。 ４、特許請求の範囲第１項記載の情報記憶装置において
   、 上記情報読出手段が、ｍ個の情報読出比較 回路Ｊ＿１、Ｊ＿２・・・・・・・・・Ｊ＿ｍと、ｍ個
   のゲート回路Ｌ＿１、Ｌ＿２・・・・・・・・・Ｌ＿ｍ
   と、ｍ個のエンコーダＱ＿１、Ｑ＿２・・・・・・・・
   ・Ｑ＿ｍとを有し、上記情報読出手段は、１記ゲート回
   路Ｌ＿ｉが上記行選択信号線Ｂ＿ｉからの行選択信号に
   よつて選択制御されている状態で、上記情報読出比較回
   路Ｊ＿ｉから、上記情報記憶回路Ｍ＿ｉ＿ｊから上記情
   報書込・読出線Ａ＿ｉに出力されるｑ値情報を表わして
   いる（ｑ−１）ビットの２値情報を、上記ゲート回路Ｌ
   ＿ｉを通じて上記エンコーダＱ＿ｉに出力させ、上記エ
   ンコーダＱ＿ｉから、上記（ｑ−１）ビットの２値情報
   を表わしている、上記２値情報を出力させることを特徴
   とする情報記憶装置。 ５、特許請求の範囲第１項色彩の情報記憶装置において
   、 上記情報読出手段が、ｍ個の情報読出比較 回路Ｊ＿ｉ、Ｊ＿２・・・・・・・・・Ｊ＿ｍとｍ個の
   ゲート回路Ｌ＿１、Ｌ＿２・・・・・・・・・Ｌ＿ｍと
   、上記ゲート回路Ｌ＿１〜Ｌ＿ｍに対して共通のエンコ
   ーダＱとを有し、 上記情報読出手段は、上記ゲート回路Ｌ＿ｉが上記行選
   択信号線Ｂ＿ｉからの行選択信号によつて選択制御され
   ている状態で、上記情報読出比較回路Ｊ＿ｉから、上記
   情報記憶回路Ｍ＿ｉ＿ｊから上記情報書込・読出線Ａ＿
   ｉに出力されるｑ値の情報を表わしている（ｑ−１）ビ
   ットの２値情報を、上記ゲート回路Ｌ＿ｉを通じて、上
   記エンコーダＱに出力させ、上記エンコーダから、上記
   （ｑ−１）ビットの２値情報を表わしている上記２値情
   報を出力させることを特徴とする情報記憶装置。 ６、ｍ・ｎ個の（ｍ≧１、ｎ≧１）の情報記憶回路Ｍ＿
   １＿１、Ｍ＿１＿２・・・・・・・・・Ｍ＿１＿ｎ；Ｍ
   ＿２＿１、Ｍ＿２＿２・・・・・・・・・Ｍ＿２＿ｎ；
   ・・・・・・・・・Ｍ＿ｍ＿１、Ｍ＿ｍ＿２・・・・・
   ・・・・・Ｍ＿ｍ＿ｎと、ｍ本の情報書込・読出線Ａ＿
   １、Ａ＿２・・・・・・・・・Ａ＿ｍと、 ｍ本の行選択信号線Ｂ＿１、Ｂ＿２、・・・・・・Ｂ＿
   ｍと、 ｎ本の列選択信号線Ｃ＿１、Ｃ＿２、・・・・・・Ｃ＿
   ｎと、 情報書込手段と、 情報読出手段とを、 ｍ個のエンコーダＥ＿１、Ｅ＿２・・・・・・・・・Ｅ
   ＿ｍとを有し、 上記情報書込手段は、上記行選択信号線Ｂ ＿ｉからの行選択信号によって選択制御されている状態
   で、２値情報を表わしているｑ値情報（ｑ≧３）を、上
   記情報書込・読出線Ａ＿ｉに出力し、 上記情報記憶回路Ｍ＿ｉ＿ｊは、上記列選択信号線Ｃ＿
   ｊ（ｊ＝１、２・・・・・・・・・ｎ）からの列選択信
   号によって選択制御されている状態で、上記情報書込・
   読出線Ａ＿ｉに出力されてるｑ値情報を記憶し、また、
   そのｑ値情報を上記情報書込・読出線Ａ＿ｉに出力し、 上記情報読出手段が、ｍ個の情報読出比較 回路Ｊ＿１、Ｊ＿２・・・・・・・・・Ｊ＿ｍと、ｍ個
   のゲート回路Ｌ＿１、Ｌ＿２・・・・・・・・・Ｌ＿ｍ
   と、ｍ個のエンコーダＱ＿１、Ｑ＿２・・・・・・・・
   ・Ｑ＿ｍとを有し、上記情報読出手段は、上記ゲート回
   路Ｌ＿ｉが上記行選択信号線Ｂ＿ｉからの行選択信号に
   よって選択制御されている状態で、上記情報読出比較回
   路Ｊ＿ｉから、上記情報記憶回路Ｍ＿ｉ＿ｊから上記情
   報書込・読出線Ａ＿ｉに出力されるｑ値情報を表わして
   いる（ｑ−１）ビットの２値情報を、上記ゲート回路Ｌ
   ＿ｉを通じて上記エンコーダＱ＿ｉに出力させ、上記エ
   ンコーダＱ＿ｉから、上記（ｑ−１）ビットへの２値情
   報を表わしている上記２値情報を出力させ、上記エンコ
   ーダＥ＿ｉは、上記情報読出比較回路Ｊ＿ｉからの上記
   （ｑ−１）ビットの２値情報を表わしているｑ値情報を
   、上記情報書込・読出線Ａ＿ｉに出力させることを特徴
   とする情報記憶装置。 ７、ｍ・ｎ個の（ｍ≧１、ｎ≧１）の情報記憶回路Ｍ＿
   １＿１、Ｍ＿１＿２・・・・・・・・・Ｍ＿１＿ｎ；Ｍ
   ＿２＿１、Ｍ＿２＿２・・・・・・・・・Ｍ＿２＿ｎ；
   ・・・・・・・・・Ｍ＿ｍ＿１、Ｍ＿ｍ＿２・・・・・
   ・・・・Ｍ＿ｍ＿ｎと、ｍ本の情報書込・読出線Ａ＿１
   、Ａ＿２・・・・・・・・・Ａ＿ｍと、 ｍ本の行選択信号線Ｂ＿１、Ｂ＿２、・・・・・・Ｂ＿
   ｍと、 ｎ本の列選択信号線Ｃ＿１、Ｃ＿２、・・・・・・Ｃ＿
   ｎと、 情報書込手段と、 情報読出手段Ｅと、 ｍ個のエンコーダＥ＿１、Ｅ＿２・・・・・・・・・Ｅ
   ＿ｍとを有し、 上記情報書込手段は、上記行選択信号線Ｂ ＿ｉからの行選択信号によって選択制御されている状態
   で、２値情報を表わしているｑ値情報（ｑ≧３）を、上
   記情報書込・読出線Ａ＿ｉに出力し、 上記情報記憶回路Ｍ＿ｉ＿ｊは、上記列選択信号線Ｃ＿
   ｊ（ｊ＝１、２・・・・・・・・・ｎ）からの列選択信
   号によつて選択制御されている状態で、上記情報書込・
   読出線Ａ＿ｉに出力されてるｑ値情報を記憶し、また、
   そのｑ値情報を上記情報書込・読出線Ａ＿ｉに出力し、 上記情報読出手段が、ｍ個の情報読出比較 回路Ｊ＿ｉ、Ｊ＿２・・・・・・・・・Ｊ＿ｍとｍ個の
   ゲート回路Ｌ＿１、Ｌ＿２・・・・・・・・・Ｌ＿ｍと
   、上記ゲート回路Ｌ＿１〜Ｌ＿ｍに対して共通のエンコ
   ーダＱとを有し、 上記情報読出手段は、上記ゲート回路Ｌ＿ｉが上記行選
   択信号線Ｂ＿ｉからの行選択信号によって選択制御され
   ている状態で、上記情報読出比較回路Ｊ＿ｉから、上記
   情報記憶回路Ｍ＿ｉ＿ｊから上記情報書込・読出線Ａ＿
   ｉに出力されるｑ値の情報を表わしている（ｑ−１）ビ
   ットの２値情報を、上記ゲート回路Ｌ＿ｉを通じて、上
   記エンコーダＱに出力させ、上記エンコーダから、上記
   （ｑ−１）ビットの２値情報を表わしている上記２値情
   報を出力させ、上記エンコーダＥ＿ｉは、 上記情報読出比較回路Ｊ＿ｉ からの上記（ｑ−１）ビッ トの２値情報を表わしてい るｑ値情報を、上記情報書 込・読出線Ａ＿ｉに出力させ ることを特徴とする情報記 憶装置。