JPH04195897A - 半導体多値メモリ - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】

〔産業上の利用分野〕 本発明は、メモリセルに多値の情報を記憶する半導体多
値メモリに係り、特に、高集積密度にしてしかも高Ｓ／
Ｎ化に好適な半導体多値メモリに関する。 〔従来の技術〕 低消費電力で大容量のメモリ装置の実現法として、半導
体多値メモリが提案されている。これは、従来の半導体
メモリでは１つのメモリセルに２進１桁（１ビツト）の
情報を、高電位か低電位かの２値で蓄えていたのに対し
、メモリセルに多値を蓄えることにより、複数ビットの
情報を記憶し。 記憶容量の増加をはかる方式である。メモリセルの蓄積
電荷量をｍ（≧３）個の段階に分け、その蓄積電荷量が
ｍ個の段階のどこに属するかを判別する。このようなｍ
個の情報を判別するためには、蓄ｆ１．電荷量の段階を
示す（ｍ−１）個の境界のうち、どの境界と境界の間に
蓄積電荷量が存在するかを判定することが必要である。 例えば、特開昭５５−１４５８８に、下記のような判別
方法が開示されている。第２図は、そこに示されている
４値情報の判別を行う回路である。メモリセルＭ　Ｃは
、１個のキャパシタと１個のＭ　ＯＳトランジスタから
なり、ワード線ＷによりＭＯ５１−ランジスタを駆動し
て、情報をデータ線りに伝達するようになっている。デ
ータ４！Ｄは３個のセンスアンプ５Ａｉ（ｊ＝１〜３．
以下同じ）に接続されている。読出し動作は以下のよう
に行う。まず、プリチャージサイクルで、データ線りを
Ｖｏ。 に、入出力線ＤＱＩをそれぞれ比較電位ＶＲＩ（ＶＲ工
＜　ＶＦ２＜　Ｖｌ（、）にプリチャージする。比較電
位Ｖ　Ｊ　ｒ　Ｖ　Ｒ２＋　Ｖ　Ｒｉは、それぞれ４値
情報を区別する蓄積電荷量の３個の境界に対応する。φ
＾が低レベルＬＬ　Ｌ　ＩＴとなり、プリチャージサイ
クルが終了した後、ワード線Ｗが高レベル゛′Ｈ″とな
り、メモリセルＭＣの情報が読出され、データ線のレベ
ルが少し下がる。こうして、データ線りの電位は、メモ
リセルＭ　Ｃの蓄積電荷量に応じて、比較電位ＶＢ、よ
り小さいか、ＶＲｌとＶＦ２の間にあるか、ＶＦ２とＶ
Ｆ６の間にあるか、ＶＨ２より大きいかが決まる。次に
、センス回路ＳＡ１を、φＢ、φＤをＬ（Ｌ　ＩＴにし
てデータ線り及び入出力線ＤＱｌから切り離し、φＣを
”　Ｈ”にして動作させる。各センス回路ＳＡＩが、そ
れぞれ安定状態になった後、再びφＢをｉｔ　ＨＩＴに
すると、入出力１ＩＡＤＱＩはセンスアンプＳＡｒの状
態に応してＩＩＨ”または１１　Ｌ　１１になる。 〔発明が解決しようとする課題〕 上記従来技術では、比較電位Ｖ　Ｒｌは外部からプリチ
ャージすることにより与えられる。センスアンプとして
差動増幅器を用いているが、比較電位は固定された電位
であり、データ線りに現わ九る信号電圧にだけ雑音成分
が含ま九、この影響が除去できない。 Ｌｌｎｉｔｅｄ　５ｔａｔｅｓ　Ｐａｔｅｎｔ　３７０
５３９１には、上記比較電位を、抵抗ラダー回路を用い
て、デジタル信号をアナログ信号に変換して得る方式が
示されている。この方式でも、比較電位は一定の電位で
あり、データ線りに発生する雑音成分は除去できない。 データ線りに発生する雑音の影響を除去するためには、
比較電位にも同様の雑音成分を加えなければならない。 そのためには、データ線りの近傍にダミーデータ線を配
置し、それを用いて比較電位を発生する必要がある。し
かし、ｍ値の判別には、（ｍ−１）個の比較電位が必要
であり、それぞれにダミーデータ線を設けたのでは、そ
の面積が大きくなり、メモリ容量を大きくするという多
値半導体メモリの目的が達成できない。 面積増加の小さいダミーデータ線を用いた方式としては
、例えば、アイ・イー・イー・イー１９８８　　カスタ
ム　インチプレイテッド　サーキッツ　コンファレンス
、ダイジェスト　オブ　テクニカル　ペーパーズ（１，
９８８）第４．４．１頁から第４゜４．４頁（ＩＥＥＥ
　１９８８　ＣＵＳＴＯ阿ＩＮＴＥＧＲＡＴＥＤＣＩＲ
Ｃ１ｌＴＴＳ　Ｃ０ＮＦＥＲＥＮＣＥ、　Ｄｉｇｅｓｔ
　ｏｆ　ＴｅｃｈｎｉｃａｌＰａｐｅｒｓ、　ｐｐ、４
．４．１−４．４．４）に、メモリセル当り４値を蓄え
る半導体多値メモリが論じられている。 その方式では、データ線対の一方をメモリセルから電荷
が読出されるデータ線、他方をダミーセルから電荷が読
出されるダミーデータ線として用いるが、その両者に対
する動作が異なり、読出し動作時にダミーデータ線を分
割する。そのため、データ線に現われる信号電圧と、ダ
ミーデータ線に現われる参照信号電圧とでは、雑音成分
に差が生しる。その雑音成分の差は、センスアンプＳＡ
で除去できないので、高Ｓ／Ｎ化に限界がある。 そこで、本発明の目的は１面積を大きく増加させること
なく、信号に含まれる雑音成分を除去し、メモリセルか
ら読出した多値情報を高Ｓ／Ｎで判別できる半導体多値
メモリを提供することにある。 〔課題を解決するための手段〕 上記目的を達成するための本発明の特徴は、多値レベル
判別手段及び多値レベル供給手段が接続されたデータ線
と平行に、ダミーセルが接続された２本のダミーデータ
線をＥ置して多値レベル判別手段に接続し、メモリセル
からデータ線へ読出された信号を、上記多値レベル判別
手段により、ダミーセルを読出すことにより２本のダミ
ーデータ線上に得られる信号をそれぞれ定数倍して加え
て得る比較レベルと比較し、上記メモリセルに蓄えられ
ていた情報が、３値以上の情報のいずれであるか判別す
ることである。 〔作用〕 以下のように読出し動作が行われる。まず、あるメモリ
セルがワード線により選択され、データ線に多値の信号
が読出される。同時に、２本のダミーデータ線の各々に
ダミーセルから参照信号が読出される。これらが、デー
タ線に接続された多値レベル判別手段に入力される。二
つの参照信号をそれぞれ定数倍して重み付けし、その和
を取り、比較レベルとする。重みとなる定数の値を変え
ることにより、二つの参照信号より三つ以上の比較レベ
ルが得ら九る。二九らと、データ線に現われた信号を比
較することにより、比較レベルに対する信号の判別を行
う。その結果を多値レベル供給手段に入力し、多値のい
ずれかの信号がデータ線に出力されて、再書込みが行わ
れる。 データ線に読出された信号及び２本のダミーデータ線に
現ね九た参照信号は、それぞれ雑音成分が含まれている
。データ線とダミーデータ線を。 構成を同じくして、寄生容量などの電気的特性を揃え、
隣接するように配置して、それらに発仁する雑音成分を
同し大きさにできる。比較レベルを得るための参照信号
に対する重みの値を適当に定めることにより、比較レベ
ルに含ま九る雑音成分の大きさも、データ線の信号の雑
音成分と同しにできる。その結果、ダミーデータ線を設
けることによる大きな面積増加を招くことなく、多値レ
ベル判別手段で雑音の影響を除去でき、高Ｓ／Ｎの読出
しが実現できる。 ［実施例］ 以下、本発明を実施例を用いて説明する。 第１図は本発明の一実施例を概念的に示したものである
。各ワード線Ｗにより選択される多数のメモリセルＭＣ
（第１図では１個だけ示す）が接続されたデータ線りと
平行に、ダミーデータ線ＤＤ、及びＤＤ、が配置され、
それぞれダミーワード線ＤＷ、、ＤＷｂにより選択され
るダミーセルＤＣ，，ＤＣ，が接続さ九る。データ、Ｉ
Ｄ及びダミーデータ線ＤＤ、、ＤＤ、は、信号伝達手段
ＤＳ及びＤＤＳ、、ＤＤＳ、を介して、多値レベル判別
手段ＭＬＲに接続される。信号伝達手段ＤＳ及びＤＤＳ
。、ＤＤＳ、は、多値レベル判別手段ＭＬＲの人力イン
ピーダンスの影響を除去するための回路で、入力電圧と
出力電圧は線形な関係である。 多値レベル判別手段ＭＬＲは、（ｍ−１，）個の判別回
路ＬＲ１（以下では、ｉ　”ｌ、　２．　”’、　ｍ−
１）で構成される。また、信号伝達手段ＤＳは、多値レ
ベル供給手段Ｍ　Ｌ　Ｗにも接続される。多値レベル判
別手段ＭＬＲと多値レベル供給手段ＭＬＷは、スイッチ
ＳＷＹを介して、入出力線ＤＱ、に接続される。 メモリセルＭＣは、ｍ値のレベルＶユ、ｖ２．・・・。 ■、のいずれかを蓄える。あるメモリセルＭＣを読出す
ことにより、そのメモリセルに蓄えられていた情報に応
じて、データ線に１ｍ値の信号電圧ＶＳ１＋　ＶＢ□、
・・・、　ｙＳ、のいずれかが現われる。その信号に応
じた電圧Ｖ　３’　（ＶＳ％ｌ　Ｖ５２’ｌ　　＋■、
７′のいずれか）が、信号伝達手段ＤＳから出力され、
多値レベル判別手段ＭＬＲに入力される。 同様に、ある既知のレベルＶ、、Ｖ、を蓄えているダミ
ーセルＤＣ，，ＤＣ，を読出すことにより、ダミーデー
タ線ＤＤ、、ＤＤ、に電圧Ｖ、、、、Ｖ、、が現われ、
それに応した信号伝達手段ＤＤＳ、。 ＤＤＳｂの出力電圧Ｖ□％＋ＶＲ１）′が、多値レベル
判別手段Ｍ　Ｌ　Ｒに入力される。 多値レベル判別手段ＭＬＲは、データ線に現われた信号
電圧■５″について、上記のｍ値の電圧の調液するもの
の中間の電圧、すなわち（ｍ−］、）個の参照電圧Ｖ　
Ｒ％＋　ＶＲ２’＋　”’＋　ｖＲ，、−１１’ニ対し
て大小を判定し、Ｊ７１値レベルのいずれであるかを判
定して出力する。ここでは、 ５１　”ＶＲＩ”ＶＳ２’　＜ＶＦ１２　’　”　〈Ｖ
Ｒｌ＋＋＋−１１’　＜Ｖ５ｂ’　　・　（Ｌ　］）と
する。この（ｒｒ＋−１）個の比較レベルに対する判定
は、（ｍ−１）個の判別回路ＬＲ，で行う。 判別回路Ｌ　Ｒ＋で用いられる比較レベル■８工′は。 電圧Ｖ　Ｒ，ｌを定数倍器ＭＰ、で８１倍し、電圧Ｖ　
Ｂ　６″を定数倍器ＭＰ、で（１−ａ、）倍して、加算
器ＡＤＤで両者の和をとることにより得る。すなわち、 ＶＲＩ’　＝　ａ　ｔＶａ、’　＋　（１ａ　＋）　Ｖ
ｐｂ’　・−（１，２）とする。ここで、■８．′及び
ＶＲｂ’は、どのような値に設定しても良く、それに応
じて式（１，２）のａ、の値を定める。すなわち、ダミ
ーセルＤＣ，。 ＤＣ，に蓄える電圧Ｖ、、Ｖ、は、既知であれば任意の
値で良い。式（１，２）のＶＲ（’に対するｖ５′の大
小を、電圧比較器ｖｃｐ、により判別して、判別回路Ｌ
Ｒ，の出力Ｑ、とする。 多値レベル判別手段ＭＬＲで得られた結果が、多値レベ
ル書込み回路ＭＬＷに入力され、それに応じた電圧が、
信号伝達手段ＤＳを介してデータ線りに伝えられ、情報
が読出されたメモリセルＭＣに再書込みされる。また、
Ｙデコーダ（図示せず）によりスイッチＳＷＹが制御さ
れ、多値レベル判別手段Ｍ　Ｌ　Ｒの出力Ｑ、が、入出
力ｇＤＱ、に出力される。 （ｍ−１）個の比較レベルを、２個の信号から得ること
により、ダミーデータ線は２本で良い。 その２本のダミーデータ線ＤＤ、及びＤＤ、をデータＭ
ｅＤと近接して配置することにより、比較レベルの雑音
成分は、Ｄに現れる信号電圧中の雑音成分ｖＮとほとん
ど同じになる。このときの比較レベル■８．′は、 ＶＲｌ”ａｌ（〜・ｙ＋％＋ＶＮ）＋（１−ａｔ）（Ｖ
＋＋ｂ”ＶＮ）：ａ　＋Ｖｈ、”（］−ａｔ）ν□ｌ　
＋　ｖ、。 ＝Ｖ＊ｔ’＋ｖａ　　　　　　　　　　　　　　　　　
　　　　　　（１，３）であり、雑音を含まない比較レ
ベル■、１′に雑音成分ｖＮが加えられたものとなる。 したがって、ダミーデータ線に現われた信号から得られ
た比較レベルと、データ線に現われた信号とで、雑音成
分が同じになり、その影響が電圧比較器■ＣＰ工で除去
される。そのため、高Ｓ／Ｎで情報を読比せる。 場合によっては、ダミーセルの接続されたダミーデータ
線を３本以上設け、それらに現われた信号を定数倍して
和を取ることにより比較レベルを得る構成もできる。そ
の場合１重みとなる定数の値の選択の幅が広がる。 また、多値レベル判別手段ＭＬＲの入力インピーダンス
の影響を除去するために、信号伝達手段ＤＳ及びＤＤＳ
、、ＤＤＳ、を用いているが、ＭＬＲの入力インピーダ
ンスが十分大きい場合には、データ線り及びダミーデー
タ線ＤＤ、、ＤＤ、。 を直接多値レベル判別手段ＭＬＲに接続しても良い。 第３図（ａ）は、第１図中の判別回路ＬＲ，の構成例を
示している。入力された電圧Ｖ　Ｒｈ′とｙＲｂ’の中
間の電圧ＶＲ１’を、抵抗分圧によって得る。２個の抵
抗Ｒ＊　（ｇ　Ｒｂ　１が直列に接続され、ｖｌ、′と
■。′が入力される。２個の抵抗間の接点の電圧ｖＲ，
’は、 ＶＲｌ”（Ｒｂ＋Ｖ＊、’＋Ｒ１＋Ｖ＊ｂ’）／（Ｒ，
ｉ＋Ｒｈ＋）　　−（３，１）となる。ここで。 Ｒ＝Ｒ、ｉ　十Ｒｂ　Ｌ　　　　　　　　　　　　・・
・（３，２）として、抵抗Ｒ＋ｌ＋　Ｒｂｌの値を、Ｒ
，＋＝　（１ａ　＋）　Ｒ−（３，３）Ｒ，ｂｉ＝　ａ
　ｔＲ９−（３，４） とすれば、■、１１″は式（１，２）で表される。−こ
れを比較レベルとして、入力された信号電圧Ｖ　５　’
の判別を行う。二つの信号電圧を定数倍して和を取るこ
とを、２個の抵抗で実現しているため、回路規模が小さ
くて済む。 第３図（ｂ）は、第３図（ａ）に示した判別回路Ｌ　Ｒ
＋を（ｍ−１）個組み合わせて、多値レベル判別手段Ｍ
ＬＲを構成した例である。分圧用の抵抗を共有化し、Ｒ
１１Ｒ２１Ｒ３１”’ｌ　Ｒ，のｍ個としている。（ｍ
−１）個の参照電圧■１．′を、ＶＲ１″＜ｌ／、１１
’　（νＲ２’（−＜Ｖ□ツーｘ、”ＶＲｂ′　　　　
　・・（３，５）として、これらと信号電圧■５′との
比較を（ｍ−１）個の電圧比較器ｖｃｐ、により行う。 所望の参照電圧を得るために。 Ｒ＝Ｒ工＋Ｒ，＋Ｒ，＋・十Ｒ１・（３，６）として、
Ｒ１を、 Ｒ１＝　ａ　１Ｒ・＝　（３，７） とし、Ｒ，（ただし、ｊ＝２．３．−、ｒｎ−１）を、 Ｒ４＝　ａ　ＪＲａ　１ｊ−１１Ｒ ”　（ａ　ｂ　−ａ　１ｊ−１＋　）　Ｒ・・・（３，
８）とし、Ｒ７を、 Ｒ＝”　（１ａ　＋−−□＋）　Ｒ・＝（３，９）とす
る。 第４図（ａ）は、抵抗分圧を利用した判別回路ＬＲ，の
別な構成例である。第３図に示した実施例では、電圧■
１゜′と電圧■、。′を抵抗分圧して、参照電圧■１．
′を得ていたが、ここでは、データ線に現われた信号電
圧ＶＳ’と電圧ＶＲＩ″の分圧を行うことにより得られ
た電圧■５．′と、電圧■１．′を電圧比較器ｖｃｐ、
に入力し判別を行う。第３図の構成では、ＶＲＬ□は■
８．′とＶｊｌｂ″の間の電圧に限定される。例えば、
参照電圧■１．′を、■１．′＜Ｖ＊ｂ’＜Ｖ、１．’
トシタイトキ、式（１，２）カラ、ａ　ｒ＜　０　、１
　　ａ　＋＞　１　　　　　　　　・・４４．１）とな
り、第３図の構成では、式（３，４）からＲｂ　ｔが負
になるため、実現出来ない。第４図（ａ）の構成では、
参照電圧ＶＲ，’を得られる範囲を等価的に拡張してい
る。 ■５′とＶ□′を２個の抵抗Ｒｓｔ＋　Ｒ，、で分圧し
て得られる電圧■５．′は、 ＶＳ２”（Ｒ，ｌＶＳ’＋Ｒ５ＩＶＲ１’）／（Ｒ５ｌ
”Ｒ，ｌ）　　＝（４，２）となる。ここで、 Ｒ”　Ｒｓ　＋　＋　Ｒ、！　　　　　　　　　　　　
　・・・（４，３）として、抵抗Ｒｓｔ、Ｒ，＋＋の値
を。 Ｒｓ、＝　　　ａｔＲ／　　（１ａｊ　　、　　　　　
−１４，４）Ｒ，、＝　Ｒ／　　（１ａ　＋）　　　　
　　　　　　　−（４，５）とすれば、 Ｖ５．’　＝（ＶＳ’　−ａ　ｔｖＦｌ、’）／　（１
−ａ　＋）−（４，６）となり、電圧比較器ｖ　ｃ　ｐ
　、に入力される差動信号は、 Ｖｓ％−Ｖｉｂ’＝（Ｖｓ’−ａｌＶＦｉ＋’）／（１
−ａ□−Ｖａｂ’”［Ｖｓ’−（ａ＋ＶＲ＋”（１−ａ
ｔ）ｖ、＋ｂ’　）］／（＋−ａｔ）・・（４，７） となる。したがって、信号電圧■５′と式（１，２）で
表される参照電圧Ｖ□′が、ｖｃｐ、で比較される。 逆に、参照電圧ｖ１．′を、Ｖ　Ｒ４’　＜　Ｖ　Ｒ−
’　＜　Ｖ　Ｒｉ、　’としたいときには、■、′と■
１．′を抵抗分圧して得られた電圧ｖ５．′と、ＶＲ，
’を電圧比較器Ｖ　ＣＰ　ｉに入力し判別を行う。 第４図（ｂ）は、第４図（ａ）に示した判別回路ＬＲ，
を（ｍ−１）個組み合わせて、多値レベル判別手段ＭＬ
Ｒを構成した例である。第３図（ｂ）と同様に、分圧用
の抵抗を共有化し、Ｒｌ　ｌＲ、、Ｒ３，・、　Ｒ，の
ｍ個としている。（ｍ−１）個の参照電圧■１．′を、 ＶＲ，’　＜Ｖｌｌｂ’　＜ｙＢ、’　＜ＶＲ２’　＜
ぺｖＲＬｅ−１１’　　　　　・・・（４，８）として
、これらと信号電圧Ｖ　５　’との比較を（ｍ−１）個
の電圧比較器Ｖ　ＣＰ　＋により行う。所望の参照電圧
を得るために、 Ｒ＝Ｒ工＋Ｒ２＋Ｒ，十・・・十Ｒ１・・・（４，９）
として、Ｒ１を、 Ｒ，ニーａｉＲ／　（１−ａ□）　　　　　　・・（４
，１０）とし、Ｒ４（ただし、ｊ＝２．３．・・・、ｍ
−１）を。 Ｊ＝−ａＪ／　（１−ａｊ）−（−ａ　Ｎ−ｘｉ　Ｒ／
（１−ａ　＋ｊ−ｚ＋　））＝（−ａ４／　（１−ａ、
Ｉ）＋−ａ　ｆａ−ｘｌ　／　（１−ａ　ｖ−１＋　）
）Ｒ・・・（４，１１） とし、Ｒ１を、 Ｒ−＝Ｒ／　（１ａｒｍ−ｘｉ）　　　　　　　−（４
，１２）とする。第３図（ｂ）と同様に１分圧用抵抗が
ｍ個で済む。 第５図は、判別回路ＬＲ，の他の構成の例である。第３
図及び第４図に示した実施例は、いずれも抵抗分圧によ
り、式（１，２）で示される重みとの積和を行っている
が、そのために線形で精度の高い抵抗が必要となる。第
５図に示す実施例は、電圧電流変換器ＴＣ（ＴＣｓ、、
ＴＣ，、、ＴＣｂりを用いて、そのような抵抗を不要に
した構成である。 電圧電流変換器ＴＣ５ｉ、ＴＣ，，，ＴＣ，、の伝達コ
ンダクタンスを、それぞれＧ、Ｇ、、、Ｇ、工とする。 これにより重み付けが行われる。また、ＴＣ，、とＴ　
Ｃｂ　ｉの出力端子を共通にすることで、これらの出力
電流の和ＩＲＩが得られる。Ｔ　Ｃｓ　ｉの出力電流と
ＩＩが、電流比較器ｃｃｐ、に入力されて、判別が行わ
れる。伝達コンダクタンスＧｌｌ、　Ｇｂ、の値を、 Ｇ　ｈ　ｌ　＝　ａ　Ｌ　Ｇ　＋　　　　　　　　　　
　　　・・（５，１，）Ｇｂ＋＝　（１−ａ　ｔ）　Ｇ
　　　　　　　　　−（５，２）とする。■□は、 Ｔ　Ｒ１＝　Ｇ　ｍｌ　ＶＲＩ’　＋　Ｇ　ｂ＋　ＶＲ
Ｌ’＝Ｇ（ａｌＶＲ，’＋（１ａｔ）Ｖ＋＋ｂ’）＝（
５，３）となって１式（１，２）の参照電圧ｖＲ，’に
対応した電流が得られる。 第６図は、電圧電流変換器を用いた判別回路Ｌ　ＲＩの
他の例である。電圧電流変換器の伝達コンダクタンスが
正の値に限られるとき、第３図に示した実施例と同様に
、第５図の構成では参照電圧ＶＲＩ’がｖｌ、′とｖ　
Ｉｌ＋、’の間の電圧に限定される。 例えば、参照電圧Ｖ　Ｒｌ　’を、Ｖ　Ｒ、’　＜　Ｖ
　Ｒｂ　’　＜　Ｖ　ＲＩ　’としたいとき、式（１，
２）から、 ａ　Ｉ＜　Ｏ、ｌ　−ａ　！＞　１　　　　　　　−（
６，１）となり、第５図の構成では１式（５，１）から
Ｇｌｌが負になるため、実現出来ない。第６図の構成で
は、電圧電流変換器の出力端子の接続を変えて、参照電
圧■Ｒ，′を得られる範囲を等価的に拡張している。電
圧電流変換器Ｔ　Ｃｓ　ｌ、Ｔ　Ｃ−ｉ、Ｔ　Ｃ−の伝
達コンダクタンスを、それぞれＧ５１１　Ｇｍ１ｌ　Ｇ
として、 Ｇｓｔ＝−ａｔＧ／　（１ａｉ）　　、　　　　・・・
（６，２）Ｇ−＋　＝　Ｇ　／　（１ａ　ｔ）　　　　
　　　　　・−（６，３）とすれば、電圧電流変換器Ｔ
　ＣｓとＴＣ，ｌの出力電流の和Ｉｓ＋は、 ｒｓｔ＝ａ５１ｖ５’＋ｃｙ、１．ｖＲａ’”Ｇ（Ｖｓ
’　　ａｔＶ＊−’）／（１８ｔ）”’（６−４）とな
って、Ｉｓ＋とＴＣ，、の出力電流■４．の差は、Ｉｓ
、−１，、＝Ｇ（〜’５’−ａ４ＶＲ％　）／　（１−
ａｔ）−ＧＶｉｂ’＝Ｇ［Ｖ５’−（ａｔ！ｐ、’＋（
１−ａ、）νＲ１′）コ／（１−ａ、）・（６，５） となる。したがって、ｃｃｐ、に入力される＠流の差が
、信号電圧■５′と式（１，２）で表される参照電圧ｖ
、、’の差に対応する。 逆に、参照電圧ＶＲＩ’を、Ｖ　ＲＩ　’　＜　Ｖ　Ｒ
、’　＜　Ｖ　Ｒ−’としたいときには、電圧電流比較
器Ｔ　Ｃｂ　ｌとＴ　Ｃｓの出力端子を共通にし、その
和の電流とＴＣ，、の出力電流を電流比較器ｃｃｐ、に
入力し判別を行う。 第７図は、判別回路ＬＲ，の他の構成の例で、差動増幅
器ＤＡ、、、ＤＡ、、と電圧比較器ｖｃｐ。 から構成される。ある利得の値をＡとして、ＤＡ、ｉ、
ＤＡｂ、の利得Ａ、、、Ａ、、をそれぞれ、Ａ、＝＝ａ
ＩＡ、　　　　　　　　　　　　−（７，＋）Ａｂ、＝
　（１−ａ　ｔ）　Ａ　　　　　　　　・−（７，２）
とする。ＤＡ、、、ＤＡｂ、の出力電圧Ｖ　ｈ　＋　’
　ｒ　Ｖ　ｂ　ｌ′は。 Ｖ　ａ　ｒ’　”　ａ　＋　Ａ　　（Ｖｓ’　　Ｘ”１
ｍ’　）　　ｒ　　　　　”’　（７−３）ＶｂＩ′＝
（１−ａ　、）ＡＣＶ＋＋ｂ’　　　Ｖｓ’）　　　”
’（７，４）となるから、ｖｃｐ、に入力される差動電
圧は、Ｖ、＋’−Ｖｔ％：Ａ（ａｔ（Ｖｓ’−Ｖｉａ’
）−（１−ａｔ）（Ｖ＊ｂ’−Ｖｓ’））＝Ａ［ｖｓ′
−（ａｒｖ＊、′＋（１−ａ、）ｖｘｂ’）］・・・（
７，５） となる。これにより、信号電圧Ｖ５’と式（１，２）で
表される参照電圧ｖ□′との比較が行われる。 差動増幅器ＤＡ、、、ＤＡｂｉは、入力端子の極性を入
れ替えることにより負の利得となる。それにより、参照
電圧Ｖ　ＲＩ　’は任意の値にできる。例えば、参照電
圧■。′を、Ｖ　３１−　’　＜　Ｖ　Ｒｂ　’　＜　
Ｖ　Ｒ１’としたいとき５式（１，２）から。 ａ　（＜　０　、１　　ａ　ｔ＞　１　　　　　　　　
・・・（７，６）となり１式（８，１）から、第７図に
示した構成で差動増幅器Ｄ　Ａ　、　ｉの利得Ａ　ａｌ
を負にしなければならない。これは、ＤＡ、、の正入力
端子にＶ　＊　＊′、負入力端子に■ｓ″を入力し−Ｄ
　Ａ　、　Ｉの利得Ａ１．を、Ａ＊ｔ＝　　ａ　ＩＡ　
　　　　　　　　　　−（７，７）とすることで実現さ
れる。逆に、参照電圧■ＲＩ″を、Ｖ　Ｒｔ　’　＜　
Ｖ　Ｒ、’　＜　ＶＲｂ　’としたいときには、差動増
幅器Ｄ　Ａ　ｂ　ｌの正入力端子にＶ５’、負入力端子
に■。′を入力し、ＤＡ、、の極性を反転させる。 第８図は、判別回路ＬＲ，の他の構成の例で、第７図と
同様に、２個の差動増幅器と電圧比較器ｖｃｐ、から構
成されているが、接続が異なる。 差動増幅器Ｄ　Ａ　ｓ　＋の利得をＡとして、ＤＡＲ，
の利得ＡＲＩを。 ＡＲｒ＝（１ｓ　ｔ）　Ａ　　　　　　　　・・４８．
１）とすル６Ｄ　Ａ　ｓ　Ｉ、　Ｄ　Ａ　３＋　１（７
）出力電圧ＶＳ＋’＋　ＶＲＩ′は、 Ｖ５１’＝Ａ　（Ｖ５’　　ＶＲ１’）　、・・（８，
２）Ｖ＊ｒ’　＝　（１ａ　ｉ）Ａ　（Ｖｕｂ’　　Ｖ
Ｒ，’　）　　−（８，３）となるから、ｖｃｐ、に入
力される差動電圧は、ｖ、＋’−ｖｂｚ’＝Ａ（（ｖｓ
’−ｖ、１ｍ’）−（１−ａｔ）（シ、、’−ｖ＊、’
　））”Ａ［Ｖｓ’−（ａ＋Ｖａ％＋（１−ａｉ）Ｖ＋
＋ｂ’）ｉ−（８，４）となる。これにより、信号電圧
Ｖ５″と式（１，２）で表される参照電圧Ｖ□′との比
較が行われる。この方式では、重み付けの係数ａ、によ
らず、信号電圧ＶＳ’に対する利得が一定値Ａとなる。 ２個の差動増幅器の利得の比が、第７図の構成では、Ａ
＝＝／　Ａｂ、＝　ａ　、／（１ａ　：）　　　　・・
１８．５）であるのに対して、 Ａ／　ＡＲ１＝　１　／　（１ａ　＋）　　　　　　−
（８，６）となる。ａ、＜Ｏもしくはａ、〉１の場合に
、利得の広がりが小さく、差動増幅器の相対精度を高く
できる。 第７図及び第８図では、電圧入力電圧出力の差動増幅器
を用いた構成を示したが、電圧入力電流出力の差動増幅
器を用いても同様に構成できる。 その場合、電圧比較器の代わりに、電流比較器を用いる
。 以下では、１トランジスタ１キヤパシタ形メモリセルを
用いた実施例に従って、本発明を具体的に説明する。メ
モリセルにＶ、＝Ｏ［Ｖ］　、Ｖ２＝Ｖｃｃ／３．Ｖ、
＝２Ｖｃｃ／３．Ｖ、：Ｖｃｃのいずれかの電圧を書込
み、それに応じた電荷を蓄積容量に蓄えて、４値の情報
を記憶する場合について説明する。すなわち、以下では
ｍ＝３．ｉ＝１．２゜３である。 第９図は、２本のダミーデータ線ＤＤ、、ＤＤ。 をｑ本のデータ線Ｄ（Ｄ工〜Ｄ、）で共有した実施例で
ある。ｑ本のデータ線に対してダミーデータ線が２本で
良いので、ダミーデータ線を設けることによるメモリア
レーの面積の増加は小さい。 ２本の互いに平行なワード線ｗ（ｖｔ’、〜Ｗ９）と、
それと交わるようにｑ本のデータ線Ｄ　（Ｄ、〜Ｄ、）
が設けられ、それらの交点にメモリセルＭＣ（ＭＣ１，
など）が配置される。データ線りと平行にダミーデータ
線ＤＤ、、ＤＤ、が設けられ、それぞ九メモリセルＭＣ
と同し構成のダミーセルＤＣ，（ＤＣ□、〜ＤＣ，，）
、ＤＣ，（ＤＣ！ｂ〜Ｄ　Ｃｐｂ　）が、各データ線に
接続されたメモリセルＭ　Ｃと、それぞれ対応するよう
に接続される。ダミーセルＤＣ，，ＤＣ，は、メモリセ
ルＭＣと同じワード線Ｗで選択される。 ダミーセルＤＣ，には接地電位Ｏｖを、ＤＣ，には中間
電位Ｖ、＝Ｖｃｏ／２を書込んでおく。あるメモリセル
ＭＣからデータ線りに電荷が読出されるとき、それに対
応したダミーセルＤＣ，，ＤＣ。 からダミーデータ線ＤＤ、、ＤＤ、に電荷が読出され、
ＤＤ、、ＤＤ、の電圧がＶＲ＋＋　ｖ＊ｂとなる。これ
を用いて、メモリセルＭＣを読出すことによりデータｍ
Ｄに得られた信号電圧■５の判別を行う。 データ線り及びダミーデータ線ＤＤ、、ＤＤ、４ニブリ
チャージ回路ＰＤ　（ＰＤ工〜ＰＤ、）及びＰＤＤ、、
ＰＤＤ、と、信号伝達手段ＤＳ　（ＤＳ１〜ＤＳ、）及
びＤＤＳ、、ＯＤＳ、と、負荷回路ＬＤ　（ＬＤよ〜Ｌ
Ｄ、）及びＤＬＤ、、ＤＬＤ、が設けられる。Ｒ呂し動
作時に、ＤＳ、ＤＤＳ、。 ＤＤＳ、はＬＤ、ＤＬＤ、、ＤＬＤｂを負荷としたソー
ス接地の増幅器として動作する。その出力Ｖ　Ｓ’　（
ｖＡＭ’　、ＶＲｂ′が、データ線Ｄ　毎ニ設ケラした
多値レベル判別手段ＭＬＲ（ＭＬＲ１〜ＭＬＲ，）の入
力端子Ｎ　ｓ　（Ｎ　ｓ　１〜Ｎ　ｓ　、）　、　Ｎ　
Ｒ，、Ｎ　Ｒｂに入力される。また、データ線りに対応
して、多値レベル供給手段ＭＬＷ　（ＭＬＷユ〜ＭＬＷ
、）が設けられ、信号伝達手段ＤＳに接続される。なお
、信号伝達手段ＤＤＳ、、　ＤＤ５．には、接地電位Ｏ
Ｖ。 中間電位Ｖ、を出力する電圧源が接続される。 多値レベル判別手段ＭＬＲは、３個のニミソタフォロワ
ＥＦ、４個の分圧用抵抗Ｒ３〜Ｒ１，３個の電圧比較器
ｖｃｐ、、ｖｃｐ２．ｖｃｐ３で構成される。エミッタ
フォロワＥＦは、負荷回路ＬＤの影響を抵抗分圧から除
去するためのバッファである。第４図（ａ）に示した判
別回路と、第５図（ａ）に示した判別回路を組み合わせ
て、４値の判別口ｇＭＬＲとしている。信号電圧Ｖ５’
に対して、ＭＬＲ中テノ比較レベしＬｉ　Ｖ　Ｒ１’　
＋　Ｖ　１１２　’　ｌ　Ｖ　７１３′は、それぞれＶ
。ｃ／６．Ｖｃｃ／２．５Ｖｃｃ／６を蓄えたメモリセ
ルを読出したときに負荷回路に現われる信号電圧に対応
する。これらを、ｙＲ＋’。 Ｖ　Ｒｂ′から、 ＶＲＩ’＝　ａ　ｌＶＲ，’＋　（１ａ　＋）　ＶＲｂ
’　・・・（９，１）として得る。メモリセルに蓄えら
れている電圧と、Ｌｉ　Ｌ　Ｒに入力される電圧は、線
形な関係と近似できるので１式（９１）のａ、は、 ａ、＝２／３．ａ２＝Ｏ，ａ３＝−２／３−（９，２）
とすれば良い。抵抗分圧により、ａ、＝＝２／３を第４
図（ａ）の方式で分圧用抵抗Ｒ１及びＲ６を用いて実現
し、ａ　、、　＝　−２／　３を第５図（ａ）の方式で
分圧用抵抗Ｒ□及びＲ２を用いて等測的に得る。 各抵抗値は、Ｒをある抵抗値として、 Ｒ０＝Ｒ／　（１−ａ、）＝３Ｒ１５，−１９，３）Ｒ
２＝−ａ３Ｒ／（１−ａ、）＝２Ｒ１５，−１９．４）
Ｒ，＝ａ、Ｒ＝２Ｒ／３．　　　　　　　＝−（９，５
）Ｒ４＝（１−８１）Ｒ＝Ｒ／３　　　　・・（９，６
）とする。 第１０図に示す動作波形に従って第９図の回路における
読出し動作を説明する。同図は、■３（＝２ＶＣｏ／３
）を蓄えているメモリセルＭＣ，、を読出す場合を示し
ている。まず、プリチャージ回路ＰＤ、及びＰＤＤ、、
ｐｐｐｂによりプリチャージ電圧Ｖｐにプリチャージさ
れているデータ線り。 及びダミーデータ線ＤＤ、、ＤＤ、を、制御パルスφ、
をＯｖに下げてプリチャージ回路をオフにし、フローテ
ィング状態にする。そして、ワード線Ｗ１を高電位（Ｖ
ｃｃ＋α）にして、メモリセルＭ　Ｃ＋　Ｉから電荷を
データ線Ｄ１に読出す。当然。 ワード線Ｗ１上の他のメモリセルの電荷もそれぞ九のデ
ータ線に読みだされている。同時に、タミーセルＤＣ，
，ＤＣ，からダミーデータ線ＤＤ、。 ＤＤ、に電荷が読出される。次に、制御パルスφ３．φ
６を■。０に上げる。データ線り、及びダミーデータ線
ＤＤ、、ＤＤ、に現れた信号は、信号伝達手段ＤＳ、及
びＤＤＳ、、ＤＤＳ、で電流に変換され、さらに負荷回
路Ｌ　Ｄ　＋及びＤＬＤ、。 ＤＬＤ、で電圧に変換される。負荷回路ＬＤ、に現れた
電圧■５′が多値レベル判別手段Ｍ　Ｌ　Ｒ、の入力端
子Ｎ５□に入力される。また、負荷回路ＤＬＤ、、ＤＬ
Ｄｂに現れた電圧Ｖ　Ｒｒ　’　ｒ　Ｖ　Ｒｂ′が、複
数の多値レベル判別手段ＭＬＲ（ＭＬＲ１〜ＭＬＲ，）
に共通な入力端子ＮＲＩ＋　Ｎｉｂに入力される。多値
レベル判別手段ＭＬＲ中で、それらの信号が、エミッタ
フォロワＥＦを通して分圧用抵抗Ｒ１〜Ｒ４に印加され
る。そして、電圧比較器ＶＣＰ、（ｉ＝１〜３）により
判定が行われ、比較レベルＶＲ，’　（ｉ　＝　１〜３
）に対する信号Ｖ　Ｓ′の判別結果Ｑｈ＋（ｘ＝１〜３
）が得られる。多値レベル判別手段ＭＬＲで情報が確定
した後、制御パルスφＲをＯｖに下げ、信号伝達手段Ｄ
Ｓ及びＤＤＳ、、ＤＤＳ、をオフにする。 多値レベル判別手段の出力Ｑ、が、多値レベル供給手段
ＭＬＷに伝達され、それに応じた４値レベルのいずれか
の電位が出力される。その電位が、制御パルスφ、を（
Ｖｃｃ＋α）に上げることにより、信号伝達手段ＤＳ１
〜ＤＳ、を介して、データ線りに伝達され、ワード線Ｗ
をＯｖに下げることにより、メモリセルＭＣに再書込み
される。同時に、接地電位ｏＶ、中間中間電位ガイ信号
伝達手段ＤＤＳ、、ＤＤＳ、を介して、ダミーデータ線
ＤＤ、、ＤＤ、に伝達され、ダミーセルＤＣ，。 ＤＣ，に書込まれる。その後、制御パルスφ２をＶＣＣ
に上げて、プリチャージ回路ＰＤ及びＰＤＤ、、ＰＤＤ
、により、データ線及びダミーデータ線ＤＤ、、ＤＤ、
を、プリチャージ電圧Ｖｐにプリチャージする。 １トランジスタ１キヤパシタ形メモリセルを用いるとき
、データ線に現われる信号は、メモリセル中の蓄積容量
に蓄えられた電荷が、データ線の容量に再配分されるこ
とによるデータ線の電位変化である。そのため、信号の
大きさが、プロセス変動などによるメモリセルの蓄積容
量及びデータ線の容量の偏差に影響される６本発明では
、ダミーセルに蓄えた電荷をダミーデータ線に読出すこ
とにより得られる参照信号により比較レベルを得るので
、比較レベルも同様に、ダミーセルの蓄積容量及びダミ
ーデータ線の容量の偏差に影響される。よって、メモリ
セルとダミーセル、データ線とダミーデータ線の電気的
特性の整合を取ることにより、これらの偏差の影響は相
殺される。 この実施例では、９本のデータ線でダミーデータ線を共
有しており、データ線に接続される多値レベル判別手段
ＭＬＲは１個なのに対して、ダミーデータ線には９個の
多値レベル判別手段ＭＬＲが接続される。この接続を、
情報伝達手段ＤＳを介して行い、多値レベル判別手段Ｍ
ＬＲなどの寄生容量をデータ線及びダミーデータ線から
分離しているため、データ線とダミーデータ線の電気的
特性の整合が容易に取れる。 本発明では、ダミーデータ線が２本必要であるが、複数
のデータ線で共有することにより、メモリアレーを小さ
くできる。また、複数の多値判別口ＩＭＬＲに、データ
線及びダミーデータ線に現われた信号Ｖ　Ｒ１″＋ＶＲ
ｈ′を入力しても、データ線及びダミーデータ線の寄生
容量は増加しないため、信号電圧を大きくでき、高ＳＩ
Ｎな読出しが実現できる。 ダミーデータ線に現われる参照信号は、既知で異なる２
つのレベルに対応するものであれば良く。 それに応して多値レベル判別手段ＭＬＲ内の定数を定め
る。そのため、ダミーセルの蓄積容量はメモリセルの蓄
積容量と同し大きさにしたまま、ダミーセルに蓄える電
位を自由に設定できる。これを、他の部位で用いている
電位とすることで、その発生回路を新たに設けないで済
む。ここでは、０■とＶｃｃ／２としたため、参照電圧
Ｖ　Ｒ２１に、入力端子Ｎ　Ｒｂに入力さ九るｖＪ（ｐ
′をそのまま用いることができ、多値レベル判別手段Ｍ
ＬＲの構成が簡単になっている。ａ　、　＝　２　／　
３でａ３＝−２／３のため、第３図（ｂ）または第４図
（ｂ）の構成はできないが、第３図（ａ）と第４図（ａ
）を組合せて実現している。 第９図のダミーセルＤＣ，，ＤＣ，は、メモリセルＭＣ
と同し構成で、リセット用トランジスタが接続されてい
ない。接地電位を蓄えているダミーセルＤＣ，は電荷量
がほとんど変化しないが、中間電位を蓄えているダミー
セルＤ　Ｃｂから電荷が漏れ呂ていく。これにより、ダ
ミーデータ線に現われる参照電圧が所望の値と異なるも
のとなり、比較レベルに誤差が生じ、情報が誤判定され
てしまう恐れがある場合には、プリチャージ電圧■。 を中間電位ｖｌ（とし、ダミーセルＤＣ，を読出さずに
、ダミーデータＭＤＤ、に現われる参照信号を用いれば
良い。ただし、データ線りとダミーデータ線ＤＤ、の容
量のバランスを取るために、ダミーセルＤＣ，は接続し
、トランジスタのしきい値電圧を大きくして、ワード線
Ｗを高電位にしても電荷が読出されないようにする。し
きい値電圧を大きくするには、ゲート電極下の酸化膜の
少なくとも一部分を厚くすることや、チャネル領域の不
純物濃度を変えることなどにより実現される。 第１１図は、第９図の多値レベル判別手段ＭＬＲで用い
られる電圧比較器■ＣＰの構成例である。エミッタフォ
ロワＥＦ、カレントスイッチＣ８Ｗ、負荷回路ＲＬ、ラ
ッチ回路ＤＬ、レベル変換回路ＥＭＣの５個のブロック
で構成されている。Ｃ８Ｗは、バイポーラトランジスタ
による差動増幅器（Ｅｍｉｔｔｅｒ−Ｃｏｕｐｌｅｄ　
Ｐａ１ｒ）で、負荷回路ＲＬを負荷として、逆相の増幅
を行う。負荷回路ＲＬは、負荷抵抗と振幅制限用ダイオ
ードからなる。ランチ回＃　Ｄ　Ｌは、エミッタフォロ
ワと差動増幅器で構成され、負荷回路ＲＬを負荷として
正帰還増幅を行い、情報を保持する。ＥＭＣは、カレン
トミラー形のレベル変換回路で、ＥＣＬレベルの信号を
、Ｃ〜１０８レベルの信号に変換する。 同図において、Ｖｃはある直流電圧で、エミッタフォロ
ワＥＦ、カレントスイッチＣＳＷ、ラッチ回路Ｄ　Ｌの
バイアス電流を定める。 制御パルスφ６１を高電位にすることにより、エミッタ
フォロワＥＦが動作し、カレントスイッチＣ８Ｗに電圧
が入力される。制御信号ＭＥＢを低電位にすることによ
り、Ｃ８Ｗ及びＲＬにより。 信号の比較が行われる。次に、制御パルスφ。２を高電
位にしφ。１を低電位にすることで、ラッチ回路ＤＬが
動作し、正帰還増幅が行われ、カレントスイッチＣ８Ｗ
による比較結果が確定する。それと共に、レベル変換口
ＭＥＭＣを通して出力端子Ｑに信号が出力される。 第１２図（ａ）は、第９図中の多値レベル供給手段ＭＬ
Ｗの具体例で、４値レベルの電圧■□＝０　［Ｖ］　、
Ｖ２＝ＶＣＣ／３．Ｖ、＝２Ｖ、、Ｃ／３．Ｖ。”Ｖｃ
ｃのいずれかを出力する回路である。物理的表現の多値
情報Ｑ、、　Ｑ２．　Ｑ３を４値の選択パルスＰ、、　
Ｐ２．　Ｐ、、　Ｐ４に変換するロジック回路ＭＬＣ１
選択パルスに応じて４値のレベルのいずれか一つを選択
する切り換え回路ＭＬＳ、４値レベルを供給する電圧発
生器ＭＬＧで構成される。 ロジック回路ＭＬＣは、τ＜ＡＮＤゲート３個、ＮＯＲ
ゲート３個、インバータで構成される。物理的表現の多
値情報Ｑユ＋　Ｑ２＋　０３は、再書込み動作時には多
値レベル判別結果の出力であり、書込み動作時には入出
力線ＤＱからスイッチＳＷＹを介して入力された情報で
ある。この物理的表現の情報に対して、第１２図（ｂ）
に示す真理値表にしたがって、ロジック回路ＭＬＣで選
択パルスＰ、、Ｐ２．Ｐ、、Ｐ４を発生させる。信号Ｗ
Ｅは、多値レベル供給手段ＭＬＷを選択する信号である
。 待機状態では、ＷＥが“′Ｌ″で、ロジック回路ＭＬＣ
の出力Ｐ、は“Ｈ”　Ｉ　Ｐｉ！　Ｐ２＋　ｐ、は１１
　Ｌ　Ｉ＋である。 切り換え回路ＭＬＳは、選択パルスＰ１１Ｐ２１Ｐ、、
Ｐ４により制御され、スイッチとして動作する４個のＭ
Ｏ３Ｉ−ランジスタで構成される。電圧発生器ＭＬＧに
より供給される４値の各レベルを切り換え、データ線り
に出力する。なお、待機状態では、出力端子が高インピ
ーダンス状態となる。 電圧発生器Ｍ　Ｌ　Ｇは、３個の抵抗Ｒと、２個の演算
増幅器ＯＡからなる。３個の抵抗Ｒにより電源電圧ＶＣ
（を分圧して電圧値■２　＝　Ｖ　ｃｃ　／　３　、　
Ｖ　３＝　２　■ｃ、：　／　３を得る。これを演算増
幅器○、へによる電圧フォロワを介して出力する。抵抗
Ｒは、電源電圧Ｖ　Ｃ（を３等分に分圧すればよいので
、相対精度が高ければ絶対値精度が低くても良い。また
、非線形な抵抗でも良く、ダイオード接続のＭＯＳトラ
ンジスタなどで置き換えることもできる。 第１３図は、多値レベル判別手段Ｍ　Ｌ　Ｒの他の具体
的構成例である。第８図に示した構成に基づき、３個の
エミッタフォロワＥＦと、電流を出力とする差動増幅器
ＤＡ、、及びＤＡ、、と、電流比較器ｃｃｐ、により構
成されている。第９図に示した実施例の多値レベル判別
手段ＭＬＲと置き換えて、半導体多値メモリが実現され
る、 差動増幅器ＤＡ、、、及びＤ、へ、は、　Ｅｍｉｔｔｅ
ｒ−Ｃｏｕｐｌｅｄ　Ｐａ１ｒにエミッタ抵抗ＲＥが接
続されており、スイッチとしてではなく、線形な増幅器
として動作する。その伝達コンダクタンスＧ５．及びＧ
Ｒｌは、エミッタ抵抗ＲＥで定まり、これにより重み付
けを行なう。式（８，１）に示したように、差動増幅器
ＤＡ５．の伝達コンダクタンスをＧとして、Ｄ　Ａ　Ｒ
ｉの伝達コンダクタンスＧＲ４を、ＧＲＩ＝　（１，ａ
　１）　Ｇ　　　　　　　　　・＝（］３．１）とする
。第９図に示した多値レベル判別手段と同様に、信号に
対する重みの値ａ、は。 ａ１＝２／３．ａ２＝Ｏ，ａ、＝−２／３　−（１３，
２）であるから、 Ｇ　ｐ＝、　＝　Ｇ　／　３　、　Ｇ　Ｒ□＝Ｇ、ＧＲ
３＝５Ｇ／３・・（］、３．３） となるように、各差動増幅器のエミッタ抵抗ＲＥを定め
る。 電流比較器ｃｃｐ、は、４個のＰＭＯＳトランジスタか
らなる能動負荷ＡＬと、電圧比較器であるＣＭＯ５差動
増差動増幅器Ｓ酸される。 読出し時における動作は以下のように行う。待機状態で
は、制御パルスφ。、φＤ＾、φＳ＾を低電位にして、
エミッタフォロワＥＦ、差動増帳器Ｄ　Ａ　ｓ　、とＤ
　Ａ　Ｒ！　、電流比較器ｃｃｐ、内のＣＭＯ５差動増
差動増幅器Ｓ酸にしておき、φＳＡＰも低電位にしてＣ
ＭＯ３差動増差動増幅器Ｓ力端子をプリチャージしてお
゛く。信号伝達手段ＤＳ及び負荷回路ＬＤから、入力端
子：’ｓ５＋：’％Ｒ＋＋：（１，、に、入力された信
号Ｖ％と参照信号’ＶＲ％＋Ｖ、１′が、φ６を高電位
にすることで、エミッタフォロワＥＦを介して、差動増
幅器り、へ、ｌとＤＡｉ。 に伝達される。次に、φ＋＋Ａを高電位にすることによ
り、差動増幅器Ｄ　’Ａ　ｓ　、とＤＡ、、が動作し、
電流比較器ＣＣＰ　ｒ内の能動負荷ＡＬを通して電流が
流れる。ＤＡＳ、とＤＡＲ，の出力電流の差動成分は。 入力電圧の差動成分に、エミッタ抵抗ＲＥにより定まる
伝達コンダクタンスを乗じた値となる。 Ｄ　Ａ　ｓ　、とＤＡｙ＋＋は出力端子が共通になって
おり、出力電流の和が取られる。この差動電流が、能動
負荷ＡＬにより電圧に変換される。ψ５１．及びφ５Ａ
を高電位にする二とにより、Ｃ〜４０Ｓ差動増幅器ＳＡ
が動作し、能動負荷Ａ、　Ｌにより電圧に変換された差
動信号が増幅される、ＳＡの出力端子の信号が、インバ
ータを介して出力される。出力端子が開放となっている
インバータは、寄生容量を揃えるためのものである。Ｓ
Ａの出力端子の電位差が十分大きくなり、情報が確定し
た後、φ６゜９．１．を低電位にして、エミッタフォロ
ワＥＦ、差動増幅器Ｄ　Ａ　Ｓ　！とＤＡＲｌをオフに
する。判別結果が多値レベル供給手段ＭＬＷに伝達され
、再書込み動作が終了した後、φＳＡＰ及びφ５Ａを低
電位にして、待機状態に戻す。 能動負荷ＡＬは、ＰＭＯＳカレントミラーを２個組合せ
た構成になっており、差動成分に対する等価抵抗は大き
く、同相成分に対する等価抵抗は小さい。そのため、入
力電流の同相成分による電圧の変動は小さく、差動成分
が大きな電圧に変換される。多値レベル判別手段での重
み付けに差動増幅器を用いることにより、信号が大きく
てきＳ／Ｎが向上する。入力＠流の差が大きいとき、２
個のトランジスタが遮断領域となり、差動成分に対する
等価抵抗も小さくなるので、電圧振幅が制限される。ま
た、ＣＭＯ５差動増輻器ＳＡは、入力端子と出力端子が
分離されており、入力信号を増幅動作により変化させな
い構成となっている。 したがって、差動増幅器Ｄ　Ａ　ｓ　、及びＤ　Ａ　Ｒ
Ｉのバイポーラトランジスタが飽和する恐れがなく、飽
和防止用にダイオード等を付加しなくて良い。 第１４図は、別の具体的実施例で、第５図及び第６図に
基づいて多値レベル判別手段Ｍ　Ｌ　Ｒ（ＭＬＲ□〜Ｍ
　Ｌ　Ｒ，）を構成している。多値レベル判別手段ＭＬ
Ｒにバイポーラトランジスタや抵抗を含まず、ＣＭＯ５
で実現される。第９図に示した実施例と同様にメモリア
レーＭ　ＣＡが構成され、データ線Ｄ（Ｄ１〜Ｄ９）及
びダミーデータ線ＤＤ、、ＤＤｂに、プリチャージ用回
路ＰＤ（ＰＤ。 〜ＰＤ、）及びＰＤＤ、、ＰＤＤ、と、信号伝達手段Ｄ
Ｓ　（ＤＳ１〜ＤＳ、）及びＤＤＳ、、ＤＤＳ□と、負
荷回路ＬＤ　（ＬＤ、〜ＬＤ、）及びＤ　Ｌ　Ｄ、。 ＤＬＤ、が設けられる。データ線りに対応して、多値レ
ベル判別手段ＭＬＲ（ＭＬＲ１〜ＭＬＲ，）が設けられ
、それぞれの入力端子Ｎ５（Ｎｓ、〜！ぐ、、）に、負
荷回路ＬＤを介して信号伝達手段ＤＳが接続される。９
個の多値レベル判別手段ＭＬＲに共通な入力端子ＮＲａ
＋　ＮＲＬに、負荷回路ＤＬＤ、、ＤＬＤ、を介して信
号伝達手段ＤＤＳ、。 ＤＤＳ、が接続される。また、多値レベル供給手段ＭＬ
Ｗ（３りＬＷ□〜？ｖｉ　Ｌ　Ｗ　、　）が設けられ、
多値レベル判別手段ＭＬＲ及び信号伝達手段ＤＳに接続
さ九る。負荷回路ＬＤと多値レベル判別手段Ｍ　Ｌ　Ｒ
を除き、第９図と同じ構成である。負荷回路ＬＤ及びＤ
ＬＤ、、ＤＬＤ、は、ダイオード接続されたＰＭＯＳト
ランジスタである。 多値レベル判別手段ＭＬＲは、電圧電流変換器Ｔ　Ｃ（
Ｔ　Ｃｓ　１．　Ｔ　Ｃ、、、Ｔ　Ｃｂ　ｔ　）と電流
比較器ｃｃｐ、からなる３個の判別回路ＬＲ，で構成さ
れる。電流比較器ｃｃｐ、は、入出力共通フリップフロ
ップ形差動増幅器とプリチャージ用ＮＭＯＳトランジス
タと２個のインバータで構成される。 電圧電流変換器ＴＣは、ゲートを入力端子としソースが
電源Ｖ　（（に接続されたＰＭＯＳトランジスタとスイ
ッチとして動作するＰＭＯＳトランジスタで構成される
。電圧電流変換器Ｔ　Ｃｓ　＋　、　Ｔ　Ｃ、ｔ　。 ＴＣ，、の伝達コンダクタンスを、それぞれＧｓ、。 Ｇ　、、、　Ｇｈ、とする。これらの値は、電圧電流変
換器のＰＭＯ５）−ランジスタのゲート幅とゲート長の
比によって定められる。第９図に示した実施例と同様に
、信号に対する重みの値ａ、は、ａ□＝２／３．ａ２＝
Ｏ，ａ３＝−２／３　＝ｉｌＣ１）である。ａｌを、第
５図に示した構成に基づき。 ＬＲ工で実現する。各電圧電流変換器の伝達コンダクタ
ンスの値は、ある伝達コンダクタンスの値をＧとして、 Ｇ５□＝Ｇ、Ｇ、、＝２Ｇ／３．　　Ｇ、、＝Ｇ／３　
　　　　　　　　　・・（１４，２）とする。同様に、
ＬＲ２でａ２を実現する。伝達コンダクタンスの値は。 Ｇ５□＝Ｇ、　Ｇ、２＝０．　Ｇ、２＝Ｇ　　　　　　
　　・・（１４，３）である。したがって、ＴＣ，２は
不要であり、第１４図では取り除かれている。ａ、は負
であるので、第６図に示した構成に基づき、ＬＲ３で実
現する。伝達コンダクタンスの値は、 Ｇ、＝３Ｇ１５．　Ｇ、３＝２Ｇ１５．　Ｇｈ３”Ｇ　
　　　　・・・（１４，４）とする。 読出し動作は、多値レベル判別手段Ｍ　Ｌ　Ｒを以下の
ように動作させて、第９図に示した実施例と同様に行う
。待機状態では、制御パルスφ５Ａ４を高電位にして電
圧電流比較器ＴＣをオフにしておく。また、制御パルス φ５，２を低電位、制御パルスφ５４．を高電位にして
、電流比較器ｃｃｐ、の入力端子をＯｖにプリチャージ
しておく。入力端子Ｎ　ｓ　（Ｎｓ　ｘ　−Ｎ　ｓ　−
）　＋ＮＲ＋　＋　”Ｌ　Ｒｈに、信号■、′と参照信
号Ｖ’Ｒｔ　’　ｇ　■Ｒｂ′が入力された後、制御パ
ルスφ５Ａ□を下げ、電圧電流変換回路ＴＣを動作させ
ると、ＴＣの伝達コンダクタンスに従い入力電圧に応じ
た電流がＴＣから電流比較器ＣＣＰＩに流れる。制御パ
ルスφＳＡＰを低電位にしてプリチャージ用ＮＭＯＳト
ランジスタをオフにすることにより、判別回路Ｌ　Ｒ＋
はソース接地の増幅器として動作する。そして、電流比
較器ＣＣＰ　ｌの入力端子に現われる信号電圧が十分大
きくなってから、制御パルスφＳＡ＋　＋　φＳＡｘを
上げて、電流比較器ｃｃｐ、を入出力共通フリップフロ
ップ形差動増幅器として動作させ、電流比較器ｃｃｐ、
の入力端子の電位差をｖｃＣまで増幅し、電源■ｃｃか
ら接地に貫通電流が流れないようにする。このとき、電
圧電流変換器ＴＣの入力端子には増幅された信号が帰還
されない６そし、で、インバータを介して判別結果を出
力する。出力端子が開放されているインバータは、電流
比較器ｃｃｐ、の入力端子の容量を揃えるために接続さ
れている。多値レベル判別手段Ｎ１１．、、Ｒの出力Ｑ
、　（Ｑ、−〜Ｑ５．）が多値レベル供給手段Ｍ　Ｌ　
Ｗに伝達され、再書込みが終了した後、制御パルスφＳ
Ａ２を下げφ５４．．を上げて、待機状態に戻す。 負荷回路ＬＤは、ダイオード接続のＰＭＯ５トランジス
タであるので、信号伝達手段ＤＳの出力電流が非線形に
電圧に変換される。また、電圧電流変換器ＴＣも、伝達
コンダクタンスがＰＭＯＳトランジスタで定まるため、
入力電圧を非線形に電流に変換する。この両者でカレン
トミラーとなっているため、電圧電流変換器ＴＣの出力
電流は。 信号伝達手段ＤＳの出力電流に対して線形になる。 この構成はｌＭＯＳトランジスタだけでなり、バイポー
ラトランジスタや抵抗を含まないため２製造プロセスが
簡単になる。また、Ｎ１０ｓトランジスタとバイポーラ
トランジスタとの分離領域が必要無いので、チップ面積
を小さくできる。 第９図から第１３図に示した実施例では、バイポーラト
ランジスタとＭＯ５Ｉ−ランジスタを共に用いた構成を
示したが、バイポーラトランジスタを用いずにＭＯＳト
ランジスタだけで構成することもできる。例えば、第１
１図に示した電圧比較器を、カレントミラー形のＣＭＯ
５差動増幅器を用いて構成することができる。その場合
、第１１図中のレベル変換回路ＥＭＣは不要となる。 第１５図は、本発明の別の具体的実施例で、多値レベル
判別手段や多値レベル供給手段などを。 複数のデータ線で共有することにより、チップ面積を削
減し、これらの回路のレイアウトピッチを緩和した例で
ある。複数のデータ線に同時に読出された信号を、スイ
ッチで切り換えて、多値レベル判別手段に時系列に入力
して判別を行うことにより、多値レベル判別手段などを
共有する。また、データ線と平行に共通データ線を設け
、信号伝達　　。 手段を介して複数のデータ線と信号の授受を行い、　　
・共通データ線に多値レベル判別手段及び多値レベル供
給手段などを接続して、複数のデータ線でそれらを共有
する。 ２本のワード線Ｗ（Ｗ、、〜Ｗユ、あるいはｗ、１〜Ｗ
　、２など）とｑ本のデータ線Ｄ　（Ｄユ〜Ｄ、）の交
点に（ｐＸｑ）個のメモリセルＭ　Ｃが配置されたメモ
リアレーＭ　ＣＡ　（Ｍ　ＣＡ、、など）を（ｓｘｔ）
個マトリックス状に配置する。各メモリアレーＭＣＡの
ｑ本のデータ線りをスイッチ５ＷＤ（ＳＷＤ、１など）
を介して信号伝達手段Ｄｓ（ＤＳ□□など）に接続する
。また、プリチャージ回路ＰＤ　（ＰＤ、、ナト）を、
スイッチｓｗＤと信号伝達手段ＤＳとの接続端子に接続
する。データ線りと平行に共通データ線ＣＤ　（ＣＤ１
−ＣＤ、）を設け、Ｓ個の信号伝達手段ＤＳを接続する
。例えば、共通データ線ＣＤ１には、Ｓ個のメモリアレ
ーＮりＣＡ１．〜Ｍ　ＣＡ　１．の各ｑ本のデータ線り
が、それぞれスイッチ５ＷＤ１）〜ＳＷＤ、、及び信号
伝達手段ＤＳ□１〜Ｄ　Ｓｌ、を介して接続される。共
通データ線ＣＤは、負荷回路ＬＤ（ＬＤ、〜ＬＤ、）と
、多値レベル判別手段ＭＬＲ（ＭＬＲユ〜ＭＬＲ，）の
入力端子Ｘ５（Ｎ５□〜Ｎ５ｏ）に接続される。また、
スイッチＳＷＷ　（ＳＷＷ、　〜ＳＷＷ、）を介して多
値レベル供給手段ＭＬＷ　（ＭＬＷ１〜ＭＬＷ、）の出
力端子に接続される。　メモリアレーＭＣＡと同様に、
ｐ本のワード線Ｗと９本のダミーデータ線ＤＤ、（ＤＤ
、１〜ＤＤ、、）の交点に（ｐＸｑ）個のダミーセルＤ
Ｃ，が配置されたダミーアレーＤＣＡ、（ＤＣＡ、、〜
ＤＣＡ、、）と、２本のワード線Ｗと９本のダミーデー
タ１ｌＩｃＤ　Ｄ　ｂ（ＤＤ□〜ＤＤ、、）の交点に（
ｐＸｑ）個のダミーセルＤＣ，が配置されたダミーアレ
ーＤＣＡ。 （ＤＣＡｌ、、−ＤＣＡ、、）を、それぞれｓｌ設け、
それぞれスイッチＳＤＤ、（ＳＤＤよ、〜ＳＤＤ、、）
、５ＤＤｂ（ＳＤＤ、、、〜ＳＤＤ、、）を介して、信
号伝達手段ＤＤＳ、（ＤＤＳ□、〜ＤＤＳ、、）。 ＤＤＳｂ　（ＤＤＳ、、〜Ｄ　Ｄ　Ｓ　、、）と、プリ
チャージ回路ＰＤＤ、（ＰＤＤｌ、〜ＰＤＤ、、）、Ｐ
ＤＤ。 （ＰＤＤｌ、〜ＰＤＤ、ｂ）に接続する。共通データＩ
ＣＤと平行に共通ダミーデータ線ＤＣＤ、。 ＤＣＤｂが設けられ、それぞれにＳ個の信号伝達手段Ｄ
　Ｄ　Ｓ　、　、　Ｄ　Ｄ　Ｓ　ｂが接続される、共通
ダミーデータ線ＤＣＤ、、ＤＣＤ、は、負荷回路ＤＬＤ
、。 ＤＬＤ、を介して、を個の多値レベル判別手段ＭＬＲに
共通な入力端子ＮＲ３，Ｎ１１に接続される。 また、スイッチＤＳＷＷ、、ＤＳＷＷ、を介して接地電
位ｏ■、中間電位■。に接続される。 第１５図で、メモリセルＭＣとダミーセルＤＣ，，ＤＣ
，は、すべて同し構成の１トランジスタ１キヤパシタ形
メモリセルである。 第１６図を用いて、ワード線Ｗ、ユに接続されたメモリ
セルＭＣの情報を読出す動作を、例として説明する。待
機状態では、制御パルスφ、（φ、１〜φ１．）をＶｃ
ｃにしてプリチャージ回路ＰＤを全て動作させ、スイッ
チＳＷＤの制御パルスφ０、（φつ□、など）を全て高
電位（ｖｃ、：＋α）として、スイッチＳＷＤを全てＯ
Ｎにし、全メモリアレーＭＣＡ内のデータ線り及び全ダ
ミーアレーＤＣＡ、、ＤＣＡ、内のダミーデータ線ＤＤ
、。 ＤＤｂをプリチャージ電圧Ｖ、にプリチャージしておく
。また、制御パルスφ。をＶ　ｃ　ｃに上げて、負荷回
ｇＬＤ及びＤ　Ｌ　Ｄ、、　Ｄ　Ｌ　Ｄ、、をオンにし
て、共通データ１ｉＡＣＤ及び共通ダミーデータＡＩＣ
Ｄ、。 ＣＤ、を、ＶｃｃよりＰＭＯＳトランジスタのしきい値
電圧だけ低い電圧にしておく。 まず、複数列あるメモリアレーＭＣＡの内、ＭＣＡｌ１
〜ＭＣＡ、、の−列分のメモリアレーを選択し、制御パ
ルスφ２□及びφ９１□〜φゎ、（をＯＶにして、デー
タ線りをフローティング状態にする。 このとき、ダミーアレーＤＣＡ□、のダミーデータ線Ｄ
Ｄ、及びＤＣＡ工、のＤＤ、もフローティング状態とな
る。次に、ワード線Ｗ工、を高電位（Ｖｃｃ＋α）とし
て、メモリアレーＭＣＡ工、〜ＭＣＡ１．中にマトリッ
クス状に配置されたメモリセルＭＣの内の一列分を選択
し、それらのメモリセルＭＣがら各データ線りに電荷を
読出す。同時に、ダミーアレーＤＣＡ□、、ＤＣＡ、中
のダミーセルもそれぞれ一列分が、ダミーデータ線ＤＤ
、、ＤＤｂに読出される。 このとき、制御パルスφ。□□を高電位に保っておくこ
とにより、各メモリアレーＭＣＡ１□〜−’ｖｌ　ＣＡ
□２のデータ線Ｄ□に現われた信号は５それぞれ信号伝
達手段ＤＳ１．〜ＤＳ１．に伝えられる。 同時に、ダミーアレーＤＣＡよ、、ＤＣＡｂ中のダミー
データＩ！Ｄ　Ｄ、□、ＤＤ、、に現われた参照信号は
、信号伝達手段ＤＤＳユ、、ＤＤＳよ５．に伝えられる
。これらの信号は制御パルスφ、を上げることにより電
流に変換され、負荷回路ＬＤ、ＤＬＤ、。 Ｄ　Ｌ　Ｄ　ｂから共通データ線ＣＤ、共通ダミーデー
タ１ｉＤｃＤ、、ＤＣＤ、を通じて電流が流れる。負荷
回路ＬＤにより電圧に変換さムた信号が、多値レベル判
別手段ＭＬＲの入力端子Ｎ５に入力される。同様に、負
荷回路ＤＬＤ、、ＤＬＤ、により電圧に変換された参照
信号Ｖ　Ｒ＊　’　＋　Ｖ　Ｒｂ′が、を個の多値レベ
ル判別手段ＭＬＲに共通な入力端子Ｎ、１゜。 ＮＲｂに入力される。多値レベル判別手段Ｍ　Ｌ　Ｒが
動作して情報が確定した後、制御パルスφ。とφＣＲを
下げて、信号伝達手段ＤＳ□、〜Ｄ　Ｓ　１．、及びＤ
ＤＳ、、、ＤＤＳ、ｂと、負荷回路ｒ−，Ｄ及びＤＬＤ
、、ＤＬＤｂをオフにする。多値レベル判別手段ＭＬＲ
の出力Ｑ、（Ｑ、、〜Ｑ１．）が、それぞｈ多値レベル
供給手段ＭＬＷに伝達され、ＭＬ　Ｗから読出した情報
に応じて４値レベルのいずれかが出力される。制御パル
スφＣＷ及びφｗ０を高電位（Ｖｃｃ十〇）に上げ、ス
イッチＳＷＷをオンにし、信号伝達手段ＤＳをスイッチ
としてオンにして。 多値レベル供給手段ＭＬＷから出力された電圧を、各メ
モリアレーＭＣＡ□□〜Ｍ　ＣＡ□、のデータ線Ｄ□に
伝達する。同時に、接地電位Ｏｖが、スイッチＤＳＷＷ
、、信号伝達手段ＤＤＳ１．を介して。 ダミーアレーＤＣＡ０．中のダミーデータ線ＤＤ、１に
伝達される。また、中間電位■イが、スイッチＤＳＷＷ
、、信号伝達手段ＤＤＳ１．を介して、ダミーアレーＤ
　Ｃ、Ａ　ｓ　ｂ中のダミーデータ線ＤＤ、ユに伝達さ
れる。制御パルスφ９，１を下げることにより、メモリ
アレーＭＣＡ、、〜ＭＣＡ１．のデータ線り１．ダミー
アレーＤＣＡ１．．ＤＣＡ１．中のダミーデータ線ＤＤ
、０．ＤＤ、１に伝達された電位が保存される。そして
、制御パルスφｃｗ及びφＷよを低電位に下げ、スイッ
チＳＷＷ、ＤＳＷＷ、。 ＤＳＷＷ、及び信号伝達手段ＤＳ、ＤＤＳ、、。 ＤＤＳ□、をオフにする。制御パルス９２）をＶ。０に
して、スイッチＳＷＤと信号伝達手段ＤＳ。 ＳＤＤ、とＤＤＳ、、ＳＤＤ、とＤＤＳ、の接続端子を
プリチャージ回路ＰＤ、ＰＤＤ、、ＰＤＤ、によリプリ
チャージする。また、制御パルスψ。１をｖｃｏに上げ
て、負荷回路ＬＤ、ＤＬＤ、、ＤＬＤ。 をオンにして、共通データ線ＣＤ及び共通ダミーデータ
ｇｃＤ、、ＣＤ、を、ＶＣＣよりＰＭＯ５ｈランジスタ
のしきい値電圧だけ低い電圧にする。 次に、制御パルスφ、□２を上げスイッチＳＷＤを切り
換えて同様な動作を行い、各メモリアレーＭＣＡ、１〜
ＭＣＡ１ｔのデータ線Ｄ２に読出された信号を判別し、
それに応した電位をデータ線Ｄ２に再書込みする。同様
に制御パルスφｒ１１ｑまで繰り返す。そして、データ
線Ｄ９に読出された信号を判別し、それに応した電位を
データ線Ｄ９に伝達した後、ワード線Ｗ１ユをＯ■に下
げる。それにより、メモリアレーＭＣＡ１．〜λ（ＣＡ
、、の各データ線りの電位が各メモリセルＭＣに蓄えら
れ、再書込みが終了する。同時に、ダミーアレーＤＣＡ
□、中のダミーセルＤＣ，で読出されたものには。 接地電位が再書込みされる。また、ダミーアレーＤＣＡ
□、中のダミーセルＤＣｂで読出されたものには、接地
電位が再書込みされる。その後、制御パルスφ。１及び
φＷ１を低電位に下げ、制御パルスφ２ユをＶｃｃにし
、スイッチＳＷＤの制御パルスφＤ、□〜φｏ１゜−□
、を高電位（Ｖｃｃ＋α）とし、制御パルスφｃＲをＶ
ＣＣに上げて、待機状態に戻す。 多値レベル判別手段は、通常のＤＲＡＭのセンスアンプ
に比べて、回路が複雑で面積が大きくなるが、このよう
に複数のデータ線で共有することにより、個数が少なく
なるので、占有面積が小さくなる。また、レイアウトす
る際に、９本のデータ線のピッチで良いので容易である
。また、データ線当りのメモリセルの個数Ｐを少なくし
て、データ線容量を小さくし、高Ｓ／Ｎかつ高速な読出
し動作が実現できる。 第１７図は、本発明のほかの具体的実施例で、データ線
とダミーデータ線を交互に配置した構成を示している。 ダミーデータ線は２本必要なので。 データ線２本でダミーデータ線を共有する。データ線は
、対線り、。とＤｌｌ、Ｄ２ｏとＤ２０１．Ｄ９゜とＤ
９ユで構成され、その両側に１本ずつＤ０□、Ｄ、９゜
□、が設けられる。データ線対は、いずれか−方が信号
の読出されるデータ線、他方が参照信号の読出されるダ
ミーデータ線として動作する。Ｄｏｓ＋　Ｄ、、、１．
。は、ダミーデータ線としてのみ動作する。データ線１
本おきに、ワード線Ｗ　（Ｗ、〜Ｗ、）との交点に、メ
モリセルＭＣ（ＭＣ１１など）が配置される。例えば、
ワード線Ｗ１により選択されるメモリセル八４Ｃ□、〜
Ｍ　Ｃ１＋、、＋ｓ、は、データ線り。（Ｄ　１　ｏ−
Ｄ　（Ｑ　＋　１１０　）に接続され、ワード線Ｗ２で
選択されるメモリセルＭ　Ｃ２ｏ＝　Ｍ　Ｃ２，は、デ
ータ線り工（Ｄ、、〜Ｄ、□）に接続される。データ線
Ｄ０１及びＤ　ｔｑ＋ｘｌ。に接続されるメモリセルＮ
４　Ｃｏｏ　＋　Ｍ　Ｃ４゜＋　・・’　９Ｍ　Ｃｐ□
及びＭ　Ｃ１＋＜・１＋　＋ＭＣ３，９゜ｘｌ＋　　・
、　Ｍ　Ｃ（ｐ−１１＋＋’□、は、他のデータ線と寄
生容量を揃えるためのもので、情報は記憶しない。ワー
ド線Ｗと平行にダミーワード線ＤＷ、、ＤＷ２が設けら
れ、ダミーワード線ＤＷよとデ−夕ｇＤｏの交、売にダ
ミーセルＤ　Ｃ，□〜ＤＣ，１ｑ−ｓ、ダミーワード線
ＤＷ２とデータｇＤ□の交点にダミーセルＤＣ２ｏ−Ｄ
Ｃ２，が設けられる。すなわち、各データ線に１個ずつ
ダミーセルが接続される。 ダミーセルは、１トランジスタ１キヤパシタ形メモリセ
ルに、リセット用トランジスタが付加されており、ＤＣ
＝−〜ＤＣ＝ｘ−０）では制御パルスφＤＣユ、ＤＣ２
゜〜ＤＣ２，ではＭ御パルスφＤＣ２で制御される。リ
セット用トランジスタは、データ線対毎に交互に接地電
位ＯＶまたは中間電位■。に接続される。第１７図では
、ｑが偶数の場合を示しており、ここではその場合につ
いて説明を行なう。 すなわち、　ＤＣ２，、ＤＣ□２．　ＤＣ２□、・・・
Ｔ　Ｄ　Ｃ３Ｑ　ｒＤＣ２，は接地電位を蓄えるダミー
セル（Ｄｃｂと呼ぶ）であり、ＤＣ，□、ＤＣ２□、・
・、　Ｄ　Ｃ１ｔｑ−１１。 ＤＣ２，、−□、、　ＤＣ□１ｑ−ｘ’：は中間電位■
６を蓄えるダミーセル（ＤＣ，と呼ぶ）である。 各データ線は、プリチャージ回路ＰＤ　（ＰＤ、。 など）に接続され、信号伝達手段ＤＳ　（ＤＳ、。など
）を介して負荷回路ＬＤ　（ＬＤ、、など）に接続さｔ
’Ｌる。データ線対り。とＤ□に対応して、多値訃ベル
判別手段Ｍ　Ｌ　Ｒ（Ｍ、　Ｌ　Ｒ，〜ＭＬＲ，）と多
値レベル供給手段ＭＬＷ（ＭＬＷユ〜Ｍ　Ｌ　Ｖ、’　
、　）が数けられる。多値レベル判別手段λｉＬＲは、
制御パルスφＣＲＯｒ　φｃ１□により制御される切替
スイッチＳＷＲ中の６個のＭＯＳトランジスタを介して
、対応するデータ線対とその両側のデータ線の計４本の
データ線の負荷口ｇＬＤに接続される。多値レベル供給
手段ＭＬＷは、対応するデータ線対の信号伝達手段ＤＳ
に接続される。プリチャージ回路ＰＤ、信号伝達手段Ｄ
Ｓ、負荷回路ＬＤ、多値レベル判別手段Ｍ　Ｌ　Ｒ、多
値レベル供給手段Ｍ　Ｌ　Ｗは、それぞれ第１４図に示
した実施例と同し回路である、ただし、信号伝達手段Ｄ
Ｓｏ、。 ＤＳ　ｔｃ−ｘｌ。は、多値レベル供給手段Ｍ　Ｌ　Ｗ
に接続されず、固定電位に接続される。 ワード線Ｗ１に接続されたメモリセルｋｉ　Ｃ１ユ〜Ｍ
Ｃ□１−１）の情報を読出す動作を、例として説明する
。まず、プリチャージ回路ＰＤによりプリチャージ電圧
■２にプリチャージされているデータ線を、制御パルス
９ＰをＯｖに下げでＰＤをオフにし、フローティング状
態にする。また、制御パルスψ。Ｃ２も下げて、ダミー
セルＤＣ，，ＤＣ，にそれぞれＶｓ、ＯＶを蓄えておく
。そして、ワード線Ｗ、を高電位（Ｖｃｃ＋α）にして
、メモリセルＭＣ，ユ〜ＭＣ１゜＋１１から電荷をデー
タ線り。に読出す。同時にダミーワード線ＤＷ２も（Ｖ
ｃｃ＋α）にして、ダミーセルＤＣ２ｏ−ＤＣ２，から
電荷をデータ線Ｄ１に読出し、Ｄ□をダミーデータ線と
して用いる。ただし、ダミーセルＤＣ２゜、　ＤＣ２２
゜・・、　ＤＣ２，はＤＣ，であり、ダミーセルＤＣ２
□。 Ｄ　Ｃ２，、・、ＤＣ２゜−１，はＤＣ，であるので、
データ線り。１．１Ｄ２１＋・・・、Ｄ、１にはダミー
セルＤＣ０、データ線りユ１．Ｄ３□、・・＋Ｄｌｑ−
□６．にはダミーセルＤＣ，が読出される。各データ線
に現れた信号は、制御パルスφ８を上げることにより、
信号伝達手段ＤＳで電流に変換され、さらに負荷回路Ｌ
Ｄで電圧に変換される。制御パルスφ（Ｒ。 を■。。に上げて切り換えスイッチＳＷＲ中のトランジ
スタの半分をオンにし、信号電圧を多値レベル判別手段
ＭＬＲに入力する。負荷回路ＬＤ１．〜ＬＤ、ｏに現れ
た電圧が信号電圧■ｓ　’として入力端子Ｎ５（Ｎ５．
〜Ｎ５））に、負荷回路ＬＤ、、、　ＬＤ２０．・、Ｌ
Ｄｑｌに現れた電圧が参照信号電圧ＶＲ）’として入力
端子ＮＲｂ（ＮＲｂ１〜Ｎ１．）に、負荷回路ＬＤ００
．ＬＤ、、、・・、　Ｌ　Ｄ　＋ｑ−ｘ）１に現れた電
圧が参照信号電圧■１．′として入力端子ＮＲ，（ＮＲ
ｏ。 〜Ｎ　Ｒ、−）に入力される。例えば、多値レベル判別
手段ＭＬＲユにはＬＤ、、がＮｓｌに、ＬＤｏユがＮ、
ｌｂよに、ＬＤ１□がＮ　ＲＩ　１に接続され、ＭＬＲ
２にはＬＤ２ｏがＮ、に、ＬＤ２．がＮＲ１２に、ＬＤ
１ユがＮ１．２に接続され１両者でＬ　Ｄ、、に現れた
電圧を■１．′として共有する。なお、Ｌ　Ｄ　、ｑ、
、　、、。に現れた電圧は、いずれの多値レベル判別手
段ＭＬＲにも入力されない。多値レベル判別手段ＭＬＲ
により信号Ｖ　５’が判別され、情報が確定した後、制
御パルスφ１及びφ。。をＯＶに下げ、信号伝達手段Ｄ
Ｓ及び切替スイッチＳＷＲをオフにする。判別結果Ｑ、
（Ｑ、、〜Ｑ、、）が多値レベル供給手段ＭＬＷに伝達
され、４値レベルのいずれかの電位が出力される。その
電位が、制御パルスψ、０を（Ｖ、ｃ＋α）に」二げる
ことにより、信号伝達手段ＤＳ、。〜ＤＳ、。を介して
、データ線り。に伝達され、ワード線Ｗ１をＯＶに下げ
ることにより、メモリセルＭＣ□１〜ＭＣ，，，，□、
に再書込みされる。 同時にダミーワード線ＤＷ２も下げる。その後、制御パ
ルスφ、をＶ。Ｃに上げて、プリチャージ回路ＰＤによ
りデータ線をプリチャージ電圧■、にプリチャージする
。また、制御パルスφ。ｏ２もＶＣＣに上げて、ダミー
セルＤＣ２゜〜ＤＣ２ｑに、それぞれｖＨまたは０■を
書込む。なお、メモリセルＭ　Ｃ□（，４□、には、信
号伝達手段ＤＳＩｑ−□）。に入力される固定電位が書
込まれる。 この構成では、メモリセルから情報が読出されるデータ
線の両側のデータ線をダミーデータ線として用いられ、
データ線が２本のダミーデータ線に挾まれており、デー
タ線とダミーデータ線の雑音成分の差が小さい。しかも
、ダミーデータ線をその両側のデータ線で共有すること
により、メモリセルを２交点配置にでき、面積増加が小
さい。 ダミーセルにリセット用トランジスタが、付茄されてい
るため、第９図に示したメモリアレー構成と異なり、ダ
ミーセルに蓄えられた電荷が漏れ出ることによる誤判定
の恐れが無い。第９図に示したメモリアレー構成でも、
ワード線と別にダミーワード線を設け、ダミーワード線
とダミーデータ線との交点にダミーセルを設けることに
より、リセット用トランジスタを付けたダミーセルを用
いることができる。その場合、ダミーワード線とデータ
線との交点及び、ワード線とダミーデータ線との交点に
は、データ線とダミーデータ線の容量のバランスを取る
ためのメモリセルを接続する。 それらは、トランジスタがオンしないように、トランジ
スタのしきい値電圧を大きくしておけばよい。

【発明の効果） 以上に述べた実施例で明らかなように、半導体多値メモ
リにおいて、多値レベル判別手段及び多値レベル供給手
段が接続されたデータ線と平行に、ダミーセルが接続さ
れた２本のダミーデータ線を配置して読出し回路に接続
し、上記多値レベル判別手段により、ダミーセルを読出
して２本のダミーデータ線上に得られる信号をそれぞれ
定数倍して加えて比較レベルを発生させ、その比較レベ
ルとメモリセルからデータ線へ読出された信号を比較し
て、上記メモリセルに蓄えられていた情報が、３値以上
の情報のいずれであるか判別することにより、データ線
上に現われる雑音の影響を除去でき、チップ面積を大き
く増加させることなく、読出し動作を高Ｓ／Ｎ化できる
。 ４）【図面の簡単な説明】 第１図は本発明による半導体多値メモリの実施例を説明
するための概念図、 第２図は従来の半導体多値メモリを説明するための図、 第３図及び第４図は抵抗分圧を用いた判別回路の例を示
した図、 第５図及び第６図は電圧電流変換回路を用いた判別回路
の例を示した図、 第７図及び第８図は差動増幅器を用いた判別回路の例を
示した図、 第９図は１トランジスタ１キヤパシタ形メモリセルを用
いた具体的実施例を示した図、 第１０図は第９図に示した回路の動作を説明するための
波形を示した図。 第１１図は第９図中の電圧比較器の具体的回路の例を示
した図、 第１２図は多値レベル供給手段の構成例を示した図、 第１３図は電圧電流変換回路を用いた多値レベル判別手
段の具体的例を示した図、 第１４図は第７図及び第８図に基づく多値レベル判別手
段を用いた具体的実施例を示した図、第１５図は多値レ
ベル判別手段及び多値レベル供給手段などを複数のデー
タ線で共有するメモリアレー構成の実施例を示した図、 第１６図は第１５図に示した回路の動作を説明するため
の波形を示した図、 第１７図はメモリセルを２交点配置したメモリアレー構
成の実施例を示した図である。 符号の説明 ＭＣ：メモリセル、ＤＣ：ダミーセル、ＭＣＡ、：メモ
リアレー、ＤＣＡ　：ダミーアレー、Ｗ：ワード線、Ｄ
Ｗ＝ダミーワード線、Ｄ＝デテー線、ＤＤ：ダミーデー
タ線、ＣＤ：共通データ線、ＤＣＤ　：共通ダミーデー
タ線、ＤＱ：物理的表現入出力線、ＭＬＲ：多値レベル
判別手段１ＭＬＷ：多値レベル供給手段、ＤＳＳ倍信号
伝達手段ｐｃニブリチャージ回路、ＬＤ：負荷回路。

Claims (1)

1. 【特許請求の範囲】 １）複数のデータ線と、それと交わるように配置された
   複数のワード線と、それらの所望の交差部に配置され、
   少なくとも３値以上の情報を記憶保持するメモリセルと
   、上記複数のデータ線の各々に接続された多値レベル判
   別手段及び多値レベル供給手段と、上記データ線と平行
   に配置され上記多値レベル判別手段に接続された少なく
   とも２本のダミーデータ線と、上記ワード線と平行に配
   置されたダミーワード線と、上記ダミーデータ線とダミ
   ーワード線との交差部に配置されたダミーセルとを有し
   、上記多値レベル判別手段により、ダミーセルを読出す
   ことによりダミーデータ線上に現われる信号に、定めら
   れた値の重みをかけて、それらの和を取ることにより得
   る比較レベルと、上記メモリセルからデータ線へ読出さ
   れた信号を比較し、上記メモリセルに蓄えられていた情
   報が、３値以上の情報のいずれであるか判別する半導体
   多値メモリ。 ２）上記多値レベル判別手段は、信号電圧を分圧する複
   数の抵抗と、電圧比較器を含んで構成されることを特徴
   とする特許請求の範囲第１項に記載した半導体多値メモ
   リ。 ３）上記多値レベル判別手段は、複数の電圧電流変換回
   路と電流比較器を含んで構成され、ダミーデータ線に現
   われる信号電圧に対して、電圧電流変換回路の伝達コン
   ダクタンスの値により重み付けし、電流領域で和を取っ
   て参照電流とし、データ線に現われる信号電圧が変換さ
   れた信号電流との比較を行うことを特徴とする特許請求
   の範囲第１項に記載した半導体多値メモリ。 ４）上記多値レベル判別手段は、複数の線形に動作する
   差動増幅器と比較器を含んで構成され、差動増幅器の利
   得により重み付けを行うことを特徴とする特許請求の範
   囲第１項に記載した半導体多値メモリ。 ５）上記データ線及びダミーデータ線と、上記多値レベ
   ル判別手段及び多値レベル供給手段を、読出し時にメモ
   リブロックからみたインピーダンスが高い状態で信号を
   伝達し、書込み時には接続手段として動作することを特
   徴とする信号伝達手段を介して、接続したことを特徴と
   する特許請求の範囲第１項から第４項のいずれかに記載
   した半導体多値メモリ。 ６）上記信号伝達手段は、読出し動作時に、上記データ
   線もしくはダミーデータ線の電位を電流に変換して出力
   し、その電流が負荷回路により電圧に変換されて、上記
   多値レベル判別手段に入力されることを特徴とする特許
   請求の範囲第５項に記載した半導体多値メモリ。 ７）上記２本のダミーデータ線は、複数のデータ線に共
   通して設けられ、ダミーデータ線に現われた信号が複数
   の多値レベル判別手段に入力されることを特徴とする特
   許請求の範囲第１項から第６項のいずれかに記載した半
   導体多値メモリ。 ８）上記データ線に並行に共通データ線を配置し、複数
   のデータ線を制御信号により選択可能な信号伝達手段に
   より共通データ線に接続し、上記ダミーデータ線に並行
   に共通ダミーデータ線を配置し、複数のダミーデータ線
   を制御信号により選択可能な信号伝達手段により共通ダ
   ミーデータ線に接続し、上記多値レベル判別手段及び多
   値レベル供給手段を共通データ線に接続したことを特徴
   とする特許請求の範囲第１項から第７項のいずれかに記
   載した半導体多値メモリ。 ９）特許請求の範囲第５項から第８項に記載の半導体多
   値メモリにおいて、上記信号伝達手段は複数のデータ線
   に共通に、また複数のダミーデータ線に共通に設けられ
   、上記信号伝達手段と上記複数のデータ線あるいは複数
   のダミーデータ線の各々と接続するためのスイッチ手段
   を有することを特徴とする半導体多値メモリ。 １０）上記ダミーセルは、上記メモリセルと同じ構成で
   あることを特徴とする特許請求の範囲第１項ないし第９
   項のいずれかに記載した半導体多値メモリ。 １１）上記ダミーデータ線に接続されるダミーセルの個
   数は、上記各データ線に接続されるメモリセルの個数と
   等しく、上記ダミーワード線は、上記ワード線と同一の
   配線であることを特徴とする特許請求の範囲第１０項に
   記載の半導体多値メモリ。 １２）上記多値レベル判別手段及び多値レベル供給手段
   は、データ線２本に共通に設けられ、あるデータ線に情
   報を読出すときに、その両側のデータ線をダミーデータ
   線として用いることを特徴とする特許請求の範囲第１項
   から第９項に記載した半導体多値メモリ。 １３）上記メモリセルは、一つのトランジスタと一つの
   キャパシタで構成されることを特徴とする特許請求の範
   囲第１項から第１２項に記載の半導体多値メモリ。