JPS6163026A - 半導体装置の電極形成方法 - Google Patents

半導体装置の電極形成方法

Info

Publication number
JPS6163026A
JPS6163026A JP18480684A JP18480684A JPS6163026A JP S6163026 A JPS6163026 A JP S6163026A JP 18480684 A JP18480684 A JP 18480684A JP 18480684 A JP18480684 A JP 18480684A JP S6163026 A JPS6163026 A JP S6163026A
Authority
JP
Japan
Prior art keywords
electrode
photoresist
metal
resist
barrier
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP18480684A
Other languages
English (en)
Inventor
Katsuharu Kitajima
北嶋 勝春
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP18480684A priority Critical patent/JPS6163026A/ja
Publication of JPS6163026A publication Critical patent/JPS6163026A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Weting (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明はショットキーバリアダイγ−ド等の半導体装置
の@、電極形成方法関するものである。
〔従来の技術〕
従来、ン9.トキーバ11アダイオードの電極形成は、
バリア金属として用いられるモリブデン(Mo)を半導
体基板に真空源着装#t*を用いて付着させ、次に電極
金属としての白金(Pt)−銀(Ag )を連続付着さ
せている。この電極金属形成工程においては電極金属の
不壁部分を除去すべくフォトレジストを電極金−を除去
すべき部分にあらかじめ付着しておいて、その後全面に
!他金属をつけフォトレジストとともに電極金属の不要
部を除去するというリフトオフ方式を用いてt&パター
ンの形成が行なわれている。尚、不要電極金属除去にり
7トオ7万式が用いられている理由は。
を他金属としての白金(Pt)が工、チングされにくい
ものであるためで、このように工、チングされにくい金
属の部分的防去に適した方式であるからである。しかし
ながら、このす7トオ7方式は基板上の金属とレジスト
上の金属の段切れが起きることを前提としてなりたって
いる技術であることから、金属の付着状態、特に付着膜
のステ、グカバレージ性によってり7トオフ法で形成さ
れる電極パターンの形状が左右される。例えば、ステッ
グカパレージ性の良い金属膜の場合のりフトオフ法で形
成され九電極パターンの形状は極端に悪くなり、このこ
とがリフトオフ工程のレジストはくり液浸漬によるレジ
スト溶解−溶解後のテープによるビールアウト工程を数
回繰り返丁事になり、作業工数増となっていたotた、
テープによるビールアウト工程が繰シ返される事でペレ
ット周辺の金属の剥離を起こし、歩留低下となるなどの
問題を有していた0 これらの問題に対し、例えばす7トオ7用のレジストの
断面形状をオーバーハング型にすべくレジスト2層化を
して、段切れを起こし易くして電極パターンの切れを改
善することなどの提案もされているが、フォトレジスト
工程が煩雑となる欠点を有していた〇 〔発明が解決しようとする問題点〕 本発明の目的は、高精度九電極形状が得られるショット
キーバリアダイオード%にその電極形成方法を提供する
ものである0 〔問題点を解決するための手段〕 すなわち、本発明の%徴はリフトオ7工程罠於いて、レ
ジスト上に全面に形成した金属にレーザースクライバ−
と用いて破断部を形成させることによシレジストはぐり
液の&所を容易【シ、どんなステ、グカバレージ荘の良
い膜でも容易にす7トオ7法によって1jL=形成が己
未るようにしたことで、す7トオ7工程時の金桐の切れ
のパランキがなく、かつテープによるビールアクトが一
回で済むことによりベレアト庵辺の電極メタルのはがれ
を起こさないシ1.トキーバリアダイオードを製造出来
ることである。
〔実施例〕
以下、本発明を図面を用いてよシ秤細に説明する0 第2図は従来のショット午−バリアタ゛イオードの電極
形成工程におけるリフトオフ工程での断面図である。通
常ンヨットキーパリアダイオードの電極形成は、最初に
半導体基板l上に酸化膜2分フォトレジストグロセスを
用いて形成し、バリア形成部3が酸化膜2から門出する
ようにする。次に、真空蒸着装置等を用いて、バリア金
属としてのモリブデン(Mo)膜4を付着させる。そし
て半導体基板1上のバリア金属4上の電極金属を必要と
しない部分にフォトレジスト5を形成し、次に電極金属
としての白金(Pt)6、−銀(Ag)7を連続的に付
着させる0そして最後に、レジストはくり液浸漬でレジ
スト5を溶解した後に粘着テープを用いて電極金属を必
要としない部分の電極金属をビールアウトして取シ除き
電極形成がおこなわれる。ここで第2図の人の部分つま
り、半導体基板l上の電極金属とレジスト5上の電極金
属との間に段切れが起きていると、す7トオ7法で形成
される電極金属の形状は良いが、ステツブカバレージ性
の良い膜が形成されると電極金属の切れは極端に悪くな
シ、レジストはくり液浸漬−テープによるビールアウト
を数回繰り返すことが必要となってぐる。このことがま
たテープによるビールアクト回数増のため、ペレット周
辺部の電極メタルの剥離を生じさせてしまうことにもな
りていた0 第1図は本発明の一実施例を示したもので、電極金属と
しての白金(pt)−銀(Ag )付N後に、7中トレ
ジスト5上の電極金属にレーザースクライバ−を用いて
電極金属に破断部8を形成した後にレジストはくり液浸
漬−粘着テープによるビールアウトを行なって、電極形
成が完了する。このレーザースクライバ−での電極金属
に破断部形成を行なうことによりどんなステ、グヵバレ
ージ性の良い膜でも、レジストはくシ液の浸透が容易と
なシ1回でレジストが溶解され、テープによるビールア
ウトも1回で完了できる。
〔発明の効果〕
このように、リフトオフ工程の作業工数の削減とテープ
によるビールアクト時のバリア金属と電極金属間に与え
ていた機械的ストレスも少なくなり、ペレット周辺部の
電極金属剥離による歩留低下もおさえたシ1.トキーバ
リアダイオードの製造が可能となる。
【図面の簡単な説明】
第1図は本発明の一実施例によるシ舊ットキーパリアダ
イオードのt離形成工程における断面図、第2図は従来
のシ1.トキーパリアダイオード電極形成工程の断面図
である。

Claims (1)

    【特許請求の範囲】
  1.  半導体基板上の所定部にフォトレジストを形成し、そ
    の後全面に電極金属を形成し、前記フォトレジスト上の
    前記電極金属にレーザースクライバーを用いて破断部を
    形成し、しかる後フォトレジスト溶解液に浸漬して前記
    フォトレジストとともにその上の前記金属を除去するこ
    とを特徴とする半導体装置の電極形成方法。
JP18480684A 1984-09-04 1984-09-04 半導体装置の電極形成方法 Pending JPS6163026A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP18480684A JPS6163026A (ja) 1984-09-04 1984-09-04 半導体装置の電極形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP18480684A JPS6163026A (ja) 1984-09-04 1984-09-04 半導体装置の電極形成方法

Publications (1)

Publication Number Publication Date
JPS6163026A true JPS6163026A (ja) 1986-04-01

Family

ID=16159616

Family Applications (1)

Application Number Title Priority Date Filing Date
JP18480684A Pending JPS6163026A (ja) 1984-09-04 1984-09-04 半導体装置の電極形成方法

Country Status (1)

Country Link
JP (1) JPS6163026A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0354864A (ja) * 1989-07-24 1991-03-08 Nec Corp ショットキー電極形成方法
JP2010518610A (ja) * 2007-02-06 2010-05-27 フラウンホーファー−ゲゼルシャフト ツール フエルデルング デア アンゲヴァンテン フォルシュング エー.ファオ. 半導体基板上にパターンを形成するための方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0354864A (ja) * 1989-07-24 1991-03-08 Nec Corp ショットキー電極形成方法
JP2010518610A (ja) * 2007-02-06 2010-05-27 フラウンホーファー−ゲゼルシャフト ツール フエルデルング デア アンゲヴァンテン フォルシュング エー.ファオ. 半導体基板上にパターンを形成するための方法
US8236689B2 (en) 2007-02-06 2012-08-07 Fraunhofer-Gesellschaft Zur Forderung Der Angewandten Forschung E.V. Method for applying a structure to a semiconductor element

Similar Documents

Publication Publication Date Title
US4181755A (en) Thin film pattern generation by an inverse self-lifting technique
DE102014107557B4 (de) Verfahren zum Bearbeiten eines Halbleiterwerkstücks
DE2723944C2 (de) Verfahren zum Herstellen einer Anordnung aus einer strukturierten Schicht und einem Muster
US4451554A (en) Method of forming thin-film pattern
DE3604368A1 (de) Verfahren zur herstellung eines duennfilm-transistors
US4080722A (en) Method of manufacturing semiconductor devices having a copper heat capacitor and/or copper heat sink
US3747202A (en) Method of making beam leads on substrates
US3878008A (en) Method of forming high reliability mesa diode
JPS6163026A (ja) 半導体装置の電極形成方法
DE1929084C3 (de) Ätzlösung für ein Verfahren zum Herstellen eines Halbleiterbauelementes
US4067100A (en) Method of making a semiconductor device
US4035206A (en) Method of manufacturing a semiconductor device having a pattern of conductors
DE102020002007A1 (de) Nasschemische die-vereinzelungssysteme und zugehörige verfahren
US3953266A (en) Process for fabricating a semiconductor device
US3813762A (en) Method of producing schottky contacts
JP2000232090A (ja) ガラスパッシベーション膜の除去方法
JP2000232090A5 (ja)
JPS628943B2 (ja)
JPS58107684A (ja) シヨツトキバリアダイオ−ドの電極形成方法
JPS63140088A (ja) 電極の加工方法
JPS5950221B2 (ja) 半導体装置の製造方法
JPS62186569A (ja) 電界効果型トランジスタの製造方法
JPH01108726A (ja) 半導体装置の製造方法
JPS6019661B2 (ja) 電極形成法
JPS6141129B2 (ja)