JPS6162956A - 処理装置のipl制御方式 - Google Patents
処理装置のipl制御方式Info
- Publication number
- JPS6162956A JPS6162956A JP59184589A JP18458984A JPS6162956A JP S6162956 A JPS6162956 A JP S6162956A JP 59184589 A JP59184589 A JP 59184589A JP 18458984 A JP18458984 A JP 18458984A JP S6162956 A JPS6162956 A JP S6162956A
- Authority
- JP
- Japan
- Prior art keywords
- ipl
- processor
- power
- execution
- power outage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の利用分野〕
本発明は、処理装置のIPL制御方式に関する。
〔発明の背景]
処理装置の運転操作を軽減するため、処理装置の電源を
投入することで、IMp L (イニシャルマイクロプ
ログラムロード)からプログラムのIPLまでを自動的
に処理することが行なわれている。一般的に、この方式
の実現のために、論理回路の電源の立上りを回路で検出
しスタートする回路が使用されている。この回路は停電
などで電圧が変動しても同様に動作する。
投入することで、IMp L (イニシャルマイクロプ
ログラムロード)からプログラムのIPLまでを自動的
に処理することが行なわれている。一般的に、この方式
の実現のために、論理回路の電源の立上りを回路で検出
しスタートする回路が使用されている。この回路は停電
などで電圧が変動しても同様に動作する。
処理装置がJOBを実行中に瞬間停電が発生すると、こ
の回路によりIMpL 、IPLが自動的に実行される
。このことは停電前実行中のJOBが中途で打切られ、
具合が悪い。
の回路によりIMpL 、IPLが自動的に実行される
。このことは停電前実行中のJOBが中途で打切られ、
具合が悪い。
本発明は、上記問題を解決することが目的である。
本発明では、瞬間停電による電源立上り時には自動的な
lpLを抑止し、以前圧実行していりJ OBの後処理
を実行するための人手介入の余地をあたえることを特徴
とするものである。
lpLを抑止し、以前圧実行していりJ OBの後処理
を実行するための人手介入の余地をあたえることを特徴
とするものである。
以下、本発明の一実施例を第1図から第5図により説明
する。第1図A、Bは本発明を使用しない場合と使用し
た場合のIMpLからIPLおよびプログラムの実行ま
での順序を示している。処理装置は電源をONにすると
、自動的にIMpLを実行し、終了後あらかじめプリセ
ットされているIPL用装置番号に対しI f) Lコ
マンドを発行し、プログラムをロードし実行を開始する
。これらすべては人手の介入なしに実行される。
する。第1図A、Bは本発明を使用しない場合と使用し
た場合のIMpLからIPLおよびプログラムの実行ま
での順序を示している。処理装置は電源をONにすると
、自動的にIMpLを実行し、終了後あらかじめプリセ
ットされているIPL用装置番号に対しI f) Lコ
マンドを発行し、プログラムをロードし実行を開始する
。これらすべては人手の介入なしに実行される。
本発明は、この人手介入の不用なシステムにおいて、異
常なIMpLによる期待しないIPLの実行を防ぐため
にある。第1図Bは、Aに対し、停電後のIMpLの判
寓を追加している。
常なIMpLによる期待しないIPLの実行を防ぐため
にある。第1図Bは、Aに対し、停電後のIMpLの判
寓を追加している。
瞬間停電による停電後の予期せぬIMpLの実。
行を判別1.、通常のパワーオンでないことを検出した
場合には、自動的なIPLを実行せずに異常警告を出す
ことで、すみゃかに停電に対する処置の実行を可能とす
る。
場合には、自動的なIPLを実行せずに異常警告を出す
ことで、すみゃかに停電に対する処置の実行を可能とす
る。
第2図は、本発明を使用している処理装置で、処理を実
行中に停電が発生した場合の動作をタイムチャートで示
している。処理装置の電源が停電となると、当然処理装
置内部の各素子で使用している電圧は低下1−1ついに
は動作不能とt「る。この時これらの電圧を停電検出回
路でチェックし停電を検出する。停電検出ができても、
その電源自体が停電により無くなってしまっては意味が
ない。停電、検出回路の電源は電池など停電の発生する
電源とは別にする。またこの停電検出回路は、停電が検
出されると、停電を検出したことを保持しておく。
行中に停電が発生した場合の動作をタイムチャートで示
している。処理装置の電源が停電となると、当然処理装
置内部の各素子で使用している電圧は低下1−1ついに
は動作不能とt「る。この時これらの電圧を停電検出回
路でチェックし停電を検出する。停電検出ができても、
その電源自体が停電により無くなってしまっては意味が
ない。停電、検出回路の電源は電池など停電の発生する
電源とは別にする。またこの停電検出回路は、停電が検
出されると、停電を検出したことを保持しておく。
停電時間の短い瞬間停電のとき、素子に供給されている
電源は一度電圧は下がり再度回復する。
電源は一度電圧は下がり再度回復する。
この回復状態が通常の電源オンと同様であると、処理装
置のIMpL開始回路が働きI kl pLが開始され
、コントロールのプログラムVC(jLいIMp Lが
実行される。I M p L終了後、IPLの実行前、
停電検出回路の状態がチェックされる。
置のIMpL開始回路が働きI kl pLが開始され
、コントロールのプログラムVC(jLいIMp Lが
実行される。I M p L終了後、IPLの実行前、
停電検出回路の状態がチェックされる。
もし停電を検出したことを保持していた場合には異常を
警告し、IPLを抑止する。
警告し、IPLを抑止する。
第5図は停電検出回路を示す。この回路は停電検出部5
、停電検出保持部2で構成される。
、停電検出保持部2で構成される。
停電検出保持部2はフリップフロタブから成り、これは
停電検出部5の出力でセットされ、処理装置の電源オン
キー信号5および電源オフキー信号乙のオアゲート4を
介した信号でリセットされる。
停電検出部5の出力でセットされ、処理装置の電源オン
キー信号5および電源オフキー信号乙のオアゲート4を
介した信号でリセットされる。
本発明によれば、処理装置の電源を投入することにより
、自動的にIMpL、IPLを実行1する処理装置にお
いて、瞬間停電発生時のあやまったIPLを抑止するこ
とができ、停電時におけるプログラムの回復処理をスム
ーズに実行可能となる。
、自動的にIMpL、IPLを実行1する処理装置にお
いて、瞬間停電発生時のあやまったIPLを抑止するこ
とができ、停電時におけるプログラムの回復処理をスム
ーズに実行可能となる。
第1図のイ、Bはそれぞれ本発明を使用しない場合のI
MpL、IPLの実行順序、本発明によるIMpL、I
PLの実行順序のフローチャート。第2図は処理の実行
中に停電が発生してからIMpLが開始するまでのタイ
ムチャート。第3図は停電検出回路を示す図である。 5・・・停電検出部、 2・・・停電状態保持部。
MpL、IPLの実行順序、本発明によるIMpL、I
PLの実行順序のフローチャート。第2図は処理の実行
中に停電が発生してからIMpLが開始するまでのタイ
ムチャート。第3図は停電検出回路を示す図である。 5・・・停電検出部、 2・・・停電状態保持部。
Claims (1)
- 電源を投入することによりIMPL(イニシャル マイ
クロプログラム ロード)を開始し、引き続きIPL(
イニシャル プログラム ロード)を実行する機能を有
する処理装置において、処理装置に給電する電源系の停
電を検出し、停電が発生したことを記憶する手段を設け
、停電後の電源立上り時にはIMPL後のIPLを上記
記憶内容により抑止することを特徴とするIPL制御方
式。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP59184589A JPS6162956A (ja) | 1984-09-05 | 1984-09-05 | 処理装置のipl制御方式 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP59184589A JPS6162956A (ja) | 1984-09-05 | 1984-09-05 | 処理装置のipl制御方式 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS6162956A true JPS6162956A (ja) | 1986-03-31 |
JPH0316656B2 JPH0316656B2 (ja) | 1991-03-06 |
Family
ID=16155847
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP59184589A Granted JPS6162956A (ja) | 1984-09-05 | 1984-09-05 | 処理装置のipl制御方式 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS6162956A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH01158597A (ja) * | 1987-12-15 | 1989-06-21 | Tokyo Electric Co Ltd | 電子式キャッシュレジスタ |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5725044A (en) * | 1980-07-21 | 1982-02-09 | Hitachi Ltd | Initial microprogram load execution control system |
JPS5887636A (ja) * | 1981-11-20 | 1983-05-25 | Fujitsu Ltd | プログラム・ロ−ド方式 |
-
1984
- 1984-09-05 JP JP59184589A patent/JPS6162956A/ja active Granted
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5725044A (en) * | 1980-07-21 | 1982-02-09 | Hitachi Ltd | Initial microprogram load execution control system |
JPS5887636A (ja) * | 1981-11-20 | 1983-05-25 | Fujitsu Ltd | プログラム・ロ−ド方式 |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH01158597A (ja) * | 1987-12-15 | 1989-06-21 | Tokyo Electric Co Ltd | 電子式キャッシュレジスタ |
Also Published As
Publication number | Publication date |
---|---|
JPH0316656B2 (ja) | 1991-03-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE68929536T2 (de) | Vorrichtung und Verfahren zur Gewährleistung der Kontinuität des Betriebs in einem System | |
JP3224153B2 (ja) | 改良型データ保護システム及びデータ保護方法 | |
JPS6162956A (ja) | 処理装置のipl制御方式 | |
CN111400136A (zh) | 服务器专用的gpu故障保护装置、方法、设备及介质 | |
CN219225479U (zh) | 一种带电源低压监测保护的嵌入式系统 | |
US20190250685A1 (en) | Computer system, operational method for a microcontroller, and computer program product | |
JPS626268Y2 (ja) | ||
JP2982294B2 (ja) | プログラマブルコントローラの瞬時停電時間検出方法 | |
JPH0325813B2 (ja) | ||
JPH0728572A (ja) | 停電時自動データ保存装置 | |
JPS62281781A (ja) | 故障情報モニタリング方法 | |
JPH05108503A (ja) | 停電処理方式 | |
JPS61141059A (ja) | 端末装置 | |
JPH01245322A (ja) | マイクロプロセッサの停電制御回路 | |
JPS60247750A (ja) | システム初期構成制御方式 | |
JPS61283939A (ja) | メモリ保護回路 | |
JPS6455686A (en) | Card device | |
JPS61265613A (ja) | デ−タ処理装置 | |
JP3207446B2 (ja) | コントローラシステムのシステム停止方式 | |
JPS61114323A (ja) | 情報処理装置の電源異常処理方法 | |
JPS6455688A (en) | Card device | |
JPH02264317A (ja) | データ処理装置 | |
JP2008151942A (ja) | 画像形成装置 | |
JPH0687213B2 (ja) | データ処理装置 | |
CN116884468A (zh) | 一种存储设备的备电功能的测试方法、装置以及介质 |