JPS6161443A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JPS6161443A
JPS6161443A JP18391584A JP18391584A JPS6161443A JP S6161443 A JPS6161443 A JP S6161443A JP 18391584 A JP18391584 A JP 18391584A JP 18391584 A JP18391584 A JP 18391584A JP S6161443 A JPS6161443 A JP S6161443A
Authority
JP
Japan
Prior art keywords
polycrystalline silicon
film
layer
insulating film
metal silicide
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP18391584A
Other languages
English (en)
Inventor
Takeshi Okazawa
武 岡澤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP18391584A priority Critical patent/JPS6161443A/ja
Publication of JPS6161443A publication Critical patent/JPS6161443A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28525Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table the conductive layers comprising semiconducting material

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 (産業上の分野) 本発明は、半導体装置の製造方法に関するもので、とぐ
に−導電性を有する多結晶シリコンを用いた微細な配線
及び電極領域を低抵抗化する製造方法に関するものであ
る。
(発明の背景) 現在、半導体装置、特にMO8O8溝体装置において、
多結晶シリコンは、物性の安定性と、優れた適用性から
、広く用いられている。そのうち、MO3fi半導体装
置では、ゲート電極及び、配線領域として多く使われて
いるが、欠点のひとつは。
その比抵抗が比較的高いことである。適度忙不純物を導
入し次多結晶シリコンは、比抵抗を下げることは出来る
ものの、その値は、たとえばアルミニウムのような金属
に対して、約2桁高い。この比抵抗の高さは、従来は、
それを考慮して設計が行なわれていたせいもあるが、そ
れほど問題にされていなかった。しかし、近年多結晶シ
リコンの比抵抗値は少しずつ問題にされつつある。それ
は装置がよシ高集積性を目指し、装置上構成する各素子
及び素子間の配線領域の寸法を縮小化するためである。
すなわち、多結晶シリ;/によ膜形成されるゲート電極
及び配線領域は、近年ますます細く、長くなる傾向にお
る。そのため、装置において多結晶シリコンに起因する
配線抵抗は非常に大きくなシ、装置の性能、特に動作ス
ピード性能に影響を与えるようになってきている。それ
を避けるには、多結晶シリコン基板わる材料を導入すれ
ばよいが、そのためには現在の製造方法を大幅に変更す
るという問題が伴ない、まfcfP性上の不安も残る。
そこで現在よく用いられている方法は、多結晶シリコン
層の一部を低抵抗化する金属シリサイド形成法である。
この方法だと、従来の多結晶シリコンを用い友場合と比
較して製造方法における変更は、わずかで、また、その
方法自身も比較的単純である。
(従来技術) 第2図(a)〜(f)は、従来の金属シリサイド形成法
を示した一例である。
第2図(alに示すように、シリコン基板2Lの一主表
面上に、例えば、酸化シリコンや窒化シリコンよシ成る
第1の絶縁膜22を形成する。
この膜は、例えばMO8型半導体装置の場合、ゲート絶
縁膜や素子間分離絶縁膜となる場合がある。
つづいて、前記第1の絶縁膜22に接して、多結晶シリ
コン膜23が形成される。この多結晶シリコン膜には、
例えばリンやホウ素などの不純物が適度に含まれていて
もよい。次に、前記多結晶シリコン膜23の上には、例
えば窒化シリコ/のような、シリコンの熱酸化に際して
、酸化を阻止する性質を有する第2の絶縁膜24t−形
成する。次に、公知のフォトエツチング技術を用いて前
記第2の絶縁膜24及び前記多結晶シリコン膜23の一
部を順に除去し、所定の領域にのみ第2の絶縁膜24A
及び多結晶シリコ/膜23Aを形成することにより第2
図(b)の構造を得る。
つづいて、装置全体を、高温酸化性雰囲気中にさらすと
前記、多結晶シリコン膜23Aの、前記第2の絶縁膜2
4Aにおおわれた領域を除く領域にのみ側面酸化シリコ
ン膜27人、27Bt−形成することが出来る。その結
果、第2図(C)の構造を得る。
つづいて、前記第2の絶+aJ[24Aを除去した後、
第2図(d)に示すように装置全体に金属膜25を、公
知の成長技術を用いて形成する。この金属膜25は例え
ば、タングステン、チク/モリブデン、タンタル、クロ
ム、白金などである。
7次に、適当な熱処理を施すことによ)、前記金属膜2
5のうち前記、多結晶シリコン23Aと接触している領
域のみで、金属とシリコンが反応して、金属シリサイド
層26(第2図(e))が形成される。
また、その際、前記金属膜25のうち、前記第1の絶縁
膜22及び、前記側面酸化シリコン膜27A、27B 
に接している領域では、金属原子はシリコンと反応する
ことなく、金属の状態が保友れる。最後罠、前記未反応
の金属層25A、25Bt”選択的に除去することによ
り、第2図げ)に示すような、多結晶シリコン23人の
表面領域にのみ、自己整合的に、金属シリサイド層26
t−形成した構造が得られる。
この方法は、特殊なエツチング法を用いること無しに、
金属シリサイド層を多結晶シリコン膜上に自己整合的に
形成することが出来るという大きな利点を有する反面次
に述べるような問題点を含んでいる。
第2図ic+で示した工程は、多結晶シリコン膜23A
の側面に酸化シリコン膜27A、27Bを成長する工程
であるが、この成長方法は、前述したよりに、多結晶シ
リコン膜23人上に、自己整合的に形成した第2の絶縁
膜24人を利用して、この第2の絶縁膜24人が酸化に
際しての阻止膜となる現象から、前記多結晶シリコン膜
23Aの側面にのみ選択的に側面酸化シリコン膜27A
、27Bt−成長しようというものである。
この側面酸化シリコ/膜27A 、 27BFi、その
後の金属シリサイド層形成に際して多結晶シリコン膜2
3人と、他の領域との電気的短絡を防ぐという目的が大
きく、特に、前記多結晶シリコ/膜23人が、MO8f
Jl半導体装置のゲート電極として用いられている際は
ソース、ドレイン拡散層領域と■短絡金防ぐという点で
は大きな効果を有している。
しかし、その反面でこのような側面酸化クリコン膜27
A、27Bはその成長時に、前記多結晶シリコン膜23
人の側面を侵蝕して成長するため、最終的に得られた多
結晶シリコン23Aの大きさはあらかじめ形成した大き
さく第2図(blの23A)よ)も若干小さくなってい
る。
この大きさの差は、多結晶シリコンの両側面で合計して
、通常0.3〜0.4μm@度であるが、この値は素子
の大きさ自身が1.0−40μmのレベルになると、1
0〜20%に達し、決して無視出来る値では無くなって
くる。そこでそのような多結晶シリコンの側面を酸化す
ることの無い、製造方法が要求されてくることになるが
、前述したように装置の製造過程においてよシ良い信頼
性を有した工程を採用しようと思えば前述し九側面酸化
工程は避けることが出来ないのが現状でおる。
(発明の構成) 本発明は、そのような金属シリサイド層形成法において
、前述した素子の寸法の制御に伴う問題を解決する方法
を与えるものでその要旨は、従来例で用いられた側面酸
化工程を除くこと?可能とする製造方法を与えるもので
ある。
(実施例) 第り図(al〜(glは、本発明に基づく一実施例を、
各工程に従って示した断面構造を示している。
第1図Talに示すように、シリコン基板【Lの表面上
に例えば酸化シリコンや窒化7リコンより成る第1の絶
縁膜12を形成する。前記第りの絶縁膜12は例えばM
O8型半導体装置の場合、ゲート絶縁膜や素子間分離絶
縁膜となる場合がある。
つづいて、前記第1の絶縁膜12に接して、多結晶シリ
コン膜13が形成される。前記多結晶シリコン膜L3に
は、たとえば、リン、ホウ素、砒素などの不純物が含ま
れていてもよい。次に、前記多結晶シリコ/膜■3の表
面に、第2の絶縁膜14を形成する。前記、第2の絶縁
膜L4は、のちの工程で金属と反応して金属シリサイド
化することが無けれ′ばどのような膜でもかまわないが
例えば。
酸化シリコンや窒化シリコンなどが適している。
次に、公知の7オトエ、チング技術を用いて、前記第2
の絶縁膜L4O所定の領域を選択的に除去して前記多結
晶シリコン膜13の表面fir:露出せしめる。前述の
所定の領域とは、後の工程で最終的て、金属シリサイド
層が形成されるべき領域て対応している。
第り図(blで示し、た工程で、前記多結晶シリコン膜
13の所定の領域を露出せしめた後、前記露出せしめた
多結晶シリコン膜L3の所定の領域を少なくともおおう
ようにして、金属膜15t−1公知の成長技術を用いて
成長する(第1図(C))。
前記、金属膜15は、適当な熱処理工程を経ることによ
シ多結晶シリコン膜13と反応して、金属シリサイド層
になシ得る性質を有することが必要で、たとえばタング
ステン、モリブデンチク/lタンタル、クロム白金など
である。
次に第り図fdlに示すように、適当な熱処理工程を経
ることによシ、前記金属層L5は、前記多結晶シI)コ
ン膜13と前記露出せしめた領域でのみ反応して、金属
シリサイド層L6t−形成することができる。前記金属
fR15は、前記露出せしめた領域を除く領域では、前
記第2の絶縁膜の一部L4A、14Bとのみ接している
ため前記、第2の絶縁膜の性質から、成長時の金属層の
ままの状態で残される(第1図(dlのl 5A、15
B)。
続いて、第り図(elに示すように、前記金属層L5A
、15Bのみを選択的に除去する。その際、前記、金属
シリサイド化16は除去されないで残る。
次に、前記第2の絶縁膜L4A、14Bを除去すると、
第1図ば)に示す構造が得られる。
つづいて、前記金属シリサイド層L6は、前記多結晶シ
リコン層【3のエツチ7グに際してエツチングレートが
小さく、そのエツチングレートの差を考慮すれば、前記
金属シリサイド層L6はマスクとして利用し得る。従っ
て、前記多結晶シリコンは、前記金属シリサイド層L6
におおわ几た領域を除く領域のみ選択的に除去すること
が出来る。
その結果、第1図(glで示すように、前記多結晶シリ
コン層は、前記金属シリサイド層16と自己整合的に残
される(第1図(glの13A)。
その結果、多結晶シリコン層は、金属シリサイド層を表
面に形成した状態で、前記第1の絶縁膜上の所定の領域
に形成することが可能になる。
(発明の効果) 本発明の効果は、金属シリサイド層を表面に形成した多
結晶ンリコン層の横方向の寸法を再現性良く制御できる
というもので多結晶シリコンの横方向の寸法は、金属シ
リサイド層の寸法により決定される。従って従来問題と
された多結晶シリコンの側面を酸化するという工程を全
く必要としないことが特徴である。その結果、多結晶シ
リコンの寸法の制御性は非常によい。また、金属シリサ
イド層は、前述し次ように、第2の絶縁膜の一部領域全
開孔してその領域にのみ形成されるため、市記第2の絶
縁膜の開孔部の寸法を制御することでよい。しかし、前
記第2の絶縁膜は、金属シリサイド化反応の阻止膜とな
ればよいので、!!9に厚く形成することは無く、第2
の絶縁膜の開孔部の寸法制御性も従来の技術のみで非常
て良いといえる。従って本発明の示すところの製造方法
を用いれば、金属シリサイド層を表面に有する多結晶シ
リコ/の寸法をすぐれた制御性で製造することが可能で
おる。
【図面の簡単な説明】
第り図(al〜(glは、本発明に基づく製造方法の一
実施例を、各工穆毎に示した断面構造を、また第2図(
al〜げ)は同様の構造を得る従来技術の代表例?工程
層に表わした断面図である。 11.21・・・・・・シリコン基板、12.22・・
・・・・第1の絶縁膜、13.23・・・・・・多結晶
シリコン層、L4゜24・・・・・・第2の絶縁膜、1
5.25・・・用金属膜、16、26・・・・・・金属
シリサイド層、27・・・・・・側面酸化膜。 壕1 図 芽2 図

Claims (1)

    【特許請求の範囲】
  1.  シリコン基板上に第1の絶縁膜を形成する工程と、前
    記第1の絶縁膜に接して多結晶シリコン層を形成する工
    程と、次いで前記多結晶シリコン層上に第2の絶縁膜を
    形成する工程と、前記第2の絶縁膜における所定の領域
    を除去することにより、前記所定の領域の前記多結晶シ
    リコン層表面を露出せしめる工程と、前記露出せしめた
    多結晶シリコン層表面に金属シリサイド層を選択的に形
    成する工程と、前記金属シリサイド層を形成した領域を
    除く領域の前記第2の絶縁膜及び前記多結晶シリコン層
    を順次除去する工程とを含むことを特徴とする半導体装
    置の製造方法。
JP18391584A 1984-09-03 1984-09-03 半導体装置の製造方法 Pending JPS6161443A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP18391584A JPS6161443A (ja) 1984-09-03 1984-09-03 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP18391584A JPS6161443A (ja) 1984-09-03 1984-09-03 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JPS6161443A true JPS6161443A (ja) 1986-03-29

Family

ID=16144035

Family Applications (1)

Application Number Title Priority Date Filing Date
JP18391584A Pending JPS6161443A (ja) 1984-09-03 1984-09-03 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JPS6161443A (ja)

Similar Documents

Publication Publication Date Title
JP2857006B2 (ja) Mos集積回路上の自己整列珪化コバルト
US5196360A (en) Methods for inhibiting outgrowth of silicide in self-aligned silicide process
JPH0638496B2 (ja) 半導体装置
JPS6056293B2 (ja) 半導体集積回路装置の製造方法
JPS603158A (ja) 電界効果トランジスタの形成方法
JPS61127124A (ja) 半導体装置
JPS6161443A (ja) 半導体装置の製造方法
JP3436315B2 (ja) Monos型半導体不揮発性記憶装置の製造方法及び、半導体装置の製造方法
JPS609160A (ja) 半導体装置およびその製造方法
JPS6276560A (ja) 半導体装置の製造方法
JPS60775A (ja) 半導体装置およびその製造方法
JPS6132576A (ja) 半導体装置
JPS6310896B2 (ja)
JPS6197975A (ja) 半導体装置の製造方法
JPS5836505B2 (ja) 半導体記憶装置の製造方法
JPS6159675B2 (ja)
JPH069201B2 (ja) 半導体装置用電極・配線
JPS62104078A (ja) 半導体集積回路装置の製造方法
JPH0669156A (ja) 半導体集積回路装置の製造方法
JPS59121978A (ja) 半導体装置の製造方法
JPS61248476A (ja) 半導体装置の製造方法
JPS61135156A (ja) 半導体装置およびその製造方法
JPH0318034A (ja) 半導体装置の製造方法
JPH01106468A (ja) 半導体装置およびその製造方法
JPS62143422A (ja) 半導体装置の製造方法