JPS6159848A - リ−ドレスチツプキヤリアを用いたフリツプチツプ実装方法 - Google Patents
リ−ドレスチツプキヤリアを用いたフリツプチツプ実装方法Info
- Publication number
- JPS6159848A JPS6159848A JP18192384A JP18192384A JPS6159848A JP S6159848 A JPS6159848 A JP S6159848A JP 18192384 A JP18192384 A JP 18192384A JP 18192384 A JP18192384 A JP 18192384A JP S6159848 A JPS6159848 A JP S6159848A
- Authority
- JP
- Japan
- Prior art keywords
- flip chip
- chip
- lcc
- flip
- bump
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
- H01L2224/818—Bonding techniques
- H01L2224/81801—Soldering or alloying
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01082—Lead [Pb]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/161—Cap
- H01L2924/1615—Shape
- H01L2924/16195—Flat cap [not enclosing an internal cavity]
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Wire Bonding (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、集積回路（以下、ＬＳＩと称する）チップを
プリント基板に実装するに際し、ＬＳＩチップをバンプ
接合でボンディングするフリップチップにし、且つリー
ドレス・チップ・キャリア（ＬＣＣ）を用いて実装する
実装方法に関するものである。
プリント基板に実装するに際し、ＬＳＩチップをバンプ
接合でボンディングするフリップチップにし、且つリー
ドレス・チップ・キャリア（ＬＣＣ）を用いて実装する
実装方法に関するものである。
ＬＳＩチップを実装する場合に、ＬＳＩチップをフリッ
プチップにしてバンプ接合でボンディングする方法を用
いると、実装密度を上げ得ることが知られている。また
、フリップチップをペアチップのまま実装すると、実装
密度が上がり、且つフリップチップを直接冷却できて、
好ましい。しかし、実際には汚染、取扱い上の問題があ
るため、ＬＳＩチップをフリップチップにした場合には
、そのチップを何らかの方法で封止するのが一般的であ
る。
プチップにしてバンプ接合でボンディングする方法を用
いると、実装密度を上げ得ることが知られている。また
、フリップチップをペアチップのまま実装すると、実装
密度が上がり、且つフリップチップを直接冷却できて、
好ましい。しかし、実際には汚染、取扱い上の問題があ
るため、ＬＳＩチップをフリップチップにした場合には
、そのチップを何らかの方法で封止するのが一般的であ
る。
このごとから、ＬＳＩチップをフリップチップにした場
合には、そのチップをＬＣＣを用いて１：ｌ止し、この
ＬＣＣにより基板に実装することが考えられ、これによ
り実質的にはＬＣＣを実装することになる。
合には、そのチップをＬＣＣを用いて１：ｌ止し、この
ＬＣＣにより基板に実装することが考えられ、これによ
り実質的にはＬＣＣを実装することになる。
そこで、上記ＬＣＣを用いたフリップチップの実装に関
しては、第４図（ａ）、 （ｂ）に示す方法が考えら
れる。即ち、箱形のＬＣＣ２の内部にＬＳＩのフリップ
チップ１をバンプ３の接合でボンディングして搭載し、
ＬＣＣ２にはＭ５を被ぶせて封止する。そして、ＬＣＣ
２の底部のバンプブ４により基（反６にボンディングし
て実装するものである。
しては、第４図（ａ）、 （ｂ）に示す方法が考えら
れる。即ち、箱形のＬＣＣ２の内部にＬＳＩのフリップ
チップ１をバンプ３の接合でボンディングして搭載し、
ＬＣＣ２にはＭ５を被ぶせて封止する。そして、ＬＣＣ
２の底部のバンプブ４により基（反６にボンディングし
て実装するものである。
しかるに上記方法によると、フリップチップＩとＬＣＣ
２の内部の隙間により熱ストレスの逃げが設けられてい
るが、一般に気体は熱抵抗が大きいため、ＬＣＣ２の内
部空間に熱気がこもって放熱性が悪くなり、フリップチ
ップｌに熱的に多大な損傷を与える恐れがある。
２の内部の隙間により熱ストレスの逃げが設けられてい
るが、一般に気体は熱抵抗が大きいため、ＬＣＣ２の内
部空間に熱気がこもって放熱性が悪くなり、フリップチ
ップｌに熱的に多大な損傷を与える恐れがある。
また、第５図（ａ）、 （ｂ）に示すように、ＬＳＩ
のチップｌ′のボンディングパノドと反対側の面で接着
する構造にすると、ＬＳＩチップ１′の発熱による上記
熱ストレス、熱抵抗の問題は改善される。しかし、この
場合はＬＣＣ２か額縁のように形成されることから、（
ｂ）に示すように実装面積が増大するという不具合があ
る。
のチップｌ′のボンディングパノドと反対側の面で接着
する構造にすると、ＬＳＩチップ１′の発熱による上記
熱ストレス、熱抵抗の問題は改善される。しかし、この
場合はＬＣＣ２か額縁のように形成されることから、（
ｂ）に示すように実装面積が増大するという不具合があ
る。
本発明は、このような事情に鑑み、ＬＣＣを用いてＬＳ
Ｉのフリップチップを封止した状態で実装する場合にお
いて、チップ発熱に対する冷却効果を向上し、実装面積
を少なくするようにした実装方法を提供することを目的
とするもので、その手段は、ＬＣＣにＬＳＩのフリップ
チップをバンプ接合して搭載し、該Ｌ ＣＣの底部中心
のバンプにより基板に実装し、上記ＬＣＣに被着される
熱伝専率の良い封止部材を、上記フリップチップのバン
プと反対側に面接触する。また、ＬＣＣ内部のフリ・ノ
ブチップ周囲とバンプ接合部にのみ樹脂封止したＬＣＣ
を用いたフリップチップ実装方法によってなされる。
Ｉのフリップチップを封止した状態で実装する場合にお
いて、チップ発熱に対する冷却効果を向上し、実装面積
を少なくするようにした実装方法を提供することを目的
とするもので、その手段は、ＬＣＣにＬＳＩのフリップ
チップをバンプ接合して搭載し、該Ｌ ＣＣの底部中心
のバンプにより基板に実装し、上記ＬＣＣに被着される
熱伝専率の良い封止部材を、上記フリップチップのバン
プと反対側に面接触する。また、ＬＣＣ内部のフリ・ノ
ブチップ周囲とバンプ接合部にのみ樹脂封止したＬＣＣ
を用いたフリップチップ実装方法によってなされる。
上記実装方法は、ＬＳＩチップをフリップチップにし、
且つＬＣＣを用いて封止することで確実に封止され、こ
の状態でＬＣＣの封止部材を利用し、又はフリップチッ
プの一部樹脂封止しない露出面により放熱して充分冷却
され得るものである。
且つＬＣＣを用いて封止することで確実に封止され、こ
の状態でＬＣＣの封止部材を利用し、又はフリップチッ
プの一部樹脂封止しない露出面により放熱して充分冷却
され得るものである。
以下、図面を参照して本発明の方法に適した実施例につ
いて詳細に説明する。
いて詳細に説明する。
第１図（ａ）、 （ｂ）において本発明の第１の実施
例について説明すると、箱形のＬＣＣ２の内部にＬＳＩ
のフリップチップ１をバンプ３の接合でボンディングし
て搭載する。そして、菫５を熱伝専率の大きい材料で板
状に成形し、この蓋５をＬＣＣ２に被ぶせて封止し、こ
のとき蓋５をフリップチップｌのバンプ３ど反対側に直
接面接触させる。また、ＬＣＣ２は基板６と同−材料又
は同じか同程度の熱膨張率を有する材料で成形し、この
ＬＣＣ底部の中心部に設けたバンプ４の接合でボンディ
ングして）ｉ、１反６に実装するものである。
例について説明すると、箱形のＬＣＣ２の内部にＬＳＩ
のフリップチップ１をバンプ３の接合でボンディングし
て搭載する。そして、菫５を熱伝専率の大きい材料で板
状に成形し、この蓋５をＬＣＣ２に被ぶせて封止し、こ
のとき蓋５をフリップチップｌのバンプ３ど反対側に直
接面接触させる。また、ＬＣＣ２は基板６と同−材料又
は同じか同程度の熱膨張率を有する材料で成形し、この
ＬＣＣ底部の中心部に設けたバンプ４の接合でボンディ
ングして）ｉ、１反６に実装するものである。
ここで、上記フリップチップ１とＬＣＣ２のバンプ３に
用いられる半田の融点は、ＬＣＣ２と基板６のバンプ４
の半［−Ｅｌ融点に比べて大きいものを使用し、フリッ
プチップ１とＬＣＣ２を接合したままでＬＣＣ２を基板
６から低い）品度で溶解して脱着し得るようになってい
る。
用いられる半田の融点は、ＬＣＣ２と基板６のバンプ４
の半［−Ｅｌ融点に比べて大きいものを使用し、フリッ
プチップ１とＬＣＣ２を接合したままでＬＣＣ２を基板
６から低い）品度で溶解して脱着し得るようになってい
る。
上記実装方法により、フリップチップ１は確実に封止さ
れ、フリップチップ１の動作中の発熱はそこに面接触す
る熱伝Ｆｆ、率の良い蓋５により直ちに放熱される。ま
た、ＬＣＣ２と基板６は略同−の材料により同一に熱膨
張することで、フリップチップ発熱時のバンプ４による
接合が確保される。
れ、フリップチップ１の動作中の発熱はそこに面接触す
る熱伝Ｆｆ、率の良い蓋５により直ちに放熱される。ま
た、ＬＣＣ２と基板６は略同−の材料により同一に熱膨
張することで、フリップチップ発熱時のバンプ４による
接合が確保される。
第２図において本発明の第２の実施例について説明する
と、ＬＣＣ２を板状に成形してこの上に第１図同ト°ル
にＬＳＩのフリップチップ１をバンプ３により接合して
塔載し、底部のバンプ４により基１反６に実装する。ま
た、Ｂｅ、Ｃｕ等の熱伝導率の良い薄い材料にによりカ
バー７を帽子状に成形Ｌ、このカバー７の側部全域又は
一部にヘローズ８を形成して上記Ｌ ＣＣ２に被着し、
このとき第１口開（良にカバー７とフリップチップ１を
面接触する。そして、カバー７のフリップチップ１との
接触部外側には必要に応じてヒートシンク９を設けるも
のである。
と、ＬＣＣ２を板状に成形してこの上に第１図同ト°ル
にＬＳＩのフリップチップ１をバンプ３により接合して
塔載し、底部のバンプ４により基１反６に実装する。ま
た、Ｂｅ、Ｃｕ等の熱伝導率の良い薄い材料にによりカ
バー７を帽子状に成形Ｌ、このカバー７の側部全域又は
一部にヘローズ８を形成して上記Ｌ ＣＣ２に被着し、
このとき第１口開（良にカバー７とフリップチップ１を
面接触する。そして、カバー７のフリップチップ１との
接触部外側には必要に応じてヒートシンク９を設けるも
のである。
上記実装方法により、第１図の実施例に加えてフリップ
チップ１の動作中の発熱によりカバー７のへローズ８が
伸長することで、熱ストレスが１段載される。また、ヒ
ートシンク９の使用により放熱面積が拡大して冷却効果
が向上する。
チップ１の動作中の発熱によりカバー７のへローズ８が
伸長することで、熱ストレスが１段載される。また、ヒ
ートシンク９の使用により放熱面積が拡大して冷却効果
が向上する。
第３図において本発明の第３の実施例について説明する
と、箱形のＬＣＣ２の内部に上記実施例と同様にＬＳＩ
のフリップチップ１を搭載し゛、このフリップチップ１
の周囲とバンプ３による接合部にポリアミド、ポリイミ
ド等の不活性熱ストレス吸収剤から成る樹脂１ｏをコー
ティングするものである。
と、箱形のＬＣＣ２の内部に上記実施例と同様にＬＳＩ
のフリップチップ１を搭載し゛、このフリップチップ１
の周囲とバンプ３による接合部にポリアミド、ポリイミ
ド等の不活性熱ストレス吸収剤から成る樹脂１ｏをコー
ティングするものである。
上記実装方法により、フリップチップ１は上面を除いて
樹脂１０により封止され、その動作中の発熱は露出する
上面から直接放熱される。
樹脂１０により封止され、その動作中の発熱は露出する
上面から直接放熱される。
以上、本発明の実装方法の実施例について述べたが、本
発明は上記実施例のみに限定されるものではない。
発明は上記実施例のみに限定されるものではない。
以上の説明から明らかなように、本発明によれば、ＬＳ
Ｉチップを実装する場合に、ＬＳＩチップをフリップチ
ップにし且つＬＣＣを用いて封１トした状態で実装する
ので、実装面積が少なく、実際の取扱いの際の汚染等の
問題が無くなる。ＬＣＣに被着して封止する蓋やカバー
をフリップチップに面接触して放熱するので冷却効果が
大きく、第２の実施例の場合はフリップチップに対する
熱的損傷が低減して一層有効である。第３の実施例では
フリップチップの一部が露出しているので、放熱性が良
く、一部露出することに伴う不具合は通常の取扱いにお
いてあまり問題にならない。フリップチップ発熱時のＬ
ＣＣと基板の接合性が確保されて好ましく、ＬＣＣのみ
を基板に容易に着脱し得る。
Ｉチップを実装する場合に、ＬＳＩチップをフリップチ
ップにし且つＬＣＣを用いて封１トした状態で実装する
ので、実装面積が少なく、実際の取扱いの際の汚染等の
問題が無くなる。ＬＣＣに被着して封止する蓋やカバー
をフリップチップに面接触して放熱するので冷却効果が
大きく、第２の実施例の場合はフリップチップに対する
熱的損傷が低減して一層有効である。第３の実施例では
フリップチップの一部が露出しているので、放熱性が良
く、一部露出することに伴う不具合は通常の取扱いにお
いてあまり問題にならない。フリップチップ発熱時のＬ
ＣＣと基板の接合性が確保されて好ましく、ＬＣＣのみ
を基板に容易に着脱し得る。
第１図（ａ）、 （ｂ）は本発明の実装方法の第１の
実施例を示す断面図と底面図、第２図は同第２の実施例
を示す断面図、第３図は同第３の実施例を示す断面図、
第４図（ａ）、 （ｂ）は従来例を示す断面図と底面
図、第５図（ａ）、 （ｂ）は他の従来例を示す断面
図と底面図である。 図中、 ■はフリップチップ、 ２はＬＣＣ。 ３．４はバンプ、 ５は蓋、 ６は基板、 ７ば
カバー、 ８はベロτズ、 １０は樹脂、 をそれぞ
れ示す。 、出願人 富士通株式会社 第１図 第２図 第３図 ｎ
実施例を示す断面図と底面図、第２図は同第２の実施例
を示す断面図、第３図は同第３の実施例を示す断面図、
第４図（ａ）、 （ｂ）は従来例を示す断面図と底面
図、第５図（ａ）、 （ｂ）は他の従来例を示す断面
図と底面図である。 図中、 ■はフリップチップ、 ２はＬＣＣ。 ３．４はバンプ、 ５は蓋、 ６は基板、 ７ば
カバー、 ８はベロτズ、 １０は樹脂、 をそれぞ
れ示す。 、出願人 富士通株式会社 第１図 第２図 第３図 ｎ
Claims (3)
- （１）リードレスチップキャリアに集積回路部品のフリ
ップチップをバンプ接合して搭載し、該リードレスチッ
プキャリアの底部中心のバンプにより基板に実装し、上
記リードレスチップキャリアに被着される熱伝導率の良
い封止部材を、上記フリップチップのバンプと反対側に
面接触したことを特徴とするリードレスチップキャリア
を用いたフリップチップ実装方法。 - （２）上記封止部材は側部に伸縮可能なベローズが形成
されることを特徴とする特許請求の範囲第（１）項記載
のリードレスチップキャリアを用いたフリップチップ実
装方法。 - （３）リードレスチップキャリアに集積回路部品のフリ
ップチップをバンプ接合して搭載し、該リードレスチッ
プキャリアの底部中心のバンプにより基板に実装し、上
記リードレスチップキャリア内部のフリップチップ周囲
とバンプ接合部にのみ樹脂封止したことを特徴とするリ
ードレスチップキャリアを用いたフリップチップ実装方
法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18192384A JPS6159848A (ja) | 1984-08-31 | 1984-08-31 | リ−ドレスチツプキヤリアを用いたフリツプチツプ実装方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18192384A JPS6159848A (ja) | 1984-08-31 | 1984-08-31 | リ−ドレスチツプキヤリアを用いたフリツプチツプ実装方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6159848A true JPS6159848A (ja) | 1986-03-27 |
Family
ID=16109266
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP18192384A Pending JPS6159848A (ja) | 1984-08-31 | 1984-08-31 | リ−ドレスチツプキヤリアを用いたフリツプチツプ実装方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6159848A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63204633A (ja) * | 1987-02-19 | 1988-08-24 | Hitachi Ltd | 半導体の冷却装置 |
| JPS63258048A (ja) * | 1987-04-15 | 1988-10-25 | Mitsubishi Electric Corp | 半導体装置 |
-
1984
- 1984-08-31 JP JP18192384A patent/JPS6159848A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63204633A (ja) * | 1987-02-19 | 1988-08-24 | Hitachi Ltd | 半導体の冷却装置 |
| JPS63258048A (ja) * | 1987-04-15 | 1988-10-25 | Mitsubishi Electric Corp | 半導体装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4561011A (en) | Dimensionally stable semiconductor device | |
| US6724080B1 (en) | Heat sink with elevated heat spreader lid | |
| US5367193A (en) | Low cost, thermally efficient, and surface mountable semiconductor package for a high applied power VLSI die | |
| US6011304A (en) | Stiffener ring attachment with holes and removable snap-in heat sink or heat spreader/lid | |
| JP3196762B2 (ja) | 半導体チップ冷却構造 | |
| JPH1174425A (ja) | フリップチップパッケージ用高性能熱拡散装置 | |
| JP3070579B2 (ja) | 半導体装置の実装構造および実装方法 | |
| JPH0964099A (ja) | 半導体装置及びその実装構造 | |
| JP2861981B2 (ja) | 半導体装置の冷却構造 | |
| JP2002190560A (ja) | 半導体装置 | |
| JPH05226487A (ja) | 半導体装置 | |
| US5777385A (en) | Ceramic ball grid array (CBGA) package structure having a heat spreader for integrated-circuit chips | |
| JPH04291750A (ja) | 放熱フィンおよび半導体集積回路装置 | |
| JPS6159848A (ja) | リ−ドレスチツプキヤリアを用いたフリツプチツプ実装方法 | |
| JP2000124259A (ja) | Ｉｃチップ、半導体装置、及び、半導体装置の製造方法 | |
| JPH01217951A (ja) | 半導体装置 | |
| JP2845022B2 (ja) | 半導体装置 | |
| JPH11111897A (ja) | マルチチップ型半導体装置 | |
| JPH0661368A (ja) | フリップチップ型半導体装置 | |
| JPS63293928A (ja) | 電子装置 | |
| JPH0831966A (ja) | 半導体集積回路装置 | |
| JPH05198708A (ja) | 半導体集積回路装置 | |
| JPH08107164A (ja) | 半導体装置 | |
| JPH0658922B2 (ja) | 半導体装置 | |
| TWI285945B (en) | Thermal-enhance semiconductor package and manufacturing method thereof |