JPS6158385A - 液晶デイスプレイ装置 - Google Patents
液晶デイスプレイ装置Info
- Publication number
- JPS6158385A JPS6158385A JP18093584A JP18093584A JPS6158385A JP S6158385 A JPS6158385 A JP S6158385A JP 18093584 A JP18093584 A JP 18093584A JP 18093584 A JP18093584 A JP 18093584A JP S6158385 A JPS6158385 A JP S6158385A
- Authority
- JP
- Japan
- Prior art keywords
- liquid crystal
- display device
- signal
- pixel
- image
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Liquid Crystal Display Device Control (AREA)
- Transforming Electric Information Into Light Information (AREA)
- Video Image Reproduction Devices For Color Tv Systems (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、例えばテレビ受像を行うための液晶ディスプ
レイ装置に関する。
レイ装置に関する。
例えば液晶を用いてテレビ画像を表示することが提案さ
れている。
れている。
第６図において、＋１）はテレビの映像信号が供給され
る入力端子で、この入力端子＋１１からの信号がそれぞ
れ例えばＮチャンネルＦＥＴからなるスイッチング素子
Ｍｚ 、 Ｍ２ ・・・Ｍｍを通じて垂直（Ｙ軸）方
向のラインＬＬ、Ｌ２ ・・・Ｌｍに供給される。な
おｍは水平（Ｘ軸）方向の画素数に相当する数である。
る入力端子で、この入力端子＋１１からの信号がそれぞ
れ例えばＮチャンネルＦＥＴからなるスイッチング素子
Ｍｚ 、 Ｍ２ ・・・Ｍｍを通じて垂直（Ｙ軸）方
向のラインＬＬ、Ｌ２ ・・・Ｌｍに供給される。な
おｍは水平（Ｘ軸）方向の画素数に相当する数である。
さらにｍＰ！のシフトレジスタ（２）が設けられ、この
シフトレジスタ（２）に水平周波数のｍ倍のクロック信
号ΦＩＨ＋ Φ２Ｈが供給され、このシフトレジスタ
（２）の各出力端子からのクロック信号Φ１１（１Φ２
Ｈによって順次走査される駆動パルス信号φＨ□、φＨ
２・・・φ朋がスイッチング素子Ｍ１〜Ｍｍの各制御端
子に供給される。なおシフトレジスタ（２）には低電位
（Ｖ ｓｓ ）と高電位（■ｔｌＤ）が供給され、この
２つの電位の駆動パルスが形成される。
シフトレジスタ（２）に水平周波数のｍ倍のクロック信
号ΦＩＨ＋ Φ２Ｈが供給され、このシフトレジスタ
（２）の各出力端子からのクロック信号Φ１１（１Φ２
Ｈによって順次走査される駆動パルス信号φＨ□、φＨ
２・・・φ朋がスイッチング素子Ｍ１〜Ｍｍの各制御端
子に供給される。なおシフトレジスタ（２）には低電位
（Ｖ ｓｓ ）と高電位（■ｔｌＤ）が供給され、この
２つの電位の駆動パルスが形成される。
また各ラインＬＬ −Ｌｍにそれぞれ例えばＮチャンネ
ルＦＥＴからなるスイッチング素子Ｍ１１゜Ｍ２１ ・
・・Ｍ ｊｌｌ＋ Ｍ １２１ Ｍ２２ ・・・Ｍ ｎ
２１ ＨＨ＋Ｍ１ｍ＋ Ｍ２．ＴＩ・・・Ｍｎｍの一
端が接続される。なおｎは水平走査線数に相当する数で
ある。このスイッチング索子Ｍ１１〜Ｍｎｍの他端がそ
れぞれ液晶セルＣ１□、Ｃ２１・・・Ｃｎｍを通じてタ
ーゲット端子（３）に接続される。
ルＦＥＴからなるスイッチング素子Ｍ１１゜Ｍ２１ ・
・・Ｍ ｊｌｌ＋ Ｍ １２１ Ｍ２２ ・・・Ｍ ｎ
２１ ＨＨ＋Ｍ１ｍ＋ Ｍ２．ＴＩ・・・Ｍｎｍの一
端が接続される。なおｎは水平走査線数に相当する数で
ある。このスイッチング索子Ｍ１１〜Ｍｎｍの他端がそ
れぞれ液晶セルＣ１□、Ｃ２１・・・Ｃｎｍを通じてタ
ーゲット端子（３）に接続される。
さらに１段のシフトレジスタ（４）が設けられ、このシ
フトレジスタ（４）に水平周波数のクロック信号ΦｉＶ
ｒ 中２ｖが供給され、このシフトレジスタ（４）の
各出力端子からのクロック信号ΦｔＶ＋ Φ２Ｖによ
って順次走査される駆動パルス信号φＶｉ ｒ φｖ
２・・・φｖｎが、水平（Ｘ軸）方向のゲート線ＧＬ、
Ｇ２・・・Ｇｎを通じてスイッチング素子Ｍ ｘｉ −
Ｍ ｎｍのＸ軸方向の各列（Ｍ１１〜Ｍｉｍ） 、
ＣＭ２１〜Ｍ ：＋ｍ ）・・・ （Ｍ ｒｕ〜Ｍｎｍ
）ごとの制御端子にそれぞれ供給される。なお、シフト
レジスタ（４）にもシフトレジスタ（２）と同様にｖｓ
ＳとＶＯＯが供給される。
フトレジスタ（４）に水平周波数のクロック信号ΦｉＶ
ｒ 中２ｖが供給され、このシフトレジスタ（４）の
各出力端子からのクロック信号ΦｔＶ＋ Φ２Ｖによ
って順次走査される駆動パルス信号φＶｉ ｒ φｖ
２・・・φｖｎが、水平（Ｘ軸）方向のゲート線ＧＬ、
Ｇ２・・・Ｇｎを通じてスイッチング素子Ｍ ｘｉ −
Ｍ ｎｍのＸ軸方向の各列（Ｍ１１〜Ｍｉｍ） 、
ＣＭ２１〜Ｍ ：＋ｍ ）・・・ （Ｍ ｒｕ〜Ｍｎｍ
）ごとの制御端子にそれぞれ供給される。なお、シフト
レジスタ（４）にもシフトレジスタ（２）と同様にｖｓ
ＳとＶＯＯが供給される。
ずなわらこの回路において、シフトレジスタ（２）。
（４ンには第７図Ａ、Ｂに示すようなりロンク信号ΦＩ
Ｈ１Φ２Ｈ％ΦｉＶ＋ Φ２ｖが供給される。そしてシ
フトレジスタ（２）からは第７図Ｃにポずように各画素
期間ごとにφＨ□〜φＨＴＩＩが出力され、シフトレジ
スタ（４）からは第７図りに示すように１水平期間ごと
にφｖ１〜φｖｎが出力される。さらに入力端子（１）
には第７図已に示すような信号が供給される。
Ｈ１Φ２Ｈ％ΦｉＶ＋ Φ２ｖが供給される。そしてシ
フトレジスタ（２）からは第７図Ｃにポずように各画素
期間ごとにφＨ□〜φＨＴＩＩが出力され、シフトレジ
スタ（４）からは第７図りに示すように１水平期間ごと
にφｖ１〜φｖｎが出力される。さらに入力端子（１）
には第７図已に示すような信号が供給される。
そしてφＶｔ＋ φＨ１が出力されているときは、ス
イッチング索子Ｍ１とＭＬＩ〜Ｍ１１がオンされ、入力
端子（１）→Ｍ１＝Ｌ１→Ｍ１．→Ｃｔｔ−ターゲット
端子（３）の電流路が形成されて液晶セルＣＬ１に入力
端子［１）に供給された信号とターゲット端子（３）と
の電位差が供給される。このためこのセルＣＬｉの容量
分に、１番目の画素の信号による電位差に相当する電荷
がサンプルホールドされる。この電荷量に対応して液晶
の光透過率が変化される。これと同様のことがセルＣ１
２〜Ｃｎｍについて順次行われ、さらに次のフィールド
の信号が供給された時点で各セルＣ１ｌ〜Ｃｎｍの電荷
量が書き換えられる。
イッチング索子Ｍ１とＭＬＩ〜Ｍ１１がオンされ、入力
端子（１）→Ｍ１＝Ｌ１→Ｍ１．→Ｃｔｔ−ターゲット
端子（３）の電流路が形成されて液晶セルＣＬ１に入力
端子［１）に供給された信号とターゲット端子（３）と
の電位差が供給される。このためこのセルＣＬｉの容量
分に、１番目の画素の信号による電位差に相当する電荷
がサンプルホールドされる。この電荷量に対応して液晶
の光透過率が変化される。これと同様のことがセルＣ１
２〜Ｃｎｍについて順次行われ、さらに次のフィールド
の信号が供給された時点で各セルＣ１ｌ〜Ｃｎｍの電荷
量が書き換えられる。
このようにして、映像信号の各画素に対応して液晶セル
Ｃ１１〜Ｃｎｎ＋の光透過率が変化され、これが順次繰
り返されてテレビ画像の表示が行われる。
Ｃ１１〜Ｃｎｎ＋の光透過率が変化され、これが順次繰
り返されてテレビ画像の表示が行われる。
ところで液晶で表示を行う場合には、一般にその信頼性
、寿命を良くするため交流駆動が用いられる。例えばテ
レビ画像の表示においては、１フイールドまたは１フレ
ームごとに映像信号を反転させた信号を入力端子（１）
に供給する。ずなわち入力端子（１１には第７図已に示
すように１フイールドまたは１フレームごとに反転され
た信号が供給される。
、寿命を良くするため交流駆動が用いられる。例えばテ
レビ画像の表示においては、１フイールドまたは１フレ
ームごとに映像信号を反転させた信号を入力端子（１）
に供給する。ずなわち入力端子（１１には第７図已に示
すように１フイールドまたは１フレームごとに反転され
た信号が供給される。
ところで上述の装置において、各液晶セルＣの画素電極
Ｐは、従来は図中に破線で示すように、垂直、水平方向
にそれぞれ整列して配置されていた。一方テレビ画像を
表示する場合に、回路規模を減少させるために、いわゆ
るインターレースされた２つの画面を同一の表示部で表
示することが行われている。このため従来の装置では垂
直の解像度が低下してしまう問題点があった。
Ｐは、従来は図中に破線で示すように、垂直、水平方向
にそれぞれ整列して配置されていた。一方テレビ画像を
表示する場合に、回路規模を減少させるために、いわゆ
るインターレースされた２つの画面を同一の表示部で表
示することが行われている。このため従来の装置では垂
直の解像度が低下してしまう問題点があった。
すなわち例えば第８図Ａに示すように、インク−レース
の第１フイールドのｎ番の走査線と、第２フイールドの
ｎ ＋ ２６４番の走査線とに黒が表示され、他は白の
画像があった場合に、これを同一の表示部で表示すると
同図Ｂに示すように隣接の２つの表示部で黒・白が交互
に表示される。図示の四角は一つの液晶セルを示し、そ
の中の上側の文字は第１フイールドでの黒（Ｂ）及び白
（Ｗ ）の表示を示し、゛下側に第２フイールドでの表
示を示している。この図から明らかなように、上述のよ
うな画像があった場合に、その表示は全体として灰色の
幅が２倍の線が１本表示されていることになり、垂直の
解像度が低下されてしまっていた。
の第１フイールドのｎ番の走査線と、第２フイールドの
ｎ ＋ ２６４番の走査線とに黒が表示され、他は白の
画像があった場合に、これを同一の表示部で表示すると
同図Ｂに示すように隣接の２つの表示部で黒・白が交互
に表示される。図示の四角は一つの液晶セルを示し、そ
の中の上側の文字は第１フイールドでの黒（Ｂ）及び白
（Ｗ ）の表示を示し、゛下側に第２フイールドでの表
示を示している。この図から明らかなように、上述のよ
うな画像があった場合に、その表示は全体として灰色の
幅が２倍の線が１本表示されていることになり、垂直の
解像度が低下されてしまっていた。
従来の装置は上述のように構成されていた。このため従
来の装置では、垂直の解像度の低下によって、画質が極
めて劣化されてしまう問題点があった。
来の装置では、垂直の解像度の低下によって、画質が極
めて劣化されてしまう問題点があった。
本発明は、垂直方向に平行に設けられた複数の第１の信
号線Ｌｌ、Ｌ２ ・・・Ｌｍと、水平方向に平行に設
けられた複数の第２の信号線Ｇ１．Ｇ２・・・Ｇｎとが
設けられ、これらの第１、第２の信号線の各交点にそれ
ぞれ選択素子Ｍ １１． Ｍ １２・・・Ｍｎｍを介し
て表示用液晶セルＣ１□、Ｃ□２・・・Ｃｎｍの画素電
極Ｐ１１１ＰＬ２・・・Ｐｎｍが設けられてなる液晶デ
ィスプレイ装置において、上記画素電極が、上記水平方
向の１つおきに上記垂直方向に１重２画素ピッチ分ずら
されて形成されると共に、インターレースされた一方の
フィールドでは任意の画素電極とそれより上記１重２画
素ピンチ分下側の画素電極とで水平ラインを形成し、上
記インターレースされた他方のフィールドでは上記任意
の画素電極とそれより上記１重２画素ピッチ分上側の画
素電極とで水平ラインを形成して表示を行うようにした
ことを特徴とする液晶ディスプレイ装置である。
号線Ｌｌ、Ｌ２ ・・・Ｌｍと、水平方向に平行に設
けられた複数の第２の信号線Ｇ１．Ｇ２・・・Ｇｎとが
設けられ、これらの第１、第２の信号線の各交点にそれ
ぞれ選択素子Ｍ １１． Ｍ １２・・・Ｍｎｍを介し
て表示用液晶セルＣ１□、Ｃ□２・・・Ｃｎｍの画素電
極Ｐ１１１ＰＬ２・・・Ｐｎｍが設けられてなる液晶デ
ィスプレイ装置において、上記画素電極が、上記水平方
向の１つおきに上記垂直方向に１重２画素ピッチ分ずら
されて形成されると共に、インターレースされた一方の
フィールドでは任意の画素電極とそれより上記１重２画
素ピンチ分下側の画素電極とで水平ラインを形成し、上
記インターレースされた他方のフィールドでは上記任意
の画素電極とそれより上記１重２画素ピッチ分上側の画
素電極とで水平ラインを形成して表示を行うようにした
ことを特徴とする液晶ディスプレイ装置である。
この装置によれば、１重２画素ピッチ分のずれを設けた
ことにより、見掛は上の垂直の解像度を増加させ、画質
を向上させることができる。
ことにより、見掛は上の垂直の解像度を増加させ、画質
を向上させることができる。
第１図において、例えばスイッチング素子Ｍ１１゜Ｍ１
２・・・Ｍｎｍを１つおきに逆向きに設けて、それぞれ
の画素電極Ｐ １ｔ ＋ Ｐ Ｌ２・・・Ｐｎｍの位
置を１重２画素ピンチ分ずらせて形成する。
２・・・Ｍｎｍを１つおきに逆向きに設けて、それぞれ
の画素電極Ｐ １ｔ ＋ Ｐ Ｌ２・・・Ｐｎｍの位
置を１重２画素ピンチ分ずらせて形成する。
さらに人力αｊ！１子（１）からの映像信号を１水平期
間の遅延回路（１１）に供給し、この遅延回路（１１）
からの信号を切換スイッチ（１２）の一方の固定接点Ａ
に供給すると共に、入力端子（１）からの元の映像信号
を切換スイッチ（１２）の他方の固定接点Ｂに供給する
。この切換スイッチ（１２）からの信号をスイッチング
素子Ｍ１〜Ｍｍに供給する。
間の遅延回路（１１）に供給し、この遅延回路（１１）
からの信号を切換スイッチ（１２）の一方の固定接点Ａ
に供給すると共に、入力端子（１）からの元の映像信号
を切換スイッチ（１２）の他方の固定接点Ｂに供給する
。この切換スイッチ（１２）からの信号をスイッチング
素子Ｍ１〜Ｍｍに供給する。
そしてこの装置において、インターレースの一方のフィ
ールドでは、切換スイッチ（１２）を固定接点Ｂに接続
すると共に、他方のフィールドでクロック信号Φ工Ｈ１
Φ２Ｈごとに固定接点Ａ、Ｂに交互に切換える。
ールドでは、切換スイッチ（１２）を固定接点Ｂに接続
すると共に、他方のフィールドでクロック信号Φ工Ｈ１
Φ２Ｈごとに固定接点Ａ、Ｂに交互に切換える。
これによって画像を構成する水平走査線は、見掛上一方
のフィールドでは第２図に実線で示すように形成され、
他方のフィールドでは破線で示すように形成される。従
って例えば上述の第８図Ａの画像を表示した場合に、そ
の表示は第３図に示すようになり、表示される黒線の間
に白の表示（２重線で示す）の部分が形成されることで
、黒線は２本に分離され、垂直の解像度が増加される。
のフィールドでは第２図に実線で示すように形成され、
他方のフィールドでは破線で示すように形成される。従
って例えば上述の第８図Ａの画像を表示した場合に、そ
の表示は第３図に示すようになり、表示される黒線の間
に白の表示（２重線で示す）の部分が形成されることで
、黒線は２本に分離され、垂直の解像度が増加される。
こうして画像の表示が行われるわけであるが、上述の装
置によれば１重２画素ピッチ分のずれを設けたことによ
り、垂直解像度を従来の装置より増加させることができ
た。
置によれば１重２画素ピッチ分のずれを設けたことによ
り、垂直解像度を従来の装置より増加させることができ
た。
さらに第４図はカラー表示を行う場合である。
その場合には赤（Ｒ）、緑（Ｇ）、青（Ｂ）の色フィル
タを図中に示すように配置する。そしてそれぞれの色信
号が入力端子（ＩＲ） （ＩＧ） （ＩＢ）から供
給され、これらがスイッチ（１３Ｒ） （１３Ｇ ）
（１３Ｂ）で選択されて遅延回路（１１）及び切換スイ
ッチ（１２）に供給される。
タを図中に示すように配置する。そしてそれぞれの色信
号が入力端子（ＩＲ） （ＩＧ） （ＩＢ）から供
給され、これらがスイッチ（１３Ｒ） （１３Ｇ ）
（１３Ｂ）で選択されて遅延回路（１１）及び切換スイ
ッチ（１２）に供給される。
この装置において、各スイッチ（１２）、（１３１１）
（１３Ｇ ’） （１３Ｂ ）の切換を、フィールド
・スイッチング素子Ｍ１〜Ｍｍ、ゲート線Ｇ Ｌ ”
Ｇ ｎの選択の状態に応じて第５図に示すように切換え
ることにより、良好なカラー表不を行うことができる。
（１３Ｇ ’） （１３Ｂ ）の切換を、フィールド
・スイッチング素子Ｍ１〜Ｍｍ、ゲート線Ｇ Ｌ ”
Ｇ ｎの選択の状態に応じて第５図に示すように切換え
ることにより、良好なカラー表不を行うことができる。
なお上述の例ではいずれも水平期間の遅延回路を用いて
表示位置の切換を行うようにしたが、これは例えば１７
２画素ピッチ分ずれた画素電極のスイッチング素子Ｍｌ
ｌ〜Ｍｎｍを２重に設け、それぞれを異なるゲート線Ｇ
１〜Ｇｎに接続して表示位置の切換を行うこともできる
。
表示位置の切換を行うようにしたが、これは例えば１７
２画素ピッチ分ずれた画素電極のスイッチング素子Ｍｌ
ｌ〜Ｍｎｍを２重に設け、それぞれを異なるゲート線Ｇ
１〜Ｇｎに接続して表示位置の切換を行うこともできる
。
本発明によれば、１重２画素ピッチ分のずれを設けたこ
とにより、見掛は上の垂直の解像度を増加させ、画質を
向上させることができるようになった。
とにより、見掛は上の垂直の解像度を増加させ、画質を
向上させることができるようになった。
第１図は本発明の一例の構成図、第２図〜第５図はその
説明のための図、第６図〜第８図は従来の装置の説明の
ための図である。 （１）は入力端子、（１１）は遅延回路、（１２）は切
換スイッチ、Ｌ１〜Ｌｍは垂直信号ライン、Ｇｉ〜Ｇｏ
はゲート線、ＭＬｉ〜Ｍｎｍはスイッチング素子、Ｐ１
１〜ＰｎｒｒＩは画素電極である。 第４図 第５図 第６図 第７図
説明のための図、第６図〜第８図は従来の装置の説明の
ための図である。 （１）は入力端子、（１１）は遅延回路、（１２）は切
換スイッチ、Ｌ１〜Ｌｍは垂直信号ライン、Ｇｉ〜Ｇｏ
はゲート線、ＭＬｉ〜Ｍｎｍはスイッチング素子、Ｐ１
１〜ＰｎｒｒＩは画素電極である。 第４図 第５図 第６図 第７図
Claims (1)
- 垂直方向に平行に設けられた複数の第１の信号線と、水
平方向に平行に設けられた複数の第２の信号線とが設け
られ、これらの第１、第２の信号線の各交点にそれぞれ
選択素子を介して表示用液晶セルの画素電極が設けられ
てなる液晶ディスプレイ装置において、上記画素電極が
、上記水平方向の１つおきに上記垂直方向に１／２画素
ピッチ分ずらされて形成されると共に、インターレース
された一方のフィールドでは任意の画素電極とそれより
上記１／２画素ピッチ分下側の画素電極とで水平ライン
を形成し、上記インターレースされた他方のフィールド
では上記任意の画素電極とそれより上記１／２画素ピッ
チ分上側の画素電極とで水平ラインを形成して表示を行
うようにしたことを特徴とする液晶ディスプレイ装置。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18093584A JPS6158385A (ja) | 1984-08-30 | 1984-08-30 | 液晶デイスプレイ装置 |
| DE8585904149T DE3582492D1 (de) | 1984-08-23 | 1985-08-22 | Fluessigkristallanzeigevorrichtung. |
| PCT/JP1985/000463 WO1986001624A1 (en) | 1984-08-23 | 1985-08-22 | Liquid crystal display |
| US06/859,626 US4745406A (en) | 1984-08-23 | 1985-08-22 | Liquid crystal display apparatus |
| EP85904149A EP0194315B1 (en) | 1984-08-23 | 1985-08-22 | Liquid crystal display |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18093584A JPS6158385A (ja) | 1984-08-30 | 1984-08-30 | 液晶デイスプレイ装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6158385A true JPS6158385A (ja) | 1986-03-25 |
| JPH0519869B2 JPH0519869B2 (ja) | 1993-03-17 |
Family
ID=16091844
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP18093584A Granted JPS6158385A (ja) | 1984-08-23 | 1984-08-30 | 液晶デイスプレイ装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6158385A (ja) |
-
1984
- 1984-08-30 JP JP18093584A patent/JPS6158385A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0519869B2 (ja) | 1993-03-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2581796B2 (ja) | 表示装置及び液晶表示装置 | |
| JP3133216B2 (ja) | 液晶表示装置及びその駆動方法 | |
| US4745406A (en) | Liquid crystal display apparatus | |
| EP0287055A2 (en) | Liquid crystal display device | |
| JPH02204718A (ja) | 液晶ディスプレイ装置 | |
| KR19990024002A (ko) | 액정표시장치 | |
| JPS6169284A (ja) | 液晶デイスプレイ装置 | |
| JPH088674B2 (ja) | 表示装置 | |
| JPH0543118B2 (ja) | ||
| JP2985734B2 (ja) | カラー液晶表示装置 | |
| JPH01303881A (ja) | 液晶駆動回路 | |
| JPS6158385A (ja) | 液晶デイスプレイ装置 | |
| JPS6290692A (ja) | カラ−デイスプレイ装置 | |
| JPH0762790B2 (ja) | 液晶デイスプレイ装置 | |
| JPH01222586A (ja) | 液晶画像表示装置 | |
| JPH07168542A (ja) | 液晶表示装置 | |
| JP2708038B2 (ja) | 液晶ディスプレイ装置 | |
| JP3082227B2 (ja) | 液晶カラーディスプレイ装置 | |
| JPH0664436B2 (ja) | 画像表示装置 | |
| JPH07306662A (ja) | アクティブマトリックス液晶表示装置とその駆動方法 | |
| JP3666920B2 (ja) | アクティブマトリックス液晶表示装置 | |
| JPH05257435A (ja) | 画像表示装置の駆動方法 | |
| JPS62250776A (ja) | 液晶表示装置の駆動方法 | |
| JPH0239686A (ja) | 液晶ディスプレイ装置 | |
| JPH0378389A (ja) | ドットマトリクス形テレビジョン受像機 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |