JPS6158037A - サ−ビスプロセツサへの割り込み制御方式 - Google Patents
サ−ビスプロセツサへの割り込み制御方式Info
- Publication number
- JPS6158037A JPS6158037A JP15236784A JP15236784A JPS6158037A JP S6158037 A JPS6158037 A JP S6158037A JP 15236784 A JP15236784 A JP 15236784A JP 15236784 A JP15236784 A JP 15236784A JP S6158037 A JPS6158037 A JP S6158037A
- Authority
- JP
- Japan
- Prior art keywords
- interrupt
- svp
- register
- service processor
- interruption
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Bus Control (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
τ産業上の利用分野〕
本発明は、処理装置、記憶装置、転送装置等の複数の本
体装置と、該本体装置を制御するサービスプロセッサ（
ＳＶＰ）と、上記本体装置とサービスプロセッサ（ＳＶ
Ｐ） との間のインタフェース制御装置（ＳＣＩ）とか
らなるデータ処理装置において、上記本体装置から上記
サービスプロセ・ノサ（ＳＶＰ）への割り込み制御方式
に関する。
体装置と、該本体装置を制御するサービスプロセッサ（
ＳＶＰ）と、上記本体装置とサービスプロセッサ（ＳＶ
Ｐ） との間のインタフェース制御装置（ＳＣＩ）とか
らなるデータ処理装置において、上記本体装置から上記
サービスプロセ・ノサ（ＳＶＰ）への割り込み制御方式
に関する。
最近のデータ処理システムの大型化、高度化に伴って、
該システムの運転／保守操作を制御するのに、専用のサ
ービスプロセッサ（以下ＳｖＰと云う）が設けられてい
る。
該システムの運転／保守操作を制御するのに、専用のサ
ービスプロセッサ（以下ＳｖＰと云う）が設けられてい
る。
このｓｖｐは上記処理装置、記憶装置、転送装置等の各
装置に対して、リセット指示、スタート／ストップ指示
等のパネル操作機能や、一部上記処理装置の命令の代行
機能（例えば、診断命令、システム構成制御命令等）等
を有しており、通常はｓｖｐから各装置に対して上記動
作を行うと、各装置は完了報告として、ｓｖｐに対して
割り込み処理を行っており、又各装置から自装置内の障
害に対する診断の依頼とか、他装置に対する処理をｓｖ
ｐを介して行う為の依頼等、各装置側からの非同期的な
割り込みをＳｖＰに行っている。
装置に対して、リセット指示、スタート／ストップ指示
等のパネル操作機能や、一部上記処理装置の命令の代行
機能（例えば、診断命令、システム構成制御命令等）等
を有しており、通常はｓｖｐから各装置に対して上記動
作を行うと、各装置は完了報告として、ｓｖｐに対して
割り込み処理を行っており、又各装置から自装置内の障
害に対する診断の依頼とか、他装置に対する処理をｓｖ
ｐを介して行う為の依頼等、各装置側からの非同期的な
割り込みをＳｖＰに行っている。
然して、最近の半導体技術の著しい進歩に伴って、デー
タ処理システムを構成する各装置が１つのボードで構成
されるようになってきており、各装置の入出力線の内、
例えば上記割り込み信号線等が、上記装置の１ボード化
と云う物理的な制約から、少しでも少なくすることが要
求されるようになってきた。
タ処理システムを構成する各装置が１つのボードで構成
されるようになってきており、各装置の入出力線の内、
例えば上記割り込み信号線等が、上記装置の１ボード化
と云う物理的な制約から、少しでも少なくすることが要
求されるようになってきた。
又、上記ＳｖＰで実行されるソフトウェアの立場から見
ても、上記割り込み信号を、従来の割り込み原因別から
、例えば装置単位に纏めることにより、原因解析が容易
となる長所があり、該装置群からの割り込み処理をｓｖ
ｐで処理するデータ処理システムにおいても、該割り込
み信号線を上記装置単位に纏める方式が待たれていた。
ても、上記割り込み信号を、従来の割り込み原因別から
、例えば装置単位に纏めることにより、原因解析が容易
となる長所があり、該装置群からの割り込み処理をｓｖ
ｐで処理するデータ処理システムにおいても、該割り込
み信号線を上記装置単位に纏める方式が待たれていた。
第２図は従来方式によって、割り込みレジスタ、マスク
レジスタを構成した例を示したもので、１は本体装置（
装置０〜装置ｎ）、２はインタフェース制御装置（ＳＣ
Ｉ）、 ３はサービスプロセッサ（ＳＶＰ）。
レジスタを構成した例を示したもので、１は本体装置（
装置０〜装置ｎ）、２はインタフェース制御装置（ＳＣ
Ｉ）、 ３はサービスプロセッサ（ＳＶＰ）。
２１．２２は割り込みレジスタ、 ２３．２４はマスク
レジスタ、４は共通バスである。
レジスタ、４は共通バスである。
本図から明らかなように、従来方式においては本体装置
１で発生するｓｖｐへの割り込み原因は、原因毎の信号
がインタフェース制御装置（ＳＣＩ） ２へ送出され、
インタフェース制御装置（ＳＣＩ） ２側において、装
置単位、又は割り込み原因の種類に応じて、幾つかの割
り込みレジスタ２１／マスクレジスタ２３の対が構成さ
れ、更に液封のレジスタを識別する為の割り込みレジス
タ２２／マスクレジスタ２４の対を構成し、その論理和
出力をＳＶＰ ３に対する１本の割り込み信号として割
り込む構成となっていた。
１で発生するｓｖｐへの割り込み原因は、原因毎の信号
がインタフェース制御装置（ＳＣＩ） ２へ送出され、
インタフェース制御装置（ＳＣＩ） ２側において、装
置単位、又は割り込み原因の種類に応じて、幾つかの割
り込みレジスタ２１／マスクレジスタ２３の対が構成さ
れ、更に液封のレジスタを識別する為の割り込みレジス
タ２２／マスクレジスタ２４の対を構成し、その論理和
出力をＳＶＰ ３に対する１本の割り込み信号として割
り込む構成となっていた。
そして、該割り込み原因の解析はＳＶＰ ３が、共通ハ
ス４を通して各割り込みレジスタを読み取ることにより
行っていた。
ス４を通して各割り込みレジスタを読み取ることにより
行っていた。
従って、従来方式においては本体装置１で発生する割り
込み原因そのものの信号を、インタフェース制御装置（
ＳＣＩ） ２へ送出する必要があり、本体装置１からイ
ンタフェース制御装置（ＳＣＩ）２に対するインタフェ
ース信号数か多くなると云う問題があった。
込み原因そのものの信号を、インタフェース制御装置（
ＳＣＩ） ２へ送出する必要があり、本体装置１からイ
ンタフェース制御装置（ＳＣＩ）２に対するインタフェ
ース信号数か多くなると云う問題があった。
本発明は上記従来の欠点に泥み、インタフェース制御装
置（ＳＣＩ） ２においては、各本体装置内で発生した
割り込み原因を、装置単位に纏めた割り込み信号しか扱
わない割り込み方式を提供することを目的とするもので
ある。
置（ＳＣＩ） ２においては、各本体装置内で発生した
割り込み原因を、装置単位に纏めた割り込み信号しか扱
わない割り込み方式を提供することを目的とするもので
ある。
この目的は、
（１） 本体装置側には、各装置毎に割り込み原因が
表示され、サービスプロセッサ（ＳＶＰ）から読み取り
可能な割り込みレジスタと、上記割り込み原因毎に割り
込みをマスクでき、上記サービスブロセ・７す（ＳＶＰ
）から書き込み可能なマスクレジスタとを設け、該割り
込みレジスタとマスクレジスタの出力をビット毎に論理
積した出力の論理和出力の一本の信号を、上記装置の割
り込み信号として、上記インタフェース制御装置（ＳＣ
Ｉ）に通知するようにし、 （２） 上記インタフェース制？ｆｆｌ装置（ＳＣＩ
）には、上記本体装置からの割り込み信号を表示し、上
記サービスプロセッサ（ＳＶＰ）から読み取り可能な割
り込みレジスタと、上記本体装置からの割り込み信号毎
にマスクでき、上記サービスプロセッサ（ＳＶＰ）から
凹き込み可能なマスクレジスタとを設け、該割り込みレ
ジスタとマスクレジスタの出力をビット毎に論理積した
出力の論理和出力の一本の信号を、上記本体装置全体の
割り込み信号として、サービスプロセッサ（ＳＶＰ）へ
通知する、本発明のサービスプロセッサへの割り込み制
御方式によって達成される。
表示され、サービスプロセッサ（ＳＶＰ）から読み取り
可能な割り込みレジスタと、上記割り込み原因毎に割り
込みをマスクでき、上記サービスブロセ・７す（ＳＶＰ
）から書き込み可能なマスクレジスタとを設け、該割り
込みレジスタとマスクレジスタの出力をビット毎に論理
積した出力の論理和出力の一本の信号を、上記装置の割
り込み信号として、上記インタフェース制御装置（ＳＣ
Ｉ）に通知するようにし、 （２） 上記インタフェース制？ｆｆｌ装置（ＳＣＩ
）には、上記本体装置からの割り込み信号を表示し、上
記サービスプロセッサ（ＳＶＰ）から読み取り可能な割
り込みレジスタと、上記本体装置からの割り込み信号毎
にマスクでき、上記サービスプロセッサ（ＳＶＰ）から
凹き込み可能なマスクレジスタとを設け、該割り込みレ
ジスタとマスクレジスタの出力をビット毎に論理積した
出力の論理和出力の一本の信号を、上記本体装置全体の
割り込み信号として、サービスプロセッサ（ＳＶＰ）へ
通知する、本発明のサービスプロセッサへの割り込み制
御方式によって達成される。
即ち、本発明によれば、本体装置、及びインタフェース
制御装置（ＳＣ４）には、各々割り込み原因。
制御装置（ＳＣ４）には、各々割り込み原因。
及び該割り込み原因発生装置が表示され、ｓｖｐから各
装置内のレジスタのリード、ライトが可能な共通ハス等
により、読み取り可能な割り込みレジスタと、該割り込
みレジスタに対して、ビット対応に該割り込み原因をマ
スクし、ｓｖｐから凹き込み可能なマスクレジスタとを
設け、本体装置で発生した割り込み原因は一１本体装置
内部の対応するマスクレジスタの状態によりインタフェ
ース制御装置（ＳＣＩ）へ、各装置内の割り込み原因を
通知し、更に該インクフェース制御装置（ＳＣＩ）内の
対応するマスクレジスタの状態によりＳｖＰへ、装置別
の割り込み原因を通知するようにしたものであるので、
本体装置の割り込み原因は該装置内部で集約され、イン
タフェース制御装置（ＳＣＩ）へは１本の割り込み信号
を送出するだけで良く、更に該インタフェース制御装置
（ＳＣＩ）では、装置箪位の割り込み信号しか扱われな
いので、ＳｖＰでのソフトウェアによるマスク制御が単
純になると云う効果がある。
装置内のレジスタのリード、ライトが可能な共通ハス等
により、読み取り可能な割り込みレジスタと、該割り込
みレジスタに対して、ビット対応に該割り込み原因をマ
スクし、ｓｖｐから凹き込み可能なマスクレジスタとを
設け、本体装置で発生した割り込み原因は一１本体装置
内部の対応するマスクレジスタの状態によりインタフェ
ース制御装置（ＳＣＩ）へ、各装置内の割り込み原因を
通知し、更に該インクフェース制御装置（ＳＣＩ）内の
対応するマスクレジスタの状態によりＳｖＰへ、装置別
の割り込み原因を通知するようにしたものであるので、
本体装置の割り込み原因は該装置内部で集約され、イン
タフェース制御装置（ＳＣＩ）へは１本の割り込み信号
を送出するだけで良く、更に該インタフェース制御装置
（ＳＣＩ）では、装置箪位の割り込み信号しか扱われな
いので、ＳｖＰでのソフトウェアによるマスク制御が単
純になると云う効果がある。
以下本発明の実施例を図面によって詳述する。
第１図は本発明の一実施例をブロック図で示したもので
、１，２，３．４は第２図で説明したものと同じもので
あり、１１は本体装置内の割り込みレジスタ。
、１，２，３．４は第２図で説明したものと同じもので
あり、１１は本体装置内の割り込みレジスタ。
１２は該割り込みレジスタをビ・ノド対応でマスクする
マスクレジスタ、２５は上記本体装置別の割り込みレジ
スタ、２６は該割り込みレジスタをビット対応でマスク
するマスクレジスタである。
マスクレジスタ、２５は上記本体装置別の割り込みレジ
スタ、２６は該割り込みレジスタをビット対応でマスク
するマスクレジスタである。
従って、本発明によって、ＳＶＰ ３が割り込み原因を
認識する場合、先ずインタフェース制御装置（Ｓ（：Ｉ
） ２内の割り込みレジスタ２５と、マスクレジスタ２
６とを、共通バス４を通して参照することにより、割り
込み原因の発生した装置１を知り、その後該割り込みを
発生した装置１内の割り込みレジスタ１１とマスクレジ
スタ１２を、共通バス４を通して参照することにより、
割り込み原因を認識することができる為、ソフトウェア
的には２ステツプで割り込み原因を知ることができる。
認識する場合、先ずインタフェース制御装置（Ｓ（：Ｉ
） ２内の割り込みレジスタ２５と、マスクレジスタ２
６とを、共通バス４を通して参照することにより、割り
込み原因の発生した装置１を知り、その後該割り込みを
発生した装置１内の割り込みレジスタ１１とマスクレジ
スタ１２を、共通バス４を通して参照することにより、
割り込み原因を認識することができる為、ソフトウェア
的には２ステツプで割り込み原因を知ることができる。
従って、本図からも明らかなように、本発明においては
、各本体装置（装置０〜装置ｎ）からインタフェース制
御装置（ＳＣＩ） ２への割り込み信号は１木で済み、
インタフェース制御装置（ＳＣＩ） ２においては、装
置単位の割り込み信号しか扱わないので、ＳｖＰにおけ
るソフトウェアによる割り込み原因の解析が単純となる
他、各装置１内において割り込み原因が増加した場合に
おいても、各装置１とインタフェース制御装置（ＳＣＩ
） ２との間のインタフェース線を増加させることなく
、本体装置内で対処できると云う特徴がある。
、各本体装置（装置０〜装置ｎ）からインタフェース制
御装置（ＳＣＩ） ２への割り込み信号は１木で済み、
インタフェース制御装置（ＳＣＩ） ２においては、装
置単位の割り込み信号しか扱わないので、ＳｖＰにおけ
るソフトウェアによる割り込み原因の解析が単純となる
他、各装置１内において割り込み原因が増加した場合に
おいても、各装置１とインタフェース制御装置（ＳＣＩ
） ２との間のインタフェース線を増加させることなく
、本体装置内で対処できると云う特徴がある。
以上、詳細に説明したように、本発明のサービスプロセ
ッサへの割り込み制御方式は、本体装置。
ッサへの割り込み制御方式は、本体装置。
及びインタフェース制御装置（ＳＯＴ）には、各々割り
込み原因、及び該割り込み原因発生装置が表示され、Ｓ
ｖＰから各装置内のレジスタのリード、ライトが可能な
共通バス等により、読み取り可能な割す込みレジスタと
、該割り込みレジスタに対シてビット対応に該割り込み
原因をマスクし、ＳｖＰから書き込み可能なマスクレジ
スタとを設け、本体装置で発生した割り込み原因は、本
体装置内部の対応するマスクレジスタの状態によりイン
タフェース制御装置（ＳＣＩ）へ、各装置内の割り込み
原因を通知し、更に該インタフェース制御装置（ＳＣＩ
）内の対応するマスクレジスタの状態によりＳＶＰへ、
装置別の割り込み原因を通知するようにしたものである
ので、本体装置の割り込み原因は該装置内部で集約され
、インクフェース制御装置（ＳＣ［）へは１本の割り込
み信号を送出するだけで良く、更に該インタフェース制
御装置（ＳＣＩ）では、装置単位の割り込み信号しか扱
われないので、ＳｖＰてのソフトウェアによるマスク制
御が単純になると云う効果がある。
込み原因、及び該割り込み原因発生装置が表示され、Ｓ
ｖＰから各装置内のレジスタのリード、ライトが可能な
共通バス等により、読み取り可能な割す込みレジスタと
、該割り込みレジスタに対シてビット対応に該割り込み
原因をマスクし、ＳｖＰから書き込み可能なマスクレジ
スタとを設け、本体装置で発生した割り込み原因は、本
体装置内部の対応するマスクレジスタの状態によりイン
タフェース制御装置（ＳＣＩ）へ、各装置内の割り込み
原因を通知し、更に該インタフェース制御装置（ＳＣＩ
）内の対応するマスクレジスタの状態によりＳＶＰへ、
装置別の割り込み原因を通知するようにしたものである
ので、本体装置の割り込み原因は該装置内部で集約され
、インクフェース制御装置（ＳＣ［）へは１本の割り込
み信号を送出するだけで良く、更に該インタフェース制
御装置（ＳＣＩ）では、装置単位の割り込み信号しか扱
われないので、ＳｖＰてのソフトウェアによるマスク制
御が単純になると云う効果がある。
第１図は本発明の一実施例をプロ・７り図で示した図。
第２図は従来方式によって、本体装置からサービスプロ
セッサ（ＳＶＰ）に割り込み信号を送出する場合の構成
例を示した図、である。 図面において、 １は本体装置（装置０〜装置ｎ）＋ ２はインタフェース制御装置（ＳＣＩ）。 ３はサービスプロセッサ（ＳＶＰ） 。 ４は共通バス。 １１．２１，２２．２５は割り込みレジスタ。 １２．２３．２４．２６はマスクレジスタ。 をそれぞれ示す。
セッサ（ＳＶＰ）に割り込み信号を送出する場合の構成
例を示した図、である。 図面において、 １は本体装置（装置０〜装置ｎ）＋ ２はインタフェース制御装置（ＳＣＩ）。 ３はサービスプロセッサ（ＳＶＰ） 。 ４は共通バス。 １１．２１，２２．２５は割り込みレジスタ。 １２．２３．２４．２６はマスクレジスタ。 をそれぞれ示す。
Claims (1)
- 【特許請求の範囲】 １）少なくとも、処理装置、記憶装置、転送装置と言っ
た複数の本体装置と、該本体装置を制御するサービスプ
ロセッサ（ＳＶＰ）と、上記本体装置とサービスプロセ
ッサ（ＳＶＰ）との間のインタフェース制御装置（ＳＣ
Ｉ）とからなるデータ処理装置において、上記本体装置
側には、各装置毎に割り込み原因が表示され、上記サー
ビスプロセッサ（ＳＶＰ）から読み取り可能な割り込み
レジスタと、上記割り込み原因毎に割り込みをマスクで
き、上記サービスプロセッサ（ＳＶＰ）から書き込み可
能なマスクレジスタとを設け、該割り込みレジスタとマ
スクレジスタの出力をビット毎に論理積した出力の論理
和出力の一本の信号を、上記装置の割り込み信号として
、上記インタフェース制御装置（ＳＣＩ）に通知するよ
うにしたことを特徴とするサービスプロセッサへの割り
込み制御方式。 （２）上記インタフェース制御装置（ＳＣＩ）には、上
記本体装置からの割り込み信号を表示し、上記サービス
プロセッサ（ＳＶＰ）から読み取り可能な割り込みレジ
スタと、上記本体装置からの割り込み信号毎にマスクで
き、上記サービスプロセッサ（ＳＶＰ）から書き込み可
能なマスクレジスタとを設け、該割り込みレジスタとマ
スクレジスタの出力をビット毎に論理積した出力の論理
和出力の一本の信号を、上記本体装置全体の割り込み信
号として、サービスプロセッサ（ＳＶＰ）へ通知するよ
うにしたことを特徴とする特許請求の範囲第１項に記載
のサービスプロセッサへの割り込み制御方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15236784A JPS6158037A (ja) | 1984-07-23 | 1984-07-23 | サ−ビスプロセツサへの割り込み制御方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15236784A JPS6158037A (ja) | 1984-07-23 | 1984-07-23 | サ−ビスプロセツサへの割り込み制御方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6158037A true JPS6158037A (ja) | 1986-03-25 |
Family
ID=15538973
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP15236784A Pending JPS6158037A (ja) | 1984-07-23 | 1984-07-23 | サ−ビスプロセツサへの割り込み制御方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6158037A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01131930A (ja) * | 1987-05-29 | 1989-05-24 | Ricoh Co Ltd | 間接アドレス方式の割込制御回路装置 |
| JPH01214939A (ja) * | 1988-02-23 | 1989-08-29 | Nec Corp | シングルチップマイクロコンピュータ |
| JPH0268632A (ja) * | 1988-09-05 | 1990-03-08 | Toshiba Corp | 割込み制御装置 |
| US5493410A (en) * | 1991-12-19 | 1996-02-20 | Sharp Kabushiki Kaisha | Printer varying pixel-shape to reduce jaggedness |
| JP2002522846A (ja) * | 1998-08-10 | 2002-07-23 | マイクロン エレクトロニクス， インコーポレイテッド | 周辺ステータスについての内部レジスタを有するプロセッサまたはコア論理演算装置 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4998543A (ja) * | 1973-01-20 | 1974-09-18 | ||
| JPS50128429A (ja) * | 1974-03-28 | 1975-10-09 |
-
1984
- 1984-07-23 JP JP15236784A patent/JPS6158037A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4998543A (ja) * | 1973-01-20 | 1974-09-18 | ||
| JPS50128429A (ja) * | 1974-03-28 | 1975-10-09 |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01131930A (ja) * | 1987-05-29 | 1989-05-24 | Ricoh Co Ltd | 間接アドレス方式の割込制御回路装置 |
| JPH01214939A (ja) * | 1988-02-23 | 1989-08-29 | Nec Corp | シングルチップマイクロコンピュータ |
| JPH0268632A (ja) * | 1988-09-05 | 1990-03-08 | Toshiba Corp | 割込み制御装置 |
| JPH0534699B2 (ja) * | 1988-09-05 | 1993-05-24 | Tokyo Shibaura Electric Co | |
| US5493410A (en) * | 1991-12-19 | 1996-02-20 | Sharp Kabushiki Kaisha | Printer varying pixel-shape to reduce jaggedness |
| JP2002522846A (ja) * | 1998-08-10 | 2002-07-23 | マイクロン エレクトロニクス， インコーポレイテッド | 周辺ステータスについての内部レジスタを有するプロセッサまたはコア論理演算装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6158037A (ja) | サ−ビスプロセツサへの割り込み制御方式 | |
| US4320450A (en) | Protection apparatus for multiple processor systems | |
| US5640570A (en) | Information handling system for transmitting contents of line register from asynchronous controller to shadow register in another asynchronous controller determined by shadow register address buffer | |
| KR940009104B1 (ko) | 시스템간의 데이타 전송방법 | |
| JPS63118964A (ja) | 情報処理装置 | |
| KR0145932B1 (ko) | 고속중형 컴퓨터시스템에 있어서 디엠에이제어기 | |
| JP2837522B2 (ja) | 入出力命令制御方式 | |
| GB1404664A (en) | Stored programme data processing system having a memory extension | |
| JPH0863408A (ja) | 計算機システム | |
| SU1176340A1 (ru) | Устройство дл ввода-вывода информации | |
| JPS6046460B2 (ja) | デ−タ転送装置 | |
| JPH06266630A (ja) | トレース機能付き入出力制御装置 | |
| JPH0496832A (ja) | 障害情報収集装置 | |
| JPH0328948A (ja) | 入出力制御装置の動作状態情報収集方式 | |
| JPS63271642A (ja) | 割込み優先度制御回路 | |
| JPS6350903B2 (ja) | ||
| JPS61269545A (ja) | 計算機システム | |
| JPH0250504B2 (ja) | ||
| JPS62221043A (ja) | 論理装置の監視回路 | |
| JPS60148642U (ja) | 異常検出割込制御回路 | |
| JPS61226867A (ja) | デ−タ転送装置の制御方式 | |
| JPS58114114A (ja) | チヤネル制御装置におけるエラ−通知方式 | |
| JPS60180054U (ja) | 計算機装置 | |
| JPS60178543A (ja) | 割込み制御方式 | |
| JPS62182960A (ja) | 入出力制御装置の接続検知装置 |