KR940009104B1

KR940009104B1 - 시스템간의 데이타 전송방법

Info

Publication number: KR940009104B1
Application number: KR1019910024828A
Authority: KR
Inventors: 김영회; 안순천
Original assignee: 현대전자산업 주식회사; 정몽헌
Priority date: 1991-12-28
Filing date: 1991-12-28
Publication date: 1994-09-29
Also published as: KR930014110A

Abstract

내용 없음.

Description

시스템간의 데이타 전송방법

제1a, b, c도는 본 발명이 적용되는 버퍼의 구조도.

제2도는 본 발명이 적용되는 하드웨어의 구성도.

제3도는 본 발명에 의한 데이타 전송방법의 흐름도.

* 도면의 주요부분에 대한 부호의 설명

1 : CPU 2,3,4,5 : DRAC

6 : DRAM 7 : ROM

8 : 병렬포트 9 : 입출력 장치

10 : CIO 11 : SCC

12 내지 16 : ASCC 17 : CRT

18 : PC

본 발명은 PC(Personal Computer)와 같은 입출력 장치와 호스트 시스템 사이의 다량의 데이타 전송시 효율적인 데이타 전송을 제공하는 데이타 전송방법에 관한 것이다.

종래에는 호스트 시스템과 PC간 데이타 전송시 PC는 하드웨어적으로 호스트 시스템의 단말기와 같이 연결되며 소프트 웨어면에서는 운영체제(Operating System)의 단말기 드라이버의 제어를 받아 데이타를 송수신한다.

단말기 드라이버는 입력데이타 처리방법에 따라 라인(line) 단위 처리방식과 문자(Character) 단위 처리방식으로 나뉜다. 상기 라인 단위 처리방식은 캐리지 리턴(Carrage Return) 문자를 기준으로 라인 단위로 입력을 처리하며 쿡드(Cooked) 모드가 여기에 속하고 상기 문자단위 처리방식은 입력되는 문자단위로 처리하며 씨브레이크(C-Break) 모드와 로오(raw)모드가 있는데, PC와의 데이타 전송과 같은 다른 컴퓨터와의 통신시에는 상기 문자단위 처리방식인 로오모드를 이용한다.

상기 로오모드에서는 단말기나 PC와 같은 입출력 디바이스로 부터 1바이트 문자단위로 입력버퍼(Input Buffer)에 데이타를 받아서 로오큐 버퍼(Raw Queue Buffer)로 복사한 다음 다른 단말기의 데이타와 함께 메세지 버퍼(Message Buffer)로 모아져 읽기를 요구한 상위 프로세서에게 전달되도록 동작한다.

따라서 다량의 데이타 전송시에는 버퍼 사이의 데이타 복사에 많은 시간이 소모되어 전체 데이타 처리시간이 증가되는 문제점이 있었다.

상기 문제점을 개선하기 위해 본 발명은 입출력 장치와 호스트로 시스템간의 데이타 전송시 수행되는 버퍼사이의 데이타 복사를 최소화하여 전송데이타 증가에 따른 전체 전송시간의 증가를 최소화 하기 위한 데이타 전송방법을 제공함에 그 목적이 있다.

상기 목적을 달성하기 위해 본 발명은 입출력동작을 관장하는 CPU(Central Processing Unit), 상기 CPU에 연결된 메모리, 상기 CPU에 연결된 DMAC(Direct Memory Access Controller), 상기 CPU에 연결되어 제어보드에서 발생하는 인터럽트를 취급하는 CIO(Counter Timer Input Output), 상기 CIO에 연결되어 고속의 동기 비동기 통신을 지원하는 SCC(Synchronous Communication Controller)와 ACC(Asynchronous Communication Controller), 상기 SCC와 ASCC에 연결된 입출력장치 및 상기 CIO에 연결되어 상기 입출력 장치로 부터 받은 데이타를 상위 프로세서에게 전달하는 통로를 제공하는 입출력 채널로 구성된 통신전용 프로세서의 다량의 데이타 전송시 효율적인 데이타 전송을 제공하는 데이타 전송방법에 있어서, 메세지 버퍼를 연결리스트(linked list) 구조로 구성하는 제1단계, 상기 입출력 장치로 부터 입력된 문자를 입력버퍼에 기록하는 제2단계, 상기 버퍼에 있는 데이타를 메세지 버퍼로 수집하는 제3단계 및 상기 메세지 버퍼에 수집된 데이타를 입력을 요구한 상위 프로세서에 전달하는 제4단계에 의해 수행되는 것을 특징으로 한다.

이하, 첨부한 도면을 참조하여 본 발명의 일실시예를 상세히 설명한다.

제1도는 본 발명이 적용되는 버퍼의 구조도로, 제1a도는 입력버퍼의 구조도, 제1b도는 로오큐버퍼의 구조도, 제1c도는 메세지 버퍼의 구조도를 각각 나타낸다.

입력버퍼는 제1a도에 도시한 바와 같이 버퍼에 있는 문자수를 나타내는 영역(cc), 입력문자가 기록될 버퍼내의 위치를 나타내는 영역(cf), 입력된 유효한 데이타의 시작위치를 가리키는 영역(c1), 및 입력되는 문자가 기록되는 버퍼영역(buf)으로 구성된다.

로오큐 버퍼는 제1b도에 도시한 바와 같이 버퍼에 있는 문자수를 나타내는 영역(cc), 입력문자가 기록된 버퍼내의 위치를 나타내는 영역(cf), 및 입력된 유효한 데이타의 시작 위치를 나타내는 영역(c1)으로 구성되며 데이타가 기록되는 실제 버퍼영역은 상기 입력버퍼에서 로오큐 버퍼로 데이타를 복사할때 할당을 받는다.

메세지 버퍼는 제1c도에 도시한 바와 같이 버퍼에 모아진 전체 데이타에 대한 정보를 나타내는 영역(info), 단말기 1의 데이타에 대한 정보를 나타내는 영역(CRT1 info) 및 단말기 1의 데이타 영역(data1)으로 구성되며, 제어보드가 관장하는 전체 단말기의 데이타가 상기 메세지 버퍼에 모아져 상위 프로세서에 전달된다.

제2도는 본 발명이 적용되는 하드웨어의 구성도로서, 1은 CPU(Central Processing Unit), 2, 3, 4, 5는 DMAC(Direct Memory Access Controller), 6은 DRAM(Dynamic Random Access Memory), 7은 ROM(Read Only Memory), 8은 병렬포트, 9는 입출력 장치, 10은 CIO(Counter Timer Input Output), 11은 SCC(Synchronous Communication Controller), 12 내지 16은 ASCC(Asynchronous Communication Controller), 17은 CRT(Cathode Ray Tube), 18은 PC를 각각 나타낸다.

본 발명이 적용되는 하드웨어인 통신 전용 프로세서는 제2도에 도시한 바와 같이 입출력 동작을 관장하는 CPU(1), 상기 CPU(1)에 연결되어 입출력 디바이스와 메모리 사이의 DMA 동작을 제어하며 상기 CPU 인터럽트 횟수를 작게 하는 DMAC(2, 3, 4, 5), 상기 CPU(1)에 연결된 로컬 메모리 공간으로 호스트 시스템이 부팅된 후 로컬 메모리로 다운로드(Down-Load)되는 DRAM(6), 상기 CPU(1)에 연결되어 제어보드의 훰웨어(Firmware)가 존재하는 EPROM으로, 상기 DRAM(6)과 상호 동작하여 입출력을 수행하는 ROM(7), 병렬 프린터를 연결하는 병렬포트(8), 입출력 장치로 부터 받은 데이타를 상위 프로세서에게 전달하는 통로를 제공하는 입출력 채널(9), 제어보드에서 발생하는 각종 인터럽트를 취급하는 CIO(9). 고속의 동기, 비동기 통신을 지원하는 SCC(11)와 ASCC(12 내지 16), 상기 SCC(11)와 ASCC(12 내지 16)에 연결된 CRT(17)와 PC(18)등의 입출력 장치로 구성되어, 상위 프로세서의 읽기, 쓰기 명령에 대한 단말기(17)와 PC(18)등의 입출력 장치로의 데이타 입출력을 수행한다.

제3도는 본 발명에 의한 데이타 전송 방법의 흐름도이다.

먼저 호스트 시스템이 부팅된 후 제어보드의 로컬 메모리인 DRAM(6)을 다운로드한 후 사용하려는 메세지 버퍼를 준비한다(20).

즉, 메모리를 할당받아 메세지 버퍼를 연결 리스트(Linked List) 구조로 구성하고 구조내의 기록 가능한 정보를 기록한다.

메세지 버퍼 구성후, 상기 입출력 장치(17, 18)로 부터 입력된 문자를 입력버퍼에 기록한다(30). 상기 입출력 장치(17, 18)는 1바이트 문자단위로 입력하므로 상기 입력버퍼에는 1바이트 문자단위로 기록된다. 상기 입출력장치(17, 18)로 부터 입력이 발생하면 제어보드에 인터럽트가 발생하는데 이는 상기 인터럽트에 대한 훰웨어의 처리요구에 의해 수행된다.

상기 입력문자 기록후 상기 입력버퍼에 있는 데이타를 메세지 버퍼로 수집한다(40). 상기 데이타 수집과정(40)은 하나의 입출력 장치가 아닌 모든 입출력 장치의 입력버퍼에 있는 데이타를 하나의 메세지 버퍼에 수집하며 훰웨어의 클럭 인터럽트 주기마다 수행된다.

상기 입력버퍼의 데이타 수집후, 상기 메세지 버퍼에 수집된 데이타를 입력을 요구한 상위 프로세서에 전달한다(50).

상기 데이타 전달과정은 훰웨어 루틴에게 데이타 전달 요구만을 하며 실제 데이타 전달은 훰웨어 루틴에서 입출력 채널을 이용하여 수행한다.

상기와 같이 구성되어 동작하는 본 발명은 입출력 디바이스로 부터 데이타를 입력하는 경우 수행되는 버퍼 사이의 데이타 복사를 간결화하므로써 많은 시간을 소비하는 버퍼에서 버퍼로의 데이타 복사시간을 단축하고, 사용자는 메세지 버퍼를 초기화하는 과정에서 연결리스트로 구성하여 입력버퍼 데이타 수집과정이 수행될때마다 메세지 버퍼를 구성하는 작업을 제거하여 전송데이타 증가에 따른 전송시간 증가를 최소화하는 적용효과가 있다.

Claims

입출력동작을 관장하는 CPU(Central Processing Unit)(1), 상기 CPU(1)에 연결된 메모리(6, 7), 상기 CPU(1)에 연결된 DMAC(Direct Memory Access Controller)(2, 3, 4, 5), 상기 CPU(1)에 연결되어 제어보드에서 발생하는 인터럽트를 취급하는 CIO(Counter Timer Input Output)(9), 상기 CIO(9)에 연결되어 고속의 동기 비동기 통신을 지원하는 SCC(Synchronous Communication Controller)(11)와 ACC(Asynchrounous Communication Controller)(12 내지 16), 상기 SCC(1)와 ASCC(12 내지 16)에 연결된 입출력장치(17, 18), 및 상기 CIO(9)에 연결되어 상기 입출력 장치(17, 18)로 부터 받은 데이타를 상위 프로세서에게 제공하는 통로를 제공하는 입출력 채널(9)로 구성된 통신전용 프로세서의 다량의 데이타 전송시 효율적인 데이타 전송을 제공하는 데이타 전송방법에 있어서 ; 메세지 버퍼를 연결리스트(Linked List) 구조로 구성하는 제1단계(20), 상기 입출력 장치(17, 18)로 부터 입력된 문자를 입력버퍼에 기록하는 제2단계(30), 상기 버퍼에 있는 데이타를 메세지 버퍼로 수집하는 제3단계(40) 및 상기 메세지 버퍼에 수집된 데이타를 입력을 요구한 상위 프로세서에 전달하는 제4단계(50)에 의해 수행되는 것을 특징으로 하는 데이타 전송방법.