KR100701419B1 - 호스트 시스템과 호스트 어댑터 사이에서 입출력 블록을자동적으로 전송하는 방법과 장치 - Google Patents

호스트 시스템과 호스트 어댑터 사이에서 입출력 블록을자동적으로 전송하는 방법과 장치 Download PDF

Info

Publication number
KR100701419B1
KR100701419B1 KR1020017015915A KR20017015915A KR100701419B1 KR 100701419 B1 KR100701419 B1 KR 100701419B1 KR 1020017015915 A KR1020017015915 A KR 1020017015915A KR 20017015915 A KR20017015915 A KR 20017015915A KR 100701419 B1 KR100701419 B1 KR 100701419B1
Authority
KR
South Korea
Prior art keywords
host
buffer
adapter
input
host adapter
Prior art date
Application number
KR1020017015915A
Other languages
English (en)
Other versions
KR20020015047A (ko
Inventor
미칼리찌찰스주니어
시피찬드루엠
콘다다마알
Original Assignee
큐로직 코포레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority to US09/328,738 priority Critical patent/US6564271B2/en
Priority to US09/328,738 priority
Application filed by 큐로직 코포레이션 filed Critical 큐로직 코포레이션
Priority to PCT/US2000/040053 priority patent/WO2000075789A1/en
Publication of KR20020015047A publication Critical patent/KR20020015047A/ko
Application granted granted Critical
Publication of KR100701419B1 publication Critical patent/KR100701419B1/ko

Links

Images

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING; COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/10Program control for peripheral devices
    • G06F13/12Program control for peripheral devices using hardware independent of the central processor, e.g. channel or peripheral processor
    • G06F13/124Program control for peripheral devices using hardware independent of the central processor, e.g. channel or peripheral processor where hardware is a sequential transfer control unit, e.g. microprocessor, peripheral processor or state-machine
    • G06F13/126Program control for peripheral devices using hardware independent of the central processor, e.g. channel or peripheral processor where hardware is a sequential transfer control unit, e.g. microprocessor, peripheral processor or state-machine and has means for transferring I/O instructions and statuses between control unit and main processor

Abstract

입출력(I/O) 시스템 상의 입출력 호스트 어댑터(116)는 호스트 시스템(102)으로부터 복수개의 디스크 드라이브 또는 다른 입출력 장치(132 내지 134)로 전송되는 입출력 요구들을 처리한다. 호스트 어댑터(116)는 호스트 메모리(106) 상의 요구 대기열(110)으로부터 호스트 어댑터 메모리(138)상의 요구 버퍼(210)로 입출력 요구(명령 블록)들을 자동적으로 전송하는 회로(202)를 포함한다. 또한, 상기 호스트 어댑터는 호스트 어댑터 메모리(138) 상의 응답 버퍼(212)로부터 호스트 시스템 메모리(102)상의 응답 대기열(212)로 입출력 응답(상태 블록)들을 자동적으로 전송하는 회로를 포함한다. 전송 작업을 자동화함으로써, 호스트 어댑터(116) 상의 프로세서(112)의 처리부하가 감소된다.

Description

호스트 시스템과 호스트 어댑터 사이에서 입출력 블록을 자동적으로 전송하는 방법과 장치{A Method and Apparatus for Automatically Transferring I/O Blocks between a Host System and a Host Adapter}

본 발명은 컴퓨터 시스템에 관한 것이다. 좀 더 구체적으로, 본 발명은 마이크로프로세서의 입출력 요구(input/output, I/O)를 처리하는 때에 있어서, 로컬 프로세서 상의 처리 요구를 감소시키는 호스트 어댑터에 관한 것이다.

컴퓨터 시스템에서, 호스트 마이크로프로세서(호스트 시스템) 또는 중앙처리장치(central processing unit, CPU)는 호스트 어댑터에 입출력 요구를 전송하여 디스크 드라이브와 같은 주변장치로부터 정보를 얻는다. 상기 호스트 어댑터는 주변장치로 향하는 입출력 요구를 처리한다. 통상, 하나의 어댑터에는 하나 이상의 입출력장치가 사용된다. 또한, 대부분의 호스트 어댑터는 호스트 마이크로프로세서로부터 다중 입출력장치로 전송되는 다중 입출력 요구를 동시에 처리할 수 있다. 호스트 어댑터에는, 각 입출력 요구에 대응하는 여러 개의 저급 명령(low-level command)을 처리하는 프로세서가 구비되어 있다. 예를 들면, SCSI(small computer system interface) 버스에 장착된 입출력 장치의 경우, 단일 입출력 요구에는 SCSI 버스 중재명령, 목적 입출력 장치의 선택명령, 데이터 전송 선택명령, SCSI 버스와 입출력 장치의 단속명령, 기타 SCSI 버스의 상태를 변화시키는 다른 명령 등 다양한 명령들이 포함되어 있다.

마이크로프로세서가 많은 양의 입출력 요구를 전송하는 경우, 즉, 부하가 큰 경우에는, 상기 어댑터 프로세서가 많은 양의 요구를 처리하여야 한다. 상기 요구를 처리하기 전에, 요구를 포함하는 프레임은 현재의 요구를 저장하기 위하여 호스트 어댑터에 의하여 사용되는 메모리로 이동되어야 한다. 통상, 상기 어댑터 프로세서는 호스트 시스템으로부터 어댑터 메모리 영역으로 입출력 요구를 전송하는 것을 용이하게 하기 위한 목적으로 사용된다. 어떤 배열에서는, 호스트 시스템은 호스트 메모리 상의 영역을 요구 대기열(request queue) 또는 응답 대기열(response queue)을 저장하는 데에 사용하기도 한다. 요구 대기열은 입출력 요구를 호스트 시스템으로부터 호스트 어댑터로 전송하는 것을 촉진하기 위하여 사용된다. 응답 대기열은 입출력 명령 종료 상태 정보를 어댑터로부터 호스트 시스템으로 전송하는 것을 촉진하기 위하여 사용된다. 이 배열에서, 상기 어댑터 프로세서는 호스트 메모리 상의 대기열로 가는/오는 프레임을 모니터링하고 이동시키기 위하여 사용된다. 많은 양의 입출력 요구가 발생하여 처리되는 경우에는, (어댑터 처리장치가 데이터를 이동시켜야할 필요성에 의하여 야기되는) 부담(overhead)으로 인하여, 실제 입출력 작업에서 어댑터 처리장치의 처리효율(throughput)을 현저하게 감소된 다. 현재의 마이크로프로세서는 처리속도가 매우 빠르게 설계되어있기 때문에, 요구를 전송하고 처리하는 데에 시간이 소요되는 어댑터 프로세서로 인하여 발생하는 시스템 효율의 저하가 보다 현저하게 인식되고 있다.

주변 입출력장치가 입출력 요구를 처리하는 비율은 호스트 처리장치의 처리속도가 증가함에 따라 향상되어 왔다. 상기 비율의 향상은 파이버 채널(Fiber Channel) 장치와 같은 보다 빠른 입출력장치를 충분히 이용하기 위해서, 호스트 어댑터가 입출력 요구를 빠르게 처리하여야 할 필요성을 낳게 되었다. 결국, 입출력 요구와 응답을 처리하기 위한 처리능력에 대한 수요가 증대하고 있다. 이에 따라, 호스트 어댑터와 호스트 시스템 사이의 입출력 요구 및 응답을 촉진하여 하여, 어댑터 처리장치의 부담을 줄일 필요성이 끊임없이 대두되고 있다.

본 발명의 주된 목적은 입출력 명령 블록 및 입출력 상태 블록을 저장하기 위하여 호스트 어댑터 상의 프로세서에 의하여 사용되는 버퍼에/상기 버퍼로부터 상기 입출력 명령 블록 및 입출력 상태 블록을 적재하는 방법을 제공하는 것이다. 어댑터 버퍼에 입출력 명령 블록을 적재하는 방법은 요구 대기열을 검색하여 새로운 명령이 상기 요구 대기열에 존재하는지를 모니터한다. 다음으로, 이용 가능한 버퍼 위치의 목록으로부터 버퍼 주소가 검색된다. 요구 대기열의 데이터는 검색된 주소가 지시하는 위치에서 호스트 시스템으로부터 어댑터로 전송된다. 일단, 데이 터가 버퍼로 전송된 다음에는, 버퍼의 주소가 채워진 버퍼 위치 목록에 기록된다. 어댑터 프로세서는 상기 버퍼로부터 전송된 데이터를 검색하기 위하여 채워진 목록의 주소를 이용하여 입출력 명령 블록을 판독한다.

본 발명의 다른 목적은, 호스트 어댑터 버퍼로부터 전송된 입출력 상태 블록을 검색하는 방법을 제공하는 것이다. 상기 방법은 어댑터 RAM 상의 응답 버퍼 목록을 모니터링하는 바, 상기 목록에는 입출력 상태블록이 포함되어 있다. 입출력 상태 블록 버퍼의 주소는 채워진 응답 버퍼의 목록으로부터 결정된다. 다음으로, 입출력 상태 블록이 어댑터 RAM으로부터 호스트 메모리 상의 응답 대기열로 전송된다. 마지막으로, 버퍼가 또 다른 입출력 상태 블록에 이용될 수 있도록 버퍼주소가 비어 있는 버퍼 위치 목록에 기록된다. 상기 어댑터 프로세서는 응답 정보를 포함하는 입출력 상태 블록들을, 비어 있는 목록 엔트리에 의하여 인식된 버퍼에 기록한다

이하에서는, 상기 설명된 본 발명의 특징과 또 다른 특징들을, 호스트 버스 어댑터의 바람직한 실시 태양에 관한 도면을 참조하여 설명하고자 한다. 여러 개의 도면들에서, 동일한 구성요소는 동일 참조번호로 표시되어 있다. 설명된 실시태양은 본 발명을 설명하기 위한 것으로, 본 발명의 범위가 이들에 의하여 제한되는 것은 아니다.

도 1은 호스트 컴퓨팅 시스템, 다수의 주변 입출력 장치 및 호스트 버스 어 댑터를 포함하는 컴퓨터 시스템을 설명하는 블록도이고;

도 2는 호스트 버스 어댑터가 입출력 명령을 처리하는 과정을 설명하는 블록도이며;

도 3은 도 2의 호스트 버스 어댑터에서 입출력 명령 처리과정 부분에 관계되는 구성요소들의 논리적인 연결상태를 설명하는 블록도이고;

도 4는 입출력 요구 인바운드(inbound) 작업에 대응하는 저장 소자(storage element)들 사이의 논리적인 연결상태를 설명하는 블록도이며;

도 5는 본 발명의 인바운드 논리회로 작업과정을 설명하는 상태도이고;

도 6은 입출력 응답 아웃바운드(outbound) 작업에 대응하는 저장 소자(storage element)들 사이의 논리적인 연결상태를 설명하는 블록도이며; 및,

도 7은 본 발명의 아웃바운드 논리회로의 작업과정을 설명하는 상태도이다.

바람직한 실시태양에 대한 이해를 돕기 위하여, 처음에는 호스트 버스 어댑터를 포함하는 컴퓨터 시스템의 일반적인 형태와 작업 방법을 설명한 다음, 본 발명의 바람직한 실시태양의 구체적인 형태와 작업방법을, 호스트 버스 어댑터의 상기 일반적인 형태와 작업방법을 참조하여 설명하고자 한다.

도 1은 본 발명의 한 실시태양에 따른 컴퓨터 시스템 100을 설명하는 블록도이다. 상기 컴퓨터 시스템 100은 호스트 컴퓨팅 시스템 102, 첫 번째 버스 114, 호스트 버스 어댑터 116, 두 번째 버스 130 및 다수의 주변 입출력 장치 132 내지 134를 포함하고 있다.

상기 호스트 시스템 102는 호스트 마이크로프로세서 104 및 메모리 106로 구성되어 있다. 상기 메모리 106의 최소한 일부는, 요구 대기열 110 및 응답 대기열 112와 같이, 호스트 마이크로프로세서 104와 호스트 버스 어댑터 116사이에 공유되어 있는 메모리이다. 상기 요구 대기열 110 및 응답 대기열 112는 입출력 요구 및 입출력 응답에 관련된 명령 및 상태정보를 저장한다.

첫 번째 및 두 번째 버스 114 및 130은 시스템 버스, 입출력 버스, 또는 네트워크버스라 불리기도 한다. 한 배열에서, 첫 번째 버스 114는 주변 구성요소 접속(peripheral component interconnect, PCI) 버스이고, 두 번째 버스 130은 파이버 채널(Fiber Channel)일 수도 있다. 상기 파이버 채널은 SCSI(Small Computer Standard Interface) 명령 형식에 따라 배열될 수도 있다. 또한, 두 번째 버스 130은 SCSI 버스의 또 다른 형태일 수도 있다. 상기 첫 번째 버스 114는 호스트 시스템 102와 호스트 버스 어댑터 116사이의 정보소통을 도와주고, 두 번째 버스 130은 호스트 어댑터 116과 주변 입출력 장치 132 내지 134의 정보소통을 도와주는 역할을 한다.

호스트 버스 어댑터 116은 시차 신호(differential signal), SCSI 한방향 신호(SCSI single-ended signal), 파이버 채널 신호(Fiber Channel) 등을 송신 및 수신할 수 있도록 배열될 수도 있다. 호스트 버스 어댑터 116은 호스트 어댑터 118, 리드-온리 메모리(ROM) 136 및 임의-접근 메모리(RAM) 138을 포함하고 있다. 이때, 상기 ROM 136은 부팅 가능한 코드를 저장할 수 있는 플래시메모리(flash programmable ROM, FROM)를 이용하여 배열될 수도 있다.

호스트 어댑터 118은 프로세서 122, DMA 제어기(Direct Memory Access controller) 125 및 SCSI 실행 프로토콜(SCSI executive protocol, SXP) 엔진 128을 포함한다. 한 배열에서, 상기 프로세서 122로서 RISC(reduced instruction set computer)가 사용될 수도 있다.

통상적으로, DMA 제어기는, 어댑터 프로세서 122의 도움없이 어댑터 RAM으로/어댑터 RAM으로부터 데이터를 전송하는데 이용되는 다수의 DMA 채널을 제어한다. 한 예시적인 실시태양에서, DMA 제어기는 명령을 전송하기 위하여 사용되는 명령 DMA 채널(참조: 도 2) 및 데이터의 전송을 위하여 사용되는 데이터 DMA 채널(참조: 도 2)을 제어한다.

ROM 136은, 호스트 메모리 106 상의 소프트웨어 드라이버 또는 어댑터 보드 ROM 상의 부팅 가능한 (플래시)코드에 의하여 부팅시 RAM으로 다운로드되는(즉, 초기화되고, 적재 또는 배열되는) RISC 코드 또는 펌웨어를 저장한다. 상기 펌웨어는 호스트 마이크로프로세서 104로부터 전송된 입출력 요구 및 입출력 명령들을 처리하기 위하여, 프로세서 122에 의하여 실행된다. SXP 엔진 128은 입출력 요구에 대응하는 저급 명령(low-level command)들을 처리한다.

주변 입출력 장치 132 내지 134는 테이프 드라이브, 디스크 드라이브, 비디오 디스크 드라이브(VDD), 디지털 비디오 디스크 드라이브(DVD), RAID(Redundant Arrays of Inexpensive Disks), CD-ROM, 스캐너 및 프린터와 같은 것들이다.

이하에서는, 도 1을 참조하여 컴퓨터 시스템 100의 일반적인 사용 및 작업방 법을 설명하고자 한다. 호스트 마이크로프로세서 104는 요구 대기열 110에 주변 입출력 장치 132 내지 134로 향하는 입출력 요구들을 저장한다. 호스트 어댑터 118은, 호스트 메모리 106으로부터 PCI 버스 114를 경유하여 전송되는 입출력 요구들을 검색한다. 한 배열에서, 상기 호스트 어댑터 118은 호스트 메모리 106으로부터 DMA를 경유하여 전송된 입출력 요구들을 판독한다. 호스트 어댑터 118은 호스트 마이크로프로세서 104의 도움을 받지 않고서도 여러 개의 입출력 작업들 및 데이터 전송들을 관리할 수 있다.

프로세서 122는 입출력 요구들을 분석하고, SXP 엔진 128을 프로그램하여 입출력 작업을 설정한다. 이어, SCSI 버스 130을 경유하여, 요구된 데이터를 검색하거나 또는 저장하기 위한 주변 입출력 장치 132 내지 134로 명령들을 전송함으로써, 상기 입출력 요구들이 실행된다. 한 배열에서는, 호스트, 어댑터 118은 호스트 106으로부터 DMA 작업을 경유하여, 데이터를 전송하거나 또는 이들을 검색한다.

도 2는 호스트 어댑터 118의 입출력 명령 전송 자동화 부분에 대응하는 구성요소들을 보여주는 모식도이다. 호스트 어댑터 118은 한 쌍의 DMA 채널 124 및 126을 통하여 첫 번째 버스 114에 연결되어 있다. 명령 DMA 채널 124는 입출력 명령 정보를 호스트 메모리 108로 전송하거나, 또는 이로부터 전송받는데 사용된다. 상기 명령 DMA 채널 124는 중개장치(arbiter) 206에 의하여 제어되는 경로를 통하여 인바운드 논리 회로(inbound logic circuit, 이하, `인바운드 로직`이라고도 함) 202 및 아웃바운드 논리 회로(outbound logic circuit, 이하, `아웃바운드 로직`이라고도 함) 204에 연결되어 있다. 중개장치 206은 인바운드 로직 202 및 아 웃바운드 로직 204가 명령 DMA 채널 124 및 데이터 DMA 채널 126에 실질적으로 동시에 접근할 수 있도록 한다. 상기 인바운드 로직 202 및 아운바운드 로직 204는 어댑터 RAM 138에 연결되어 있다. 또한, 인바운드 로직 202 및 아웃바운드 로직 204는 어댑터 레지스터 세트 120에 있는 메일박스 레지스터(mailbox register) 208에 연결되어 있다. 어댑터 프로세서 122는 어댑터 RAM 138 및 어댑터 레지스터 세트 120에 연결되어 있다. 어댑터 프로세서 122는 또한, 인바운드 로직 122 및 아웃바운드 로직 204에 추가로 연결되어 있어서, 채워진 목록, 또는 논리회로에 대응되는 비어 있는 목록 상의 포인터 값(pointer value)이 갱신된다.

도 3은 입출력 명령 처리 요소들 사이의 논리적인 연결상태를 설명하는 블록도이다. 도 1을 참조하여 설명한 바와 같이, 호스트 시스템 102에는 요구 대기열 110 및 응답 대기열 112를 포함하는 메모리 106가 구비되어 있다. 상기 호스트 시스템 102는 데이터의 전송을 촉진하며, 호스트 버스 어댑터 116을 포함하는 주변장치와 통신하는 버스 114에 연결되어 있다. 명령 DMA 채널 124는 메모리 106으로 또는 이로부터 데이터를 전송하기 위한 첫 번째 버스 114에 연결되어 있다. 중개장치 206은 명령 DMA 채널 124와, 인바운드 로직 202 및 아웃바운드 로직 204 유닛들 사이에 있다. 이상에서 간략하게 설명한 바와 같이, 중개장치 206은 명령 DMA 채널 124로의 접근을 제어하는데 사용되어, 로직 유닛 202, 204중 어느 하나가 명령 DMA 채널을 독점하지 못하도록 한다. 중개장치 206은 이미 당업계에 널리 알려진 순차순환(round robin) 중개방법을 이용하여 인바운드 로직 202 및 아웃바운드 로직 204 모두에게 동등한 접근기회를 제공한다. 뿐만 아니라, 상기 중개장치는 데이터 DMA 채널 126 및 명령 DMA 채널 124가 첫 번째 버스 114에 접근하는 것을 제어하여, 이들 채널 중 어느 것도 상기 버스를 균형이 맞지 않게 제어할 수 없도록 한다.

인바운드 로직 202는 비어 있는 요구목록 302 및 채워진 요구목록 304에 연결되어 있다. 상기 인바운드 로직 202는 채워진 요구목록 304로 향하는 기록 액세스(write access)를 가지고 있으며, 비어 있는 요구목록 302로 향하는 리드-온리 액세스(read-only access)를 가지고 있다. 인바운드 로직 202는 어댑터 RAM 138에 정보를 기록할 수 있으며, 또한, 인바운드 로직 202는 메일박스 레지스터 208에 추가적으로 연결되어 있어, 인바운드 로직 202를 요구 대기열 110을 향하는 트랙 포인터(track pointer)에 인에이블 시킨다.

아웃바운드 로직 204는 비어 있는 응답목록 306 및 채워진 응답목록 308에 연결된다. 상기 아웃바운드 로직 204는 채워진 응답목록 308로 향하는 리드-온리 액세스를 가지고 있으며, 비어 있는 응답목록 306으로 향하는 기록 액세스를 가지고 있다. 아웃바운드 로직 204는 어댑터 RAM 138로부터 전송된 정보를 판독할 수 있으며, 또한, 아웃바운드 로직 204는 메일박스 레지스터 208에 추가적으로 연결되어 있어, 아웃바운드 로직 204를 응답 대기열 112를 향하는 트랙 포인터(track pointer)에 인에이블시킨다.

어댑터 프로세서 122는 어댑터 메모리 138에 연결되어 있어서, 요구 버퍼 210으로부터 전송된 입출력 명령들을 판독하며, 응답 버퍼 212에 상태정보를 기록한다. 상기 어댑터 프로세서 122는 채워진 요구목록 304 및 비어 있는 응답목록 306으로 향하는 리드-온리 액세스를 가지고 있다.

도 4는 요구 대기열 110으로부터 어댑터 RAM 138 상의 입출력 요구 버퍼 영역 210로 입출력 요구를 자동으로 전송하는 것을 촉진하기 위하여 사용되는 지역적 저장 소자(local storage element)들을 보다 상세하게 보여주는 블록도이다. 상기 저장 소자들에는 요구 대기열 110, 입력 우펀함(IMB) 레지스터 세트 410(이하, `입력 메일박스`라 함), 출력 메일박스(OMB) 레지스터 세트 412(이하, `출력 메일박스`라 함), 비어 있는 요구 버퍼 목록 302(이하, `비어 있는 요구목록`이라 함), 채워진 요구 버퍼 목록(이하, `채워진 요구목록`이라 함), 입출력 요구 버퍼들 210 및 DMA 버퍼 대기열 418가 포함되어 있다.

이상에서 설명한 바와 같이, 상기 요구 대기열 110은, 호스트 어댑터 118로 가는 중개장치인 바, 이를 통하여 호스트마이크로프로세서 104가 다양한 명령들과 데이터를 포함하는 입출력 명령 블록들(IOCBs) 전송하기 위하여 입출력 명령들을 전송하게 된다. 요구대기열 110은 원형의 고정된 길이의 선입선출(first-in-first-out, FIFO) 엔트리로 배열되는 것이 유리하다. 설명된 실시예에서는, 요구대기열 110은 각각 64 바이트씩을 포함하는 128 개의 엔트리를 포함하고 있다. 본 발명의 다른 실시예에서는 명령 및 상태정보가 원형의 대기열 대신에, 다른 형태의 데이터 구조(예를 들면, 스택)에 저장된다.

요구 대기열 110 및 응답 대기열 112 각각에는 지표 역할을 하는 인-포인터(in-pointer) 및 아웃-포인터(out-pointer, 미도시)가 구비되어 있다. 호스트 버스 어댑터 116의 펌웨어는 어댑터 램 138에 인-포인터 변수(in-pointer variable) 및 아웃-포인터 변수(out-pointer variable)로 구성된 세트를 저장한다. 호스트 메모리 106은 자신의 인-포인터 변수와 아웃-포인터 변수(미도시) 세트를 이용한다. 인-포인터 변수 및 아웃-포인터 변수 각각은 하기의 식을 이용하여, 대기열 110 및 112 중 하나의 주소에 대응하는 주소로 전환된다:

주소 = 기본 주소(base address) + (프레임 크기 X 포인터 지표 값)

요구 대기열 110이 가득 채워진 상태인가 있는가, 비어 있는 상태인가 또는 부분적으로 채워진 상태인가에 대한 결정은, 입력 메일박스 410의 요구 대기열 인-포인터(REQ_IN_POINTER) 402 및 출력 메일박스 412의 요구 대기열 아웃-포인터(REQ_OUT_POINTER) 404를 참조하여 결정된다. 요구 대기열 인-포인터 402는 요구 대기열 110의 엔트리 중 마지막 엔트리를 표시한다. 요구 대기열 아웃-포인터 404는 요구 대기열 110의 첫 번째 엔트리를 가리킨다. 요구 대기열 인-포인터 402가 요구 대기열 아웃-포인터 404보다 적은 때에는(환상의 대기열을 둘러싸는 조건을 고려하여), 이는 요구 대기열 110이 가득 채워진 상태임을 있음을 의미한다. 가득 채워진 요구 대기열 110은 대기열 전체의 길이보다 하나 적은 수의 엔트리를 포함한다. 요구 대기열 인-포인터 402가 요구 대기열 아웃-포인터 404와 같은 때에는, 요구 대기열 110이 비어 있음을 의미한다. 요구 대기열 110의 비어 있는(이용 가능한) 대열 엔트리의 수는, 요구 대기열 아웃-포인터 404로부터 요구 대기열 인-포인터를 뺀 값으로(둘러 싸는 조건을 고려하여) 계산된다.

요구 대기열 110의 엔트리들은 호스트 마이크로프로세서 104에 의하여 정렬되는 바, 상기 마이크로 프로세서 104는 입력 메일박스 레지스터 402의 요구 대기열 인-포인터 402를 제어한다. 요구 대기열 110의 엔트리들은 호스트 어댑터 118의 인바운드 로직(참조: 도 5)에 의하여 정렬상태가 흩어지게 되는 바, 상기 인바운드 로직은 출력 메일박스 레지스터 412의 요구 대기열 아웃-포인터 408을 제어한다. 요구 대기열 110의 각 엔트리는 하나의 IOCB를 보유한다.

도 4를 이용하여 도 1의 인터페이스 레지스터 120의 일부분인 내부 메일박스 레지스터(internal mailbox register)들을 설명할 수 있다. 바람직하게는, 각 메일박스 레지스터들의 길이는 16비트이다. 입력 메일박스 레지스터 410은 호스트 마이크로프로세서 104에 의하여 기록되고, 호스트 어댑터 118에 의하여 판독된다. 입력 메일박스 레지스터 410는 호스트마이크로프로세서 104로부터 호스트 어댑터 118로 정보를 전송하는데 사용된다. 출력 메일박스 레지스터 412는 호스트 어댑터 118에 의하여 기록되고 마이크로프로세서 104에 의하여 판독된다. 출력 레지스터 412는 호스트 어댑터 118로부터 마이크로프로세서 104로 상태정보를 전송하는데 사용된다.

비어 있는 요구목록 302 및 채워진 요구목록 304는 어댑터 RAM 138의 입출력 요구 버퍼 210을 추적하는데 사용된다. 비어 있는 요구목록 302 및 채워진 요구목록 304는 FIFO 데이터 구조로 장치되는 것이 바람직하다. 비어 있는 요구목록 302는, 프로세서 122가 입출력 요구 프레임에 할당한, 어댑터 RAM 138의 요구 버퍼 210에 대한 지표를 포함하고 있다. 입출력 버퍼 210의 기본 주소는 인바운드 로직 202에 판독 가능한 레지스터(미도시)에 저장된다. 인바운드 로직 202는 상기 기본 주소를, 비어 있는 요구목록 302의 엔트리 및 채워진 요구목록 304의 엔트리들에 의하여 지시된 입출력 버퍼들의 메모리 주소들을 결정하는데 사용한다. DMA 버퍼 418 세트는 명령 DMA 채널 124가 현재의 DMA 요구들을 저장하는데 사용된다. DMA 버퍼 418은 FIFO 데이터 구조로 장치되는 것이 바람직하다.

인바운드 로직 202의 작업방법을 도 1 내지 도 4 및 도 5의 상태도를 참조하여 설명한다. 인바운드 로직 202는 초기화 상태 502로부터 시작되는 바, 여기에서, 어댑터 프로세서 122가 비어 있는 요구목록 302를 설정하여 최소한 하나 이상의 지표가 입출력 버퍼에 이용될 수 있도록 한다. 일단, 어댑터 프로세서 122가 비어 있는 요구목록 302를 적재하면, 인바운드 로직 202는 메일박스 검사 상태 504로 이동한다.

이어, 호스트 마이크로프로세서 104는 최소한 하나 이상의 IOCB를, 요구 대기열 인-포인터 변수에 의하여 지정된 첫 번째 이용가능 엔트리로부터 출발하여, 요구 대기열 110의 다음 엔트리에 적재한다. 포스트 마이크로프로세서 104는 요구 대기열 인-포인터 변수의 사본을, 요구 대기열 110에 적재된 새로운 숫자로 증가시킨다. 증가된 요구 대기열 인-포인터 변수는, 요구 대기열 110 내의 다음 순서로 이용 가능한 엔트리의 주소가 된다. 이어, 호스트 마이크로프로세서 104는 새로이 증가된 요구 대기열 인-포인터 변수 값을, 입력 메일박스 레지스터 세트 410에 있는 메일박스 레지스터 3의 요구 대기열 인-포인터 402에 기록한다. 인바운드 로직 202는 입력 메일박스 레지스터 세트 410에 있는 메일박스 레지스터 3을 검색한다. 요구 인-포인터 402가 요구 아웃-포인터 404와 같아서, 요구 대기열이 비어 있는 상태인 한, 인바운드 로직 202가 메일박스 검사 상태 504에 계속 머물러 있게 된다. 일단, 요구 인-포인터 402가 요구 아웃-포인터 404가 더 이상 같지 않게 되면, 호스트가 새로운 요구를 요구 대기열에 기록한 다음과 동일하게, 인바운드 로직 202가 판독 버퍼 상태 506으로 이동한다. 인바운드 로직 202는 계속하여 요구 대기열 110으로부터 IOCB를 검색한다(또한, 일시적으로 저장한다). 먼저, 인바운드 로직 202는 비어 있는 요구목록 302로부터 지표를 판독하여, 어댑터 RAM 상의 공간이 새로운 IOCB를 저장하기 위하여 이용될 수 있는지를 검색한다. 만약, 비어 있는 요구목록 302로부터 유효한 공간이 판독되는 경우라면, 즉, 공간을 이용할 수 있다면, 인바운드 로직 202는 DMA 설정 상태 508로 이동한다. 인바운드 로직 202는 채워진 요구목록 305에서 엔트리가 이용될 수 있는지를 결정하기 위하여 검색하여, 버퍼 영역 410으로 전송되면 IOCB의 주소를 허용할 공간이 있는지를 검색한다. 채워진 요구목록 304가 가득 찬 상태인 한, 인바운드 로직 202는 DMA 설정 단계 508에서 대기하게 된다. 채워진 요구목록 304에 이용 가능한 공간이 있는 때에는, 인바운드 로직 202가 DMA 출발 상태 510으로 이동하게 된다. 인바운드 로직 202는 명령을 DMA 버퍼 418에 기록하여 DMA 작업을 시작한다. 명령은 소스(source)로서 요구 아웃포인터 404를 하여 결정된 호스트 주소(host address)를 포함하며, 크기(size)로서 입출력 요구 프레임의 크기를 포함한다.

인바운드 로직 202는 명령 DMA 120으로부터 오는 “DMA 종료” 메시지를 기다린다. 인바운드 로직 202는 명령 DMA 채널 124로부터 “?DMA 종료” 메시지가 전송되어 오면, 판독 DMA상태 512로 이동한다. 인바운드 로직 202는 DMA 상태 레지스터(미도시)로부터 DMA 상태를 판독한다. 만약, 에러가 발생하면, 인바운드 로직 202는 재시도 상태(retry state) 518으로 이동하여, 이를 프로세서 122에 알린다. 이어, 다시 출발 DMA 상태로 이동한다. 다른 경우, 즉, 명령 DMA 채널 124에 아무런 에러가 없는 경우라면, 인바운드 로직 202는 데이터 이동 상태 514로 이동한다. 이어, 어댑터 프로세서 122는 요구 대기열 아웃-포인터 변수를 증가시켜, 이 값을 출력 메일박스 레지스터 세트 412의 메일박스 레지스터 3에 기록한다. 계속하여, 마이크로프로세서 104가 출력 메일박스 레지스터 세트 412의 메일박스 레지스터 3을 판독하여, 요구 대기열 아웃-포인터의 사본을 갱신한다. 또한, 인바운더 로직 202는 비어 있는 요구목록 302로부터 이전에 판독되었던 엔트리로부터 결정된, 데이터 채널 FIFO(미도시)의 데이터를 요구 버퍼 210으로 이동시킨다. 전송이 종료되면, 인바운드 로직 202는 기록 충전 목록 상태 516으로 이동한다. 이어, 인바운드 로직 202는 비어 있는 요구목록 302로부터 판독된 값을 채워진 요구목록 304에 기록하여 IOCB의 위치를 표시한 다음, 다시, 메일박스 검사 상태 504로 이동한다.

호스트 어댑터 118은 두 번째 버스 130에 접근하여, 주변 입출력장치 132 내지 134에 요구 정보를 기록하거나 또는, 이들로부터 검색하여 IOCB(들)을 처리한다. 바람직한 실시 태양에서, 입출력 요구 도중, 호스트 어댑터 118은 지정된 입출력 장치 132 내지 134호부터 데이터를 검색하여, 직접 메모리 106내에 기록한다(참조: 도 1). 상기 설명된 바에서 알 수 있는 것과 같이, 처리장치 122는 IOCB를 판독할 수 있게 되기 전에 호스트 시스템으로부터 호스트 RAM으로 정보가 전송되도록 설정할 필요 없이, 단지 어댑터 IOCB 버퍼 영역의 IOCB 만을 판독하면 된다. 본 발명에 의하여, 프로세서가 IOCB를 처리하기 전에 처리장치의 사이클을 감소시킬 수 있게 되었는 바, 결과적으로 처리효율을 향상시킬 수 있게 되었다.

도 6은 어댑터 RAM 138로부터 응답 대기열 112로 입출력 응답을 자동적으로 전송하는 것을 촉진하기 위하여 사용된 지역적인 저장 소자들을 설명하는 모식도이다. 상기에서 설명된 바와 같이, 저장 소자들은 응답 대기열 112, 입력 메일박스 레지스터 세트(이하, `입력 메일박스` 이라 함) 410, 출력 메일박스 레지스터 세트(이하, `출력 메일박스` 이라 함) 412, 비어 있는 응답 버퍼 목록(이하, `비어 있는 응답목록`이라 함) 306, 채워진 응답 버퍼 목록(이하, `채워진 응답목록`이라 함) 308, 입출력 응답 버퍼 212 및 DMA 버퍼 418의 세트를 포함하고 있다.

응답 대기열 112의 엔트리들은 호스트 어댑터 118 내의 아웃바운드 로직 204에 의하여 정렬되는 바, 상기 아웃바운드 로직 204는 응답 대기열 인-포인터 406을 제어한다. 응답 대기열 112의 엔트리들은 마이크로프로세서 104에 의하여 정렬상태가 흩어지게 되는 바, 상기 마이크로프로세서 104는 응답 대기열 아웃-포인터 408을 제어한다. 응답 대기열 112의 각 엔트리는 하나의 IOCB를 보유한다.

요구 대기열 110이 IOCB를 보유할 수 있도록 배열된 반면, 응답 대기열 112는 입출력 상태 블록(IOSB)를 보유할 수 있도록 배열되어 있다는 점을 제외하면, 응답 대기열 112의 구조는 요구 대기열 110의 구조와 실질적으로 유사하다. 응답 대기열 112는, 호스트 어댑터 118이 IOSB의 전송에 대한 입출력 응답을 통과시키는 호스트 마이크로프로세서를 중개하는 바, 이는, SCSI 상태 및 입출력 요구에 관한 기타 다른 정보들을 포함한다. IOSB에는 입출력 요구의 종료나 또는 입출력 요구가 성공적으로 수행되었는지의 여부를 마이크로프로세서 104에 알리는 상태 정보(status information)가 포함되어 있다. 입출력 명령 종료 정보의 처리 및 검색이 준비되면, 호스트 어댑터 118은 엔트리를 응답 대기열 112에 기록함으로써, 호스트 마이크로프로세서 104에 보고한다. 만약, 종료된 입출력 명령이 판독 작업을 포함하고 있다면, 호스트 마이크로프로세서 104는 입출력 장치 132 내지 134로부터 검색되어 메모리 106에 저장되는 데이터를 처리할 수 있게된다. 응답 대기열 인-포인터 406은 아웃바운드 로직 204에 의하여 제어되어, 응답 대기열 112에 응답이 매번 기록되는 때마다 증가하게 된다. 응답 대기열 아웃-포인터 408은 호스트 마이크로프로세서 104에 의하여 제어되어, 응답 대기열 아웃-포인터 408이 응답 대기열 112로부터 응답이 매번 판독되는 때마다 증가한다.

비어 있는 응답목록 306 및 채워진 응답목록 308은 응답을 포함하고 있는 어댑터 RAM상의 입출력 버퍼를 추적하는 데에 사용된다. 비어 있는 응답목록 306 및 채워진 응답목록 308은 FIFO 데이터 구조로 장치되는 것이 바람직하다. 비어 있는 응답목록 306은, 프로세서 122가 입출력 요구 프레임에 할당한, 어댑터 RAM 138의 응답 버퍼 212에 대한 지표를 포함하고 있다. 입출력 응답 버퍼 212의 기본 주소는 아웃바운드 로직 204에 판독 가능한 레지스터(미도시)에 저장된다. 아웃바운드 로직 204는 상기 기본 주소를, 비어 있는 응답목록 306의 엔트리 및 채워진 응답목록 308의 엔트리들에 의하여 지시된 입출력 버퍼들의 메모리 주소들을 결정하는데 사용한다.

아웃바운도 로직 204의 작업과정을, 도 1 내지 도 3, 도 6 및, 도 7의 상태 기계 도표를 참조하여 설명한다. 아운바운드 로직 204는, 어댑터 프로세서 122를 기다리는 초기화 상태 702로부터 출발하여, 비어 있는 응답목록 306을 초기화시킴으로써, 입출력 버퍼 212에 대한 최소한 하나 이상의 지표가 이용될 수 있도록 한다. 일단, 비어 있는 응답목록 306이 적재되면, 아웃바운드 로직 204는 가득 채워진 검사상태 704로 이동한다. 이어, 어댑터 프로세서 122는 버퍼의 지표를 채워진 응답목록 308에 기록한다. 아웃바운드 로직 204가 채워진 응답목록 308이 유효한 엔트리인지를 검사한다. 일단, 유효한 엔트리로 판독된다면, 이는 응답이 버퍼에 적재되었다는 것을 의미하는 바, 아웃바운드 로직 204는 DMA 설정 상태 706으로 이동한다.

아웃바운드 로직 204는 응답 대기열 112에 또 다를 엔트리가 입력될 수 있는 공간이 있는지를 결정하기 위하여 검사한다. 응답 대기열 112에 얼마나 많은 공간이 있는지를 검사하기 위하여 응답 대기열 인-포인터 값과 응답 대기열 아웃 포인터 값의 차이가 이용된다. 만약, 응답 대기열 112에 충분한 여유가 있는 경우라면, 아웃바운드 로직 204는 계속하여 데이터 상태 708로 이동한다. 채워진 응답 대기열 308의 엔트리에 의하여 지시된 위치에 있는 데이터는 DMA 채널 FIFO(미도시)로 이동한다. 일단, 데이터가 DMA 채널 FIFO에 준비되면, 아웃바운드 로직 204는 DMA 출발 상태 710으로 이동한다. 이어, 응답 대기열 인-포인터에 의하여 목표로 확인된, 그리고, 응답 엔트리의 크기를 크기로서 확인된 주소를 제공하여, DMA 작업 과정이 시작된다. 이어, 아웃바운드 로직 204는 재시도 상태 716으로 이동한다. 아웃바운드 로직 204는, 프로세서 122가 에러 상태에 있음을 알린 다음, 다시 출발 DMA 상태 710으로 이동한다. 이와는 달리, 명령 DMA 체널 124로부터 아무런 에러가 전송되지 않은 경우라면, 아웃바운드 로직 204는 비어 있는 기록 상태 714로 이동한다. 이어, 아웃바운드 로직 204는 채워진 응답목록 308로부터 판독된 지표를 비어 있는 응답목록 306에 기록하여, 버퍼가 다시 프로세서 122에 이용될 수 있도록 한다. 계속하여, 아웃바운드 로직 204는 응답 대기열 인-포인터를 증가시키고, 출력 메일박스 레지스터 세트 412에 있는 메일박스 레지스터 4에 상기 증가된 응답 대기열 인-포인터 값을 기록하여, 호스트 마이크로프로세서 104가 이를 알 수 있도록 한다. 이어서, 아웃바운드 로직 204는 충전 검사 상태 704로 이동하는 바, 여기에서는, 채워진 응답목록 308을 모니터한다. 호스트 마이크로프로세서 104는 응답 대기열 112의 엔트리를 검사하고, 응답 대기열 아웃-포인터 변수의 사본을 증가시킨다. 일단, 응답 대기열 아웃-포인터 변수와 응답 대기열 인-포인터 변수의 값이 같은 경우에는, 호스트 마이크로프로세서 104가 응답 대기열 112의 모든 응답들을 판독하였음을 의미한다. 따라서, 어댑터 프로세서 112는 비어 있는 응답목록 306으로부터 검색된 주소에 IOSB를 기록하기만 하면 되고, 이어, 어댑터 RAM 138로부터 호스트 메모리 106으로의 IOSB 전송을 실질적으로 설정하지 않으면서도 채워진 요구목록 308에 주소를 허용할 수 있게 되었다.

이상의 설명으로부터, 인바운드 및 아웃바운드 로직 유닛들이 어댑터 프로세서 122가 수행하여야 할 여러 기능들을 대신하여 수행한다는 것을 알 수 있다. 따 라서, 어댑터 프로세서 122는 IOCB등이나 IOSB들의 전송을 설정할 필요가 없게 되었다. IOCB들이 어댑터 RAM에 자동적으로 적재될 수 있게 됨에 따라, 어댑터 프로세서 122가 데이터 DMA 채널에 입출력 요구들을 고속으로 전송할 수 있게 되었다. 또한, IOSB들이 어댑터 RAM으로부터 자동적으로 분담될 수 있게 됨에 다라, 어댑터 프로세서 122가 응답들을 고속으로 처리할 수 있게 되었다. 상기 입출력 장치의 속도 증가로 인하여, 어댑터 프로세서 122로부터 오는 설정 작업의 일정량에 대한 분담이 가능하게 되어, 시템의 성능을 현저하게 향상시킬 수 있게 되었다. 이러한 입출력 처리 효율의 향상을 이용할 수 있는 예로서는 인터넷 서버, RAID 서버, 데이터베이스 프런트 엔드(database front end) 및 다른 입출력형 컴퓨터 시스템을 들 수 있다.

본 발명은 입출력 요구의 작업부하량(많은 작업부하 또는 적은 작업 부하), 접근 형태(연속적 또는 임의 접근), 시스템 배열의 형태, 입출력 장치의 숫자 및 입출력 요구의 형태(대기열 또는 비-대기열 형태)에 관계 없이 응용될 수 있다. 즉, 다른 실시태양에서는 많거나 또는 적은 작업부하량, 연속적 또는 임의 입출력 접근, 다른 수의 입출력 요구 장치 및, 대기열 또는 비-대기열 형태의 입출력 요구를 가질 수 있다.

이상에서 특정의 바람직한 실시태양을 예로 들어 본 발명을 설명하였으나, 당업자에게 자명한 또 다른 실시 태양들은 본 발명의 범위에 속한다 할 것이다. 따라서, 본 발명의 범위는 이하의 청구범위에 의하여 한정되는 것이라 할 수 있을 것이다.

Claims (14)

  1. 다음의 각 단계를 포함하는, 호스트 시스템으로부터, 호스트 어댑터 상의 프로세서가 입출력 명령 블록을 저장하기 위하여 사용하는 명령 블록 버퍼(command block buffer)로, 입출력 명령 블록(I/O command block)을 자동적으로 적재하는 방법:
    어느 때에 요구 대기열(request queue)에 새로운 명령이 있는가를 결정하기 위하여, 요구 대기열을 모니터링하는 단계;
    상기 요구 대기열에 있는 상기 새로운 명령의 주소를 결정하는 단계;
    호스트 어댑터의 로컬 메모리상의 명령 블록 버퍼에 상기 새로운 명령을 저장할 공간이 있는가를 결정하는 단계;
    상기 새로운 명령이 상기 명령 블록 버퍼에 적재될 경우, 입출력 명령 블록의 위치를 나타내는 주소를 저장할 공간이 있는지를 결정하는 단계;
    이용 가능한 버퍼 위치(buffer location) 목록으로부터 식별된 버퍼 주소(buffer address)를 검색하는 단계;
    상기 새로운 명령 주소로부터 상기 버퍼 주소로 데이터를 전송하는 단계; 및,
    상기 버퍼 주소를 채워진 버퍼 위치(filled buffer location)의 목록에 기록하는 단계.
  2. 제 1항에 있어서,
    상기 요구 대기열을 모니터링하는 단계는 호스트 시스템과 호스트 어 댑터 사이에서 정보를 전송하기 위하여, 최소한 하나 이상의 호스트 어댑터 상의 레지스터를 이용하는 단계를 포함하는 것을 특징으로 하는
    입출력 명령 블록을 자동적으로 적재하는 방법.
  3. 제 1항에 있어서,
    새로운 명령 주소로부터 버퍼 주소로 데이터를 전송하는 단계는 직접 메모리 접근(direct memory access, DMA) 작동방법에 의하여 수행되는 것을 특징으로 하는
    입출력 명령 블록을 자동적으로 적재하는 방법.
  4. 제 1항에 있어서,
    상기 호스트 어댑터는 파이버 채널(Fiber Channel) 호스트 어댑터인 것을 특징으로 하는
    입출력 명령 블록을 자동적으로 적재하는 방법.
  5. 제 1항에 있어서,
    상기 호스트 시스템 및 호스트 어댑터는 주변 구성요소 접속(peripheral component interconnect, PCI) 버스에 의하여 연결된 것을 특징으로 하는
    입출력 명령 블록을 자동적으로 적재하는 방법.
  6. 다음의 각 구성요소를 포함하는, 호스트 시스템으로부터 호스트 어댑터로 전송되는 입출력 명령의 처리를 촉진하는 회로:
    호스트 어댑터 RAM;
    호스트 메모리 상의 요구 대기열을 모니터링하기 위한 모니터링 유닛(이때, 상기 모니터링 유닛은 입출력 요구들의 감지에 응답하여 신호를 발생시킨다);
    상기 모니터링 유닛에 감응하는 데이터 검색 유닛(이때, 상기 데이터 검색 유닛은 입출력 요구를 포함하는 상기 요구 대기열 상의 특정 위치로부터 호스트 어댑터 RAM 상의 버퍼로 데이터를 전송하고, 버퍼 주소는 호스트 어댑터 RAM 상의 이용 가능한 목록으로부터 판독되며, 상기 데이터 검색 유닛은 상기 버퍼 주소를 호스트 어댑터 RAM 상의 채워진 버퍼 목록에 기록한다); 및,
    상기 버퍼로부터 전송된 상기 입출력 명령을 판독하기 위한 프로세서(이때, 상기 버퍼주소는 상기 채워진 버퍼 목록으로부터 판독되고, 상기 프로세서는 입출력 명령을 처리한 다음 상기 버퍼 주소를 이용 가능한 버퍼 목록에 기록한다).
  7. 제 6항에 있어서,
    상기 모니터링 유닛은 호스트 시스템과 호스트 어댑터 사이에서 정보를 전송하는, 최소한 하나 이상의 호스트 어댑터 상의 레지스터를 포함하는 것을 특징을 하는
    회로.
  8. 제 6항에 있어서,
    상기 데이터 검색 유닛은 직접 메모리 접근 작동방법을 설정함으로써 요구 대기열로부터 호스트 어댑터 RAM으로 데이터를 전송하는 것을 특징으로 하는
    회로.
  9. 제 6항에 있어서,
    상기 호스트 어댑터는 파이버 채널(Fiber Channel) 호스트 어댑터인 것을 특징으로 하는
    회로.
  10. 제 6항에 있어서,
    상기 호스트 시스템 및 호스트 어댑터는 주변 구성요소 접속(peripheral component interconnect, PCI) 버스에 의하여 연결된 것을 특징으로 하는
    회로.
  11. 제 6항에 있어서,
    상기 모니터링 유닛 및 상기 데이터 검색 유닛은 어댑터 RAM으로부터 전달된 지시를 실행하는 단일 프로세서를 포함하는 것을 특징으로 하는
    회로.
  12. 다음의 각 단계를 포함하는, 호스트 어댑터로부터 호스트 시스템으로 입출력 상태 블록(I/O status block)들을 자동적으로 전송하는 방법:
    어댑터 RAM 상의 채워진 버퍼 목록을 모니터링하는 단계(이때, 상기 목록은 입출력 상태 블록을 포함하는 어댑터 RAM 상의 버퍼들을 식별한다);
    채워진 버퍼 목록의 엔트리로부터 전송된 입출력 상태 블록이 저장되는 버퍼 주소를 결정하는 단계;
    상기 어댑터 RAM으로부터 호스트 메모리 상의 응답 대기열로, 상기 입 출력 상태 블록을 전송하는 단계; 및,
    어댑터 RAM 상의 비어 있는 버퍼 위치에 상기 버퍼 주소를 기록하는 단계.
  13. 다음을 각 구성요소를 포함하는, 호스트 어댑터로부터 호스트 컴퓨터로 입출력 상태 블록을 자동적으로 전송하는 회로:
    호스트 어댑터의 RAM 상에 있는 채워진 버퍼 목록을 모니터 하는 모니터링 유닛(이때, 상기 모니터링 유닛은 채워진 버퍼 목록에 입력되는 새로운 엔트리의 감지에 응답하여 신호를 발생시킨다);
    상기 모니터링 유닛에 감응하는 데이터 검색 유닛(이때, 상기 데이터 검색 유닛은 채워진 버퍼 목록의 엔트리에 의하여 인식된 호스트 어댑터 RAM 상의 버퍼로부터 호스트 시스템 상의 응답 대기열로 데이터를 전송하고, 상기 버퍼 주소는 호스트 어댑터 RAM 상의 채워진 목록으로부터 판독되며, 상기 데이터 검색 유닛은 호스트 어댑터 RAM 상의 비어 있는 버퍼 목록에 상기 버퍼 주소를 기록한다); 및,
    상기 입출력 상태 블록을 상기 버퍼에 기록하는 프로세서(이때, 상기 버퍼주소는 상기 비어 있는 상태 블록을 기록한 다음, 상기 버퍼 주소를 채워진 버퍼 목록에 기록한다).
  14. 다음의 각 구성요소를 포함하는, 호스트 어댑터의 프로세서를 사용하지 않고서 데이터를 전송할 수 있도록, 호스트 시스템으로부터 호스트 어댑터로의 입출력 명령 전송을 자동화하는 회로:
    호스트 시스템의 메모리 내에 있는 요구 대기열을 모니터 하는 모니터링 회로(이때, 상기 모니터링 회로는 요구 대기열 상의 입출력 명령 블록의 감지에 응답하여 신호를 발생시킨다); 및,
    상기 모니터링 유닛에 감응하는 데이터 검색회로(이때, 상기 데이터 검색회로는 상기 신호에 감응하여 입출력 명령 블록을 호스트 어댑터의 버퍼로 전송한다).
KR1020017015915A 1999-06-09 2000-06-01 호스트 시스템과 호스트 어댑터 사이에서 입출력 블록을자동적으로 전송하는 방법과 장치 KR100701419B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
US09/328,738 US6564271B2 (en) 1999-06-09 1999-06-09 Method and apparatus for automatically transferring I/O blocks between a host system and a host adapter
US09/328,738 1999-06-09
PCT/US2000/040053 WO2000075789A1 (en) 1999-06-09 2000-06-01 A method and apparatus for automatically transferring i/o blocks between a host system and a host adapter

Publications (2)

Publication Number Publication Date
KR20020015047A KR20020015047A (ko) 2002-02-27
KR100701419B1 true KR100701419B1 (ko) 2007-03-30

Family

ID=23282217

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020017015915A KR100701419B1 (ko) 1999-06-09 2000-06-01 호스트 시스템과 호스트 어댑터 사이에서 입출력 블록을자동적으로 전송하는 방법과 장치

Country Status (9)

Country Link
US (2) US6564271B2 (ko)
EP (1) EP1188119B1 (ko)
JP (1) JP2003501746A (ko)
KR (1) KR100701419B1 (ko)
AT (1) AT452369T (ko)
AU (1) AU4861000A (ko)
CA (1) CA2375612A1 (ko)
DE (1) DE60043540D1 (ko)
WO (1) WO2000075789A1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101862803B1 (ko) 2010-10-20 2018-05-30 마벨 월드 트레이드 리미티드 단일화된 i/o 어댑터

Families Citing this family (164)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2816786B1 (fr) * 2000-11-14 2003-09-12 Schneider Automation S A Dispositif d'adaptation programmable pour protocoles de communication
US6973524B1 (en) * 2000-12-14 2005-12-06 Lsi Logic Corporation Interface for bus independent core
AT468562T (de) * 2000-12-15 2010-06-15 Ibm Virtualisierung von e/a-adapterressourcen
US7363389B2 (en) * 2001-03-29 2008-04-22 Intel Corporation Apparatus and method for enhanced channel adapter performance through implementation of a completion queue engine and address translation engine
US6732194B1 (en) * 2001-06-27 2004-05-04 Emc Corporation Method and apparatus for multi-sequential data operations
JP2003030018A (ja) * 2001-07-13 2003-01-31 Sony Corp データ通信装置および方法、データ通信システム、情報処理装置および方法、記録媒体、並びにプログラム
US6904497B1 (en) * 2001-09-21 2005-06-07 Adaptec, Inc. Method and apparatus for extending storage functionality at the bios level
US6643735B2 (en) * 2001-12-03 2003-11-04 International Business Machines Corporation Integrated RAID system with the capability of selecting between software and hardware RAID
US6829660B2 (en) * 2001-12-12 2004-12-07 Emulex Design & Manufacturing Corporation Supercharge message exchanger
US6789133B1 (en) * 2001-12-28 2004-09-07 Unisys Corporation System and method for facilitating use of commodity I/O components in a legacy hardware system
US7171509B2 (en) * 2002-01-09 2007-01-30 International Business Machines Corporation Method and apparatus for host messaging unit for Peripheral Component Interconnect busmaster devices
US7346135B1 (en) 2002-02-13 2008-03-18 Marvell International, Ltd. Compensation for residual frequency offset, phase noise and sampling phase offset in wireless networks
US7154886B2 (en) * 2002-07-22 2006-12-26 Qlogic Corporation Method and system for primary blade selection in a multi-module fiber channel switch
US7230929B2 (en) * 2002-07-22 2007-06-12 Qlogic, Corporation Method and system for dynamically assigning domain identification in a multi-module fibre channel switch
US7130933B2 (en) * 2002-07-24 2006-10-31 Intel Corporation Method, system, and program for handling input/output commands
US7397768B1 (en) 2002-09-11 2008-07-08 Qlogic, Corporation Zone management in a multi-module fibre channel switch
US6941408B2 (en) * 2002-09-30 2005-09-06 Lsi Logic Corporation Bus interface system with two separate data transfer interfaces
US7263153B2 (en) 2002-10-09 2007-08-28 Marvell International, Ltd. Clock offset compensator
US7319705B1 (en) 2002-10-22 2008-01-15 Marvell International Ltd. Programmable pre-emphasis circuit for serial ATA
US7007122B2 (en) * 2002-11-27 2006-02-28 Lsi Logic Corporation Method for pre-emptive arbitration
US7246192B1 (en) 2003-01-10 2007-07-17 Marvell International Ltd. Serial/parallel ATA controller and converter
US7024499B2 (en) * 2003-01-21 2006-04-04 Red Hat, Inc. Cache only queue option for cache controller
US7526598B2 (en) * 2003-03-03 2009-04-28 Sandisk Il, Ltd. Efficient flash memory device driver
US6976100B2 (en) * 2003-04-25 2005-12-13 International Business Machines Corporation Autonomic I/O adapter response performance optimization using polling
US7085859B2 (en) * 2003-05-14 2006-08-01 International Business Machines Corporation Method, apparatus and program storage device for automatically presenting status from a host bus adapter until an error is detected
US20040255068A1 (en) * 2003-06-13 2004-12-16 Yuan-Ting Wu Method and apparatus for control of another device through an ide bus
US7646767B2 (en) 2003-07-21 2010-01-12 Qlogic, Corporation Method and system for programmable data dependant network routing
US7234101B1 (en) 2003-08-27 2007-06-19 Qlogic, Corporation Method and system for providing data integrity in storage systems
US8930583B1 (en) 2003-09-18 2015-01-06 Marvell Israel (M.I.S.L) Ltd. Method and apparatus for controlling data transfer in a serial-ATA system
US7219263B1 (en) 2003-10-29 2007-05-15 Qlogic, Corporation Method and system for minimizing memory corruption
US7647355B2 (en) * 2003-10-30 2010-01-12 International Business Machines Corporation Method and apparatus for increasing efficiency of data storage in a file system
US7930377B2 (en) 2004-04-23 2011-04-19 Qlogic, Corporation Method and system for using boot servers in networks
US20050240727A1 (en) * 2004-04-23 2005-10-27 Shishir Shah Method and system for managing storage area networks
US20080301328A1 (en) * 2004-04-27 2008-12-04 Russ Craig F Method and system for improved communication between central processing units and input/output processors
US7669190B2 (en) 2004-05-18 2010-02-23 Qlogic, Corporation Method and system for efficiently recording processor events in host bus adapters
US7958292B2 (en) 2004-06-23 2011-06-07 Marvell World Trade Ltd. Disk drive system on chip with integrated buffer memory and support for host memory access
US9201599B2 (en) 2004-07-19 2015-12-01 Marvell International Ltd. System and method for transmitting data in storage controllers
US20060015659A1 (en) * 2004-07-19 2006-01-19 Krantz Leon A System and method for transferring data using storage controllers
US7577772B2 (en) * 2004-09-08 2009-08-18 Qlogic, Corporation Method and system for optimizing DMA channel selection
US20060064531A1 (en) * 2004-09-23 2006-03-23 Alston Jerald K Method and system for optimizing data transfer in networks
US7676611B2 (en) * 2004-10-01 2010-03-09 Qlogic, Corporation Method and system for processing out of orders frames
US7380030B2 (en) * 2004-10-01 2008-05-27 Qlogic, Corp. Method and system for using an in-line credit extender with a host bus adapter
US7398335B2 (en) * 2004-11-22 2008-07-08 Qlogic, Corporation Method and system for DMA optimization in host bus adapters
US7164425B2 (en) * 2004-12-21 2007-01-16 Qlogic Corporation Method and system for high speed network application
US7392437B2 (en) 2005-01-20 2008-06-24 Qlogic, Corporation Method and system for testing host bus adapters
US8510491B1 (en) * 2005-04-05 2013-08-13 Oracle America, Inc. Method and apparatus for efficient interrupt event notification for a scalable input/output device
US7231480B2 (en) * 2005-04-06 2007-06-12 Qlogic, Corporation Method and system for receiver detection in PCI-Express devices
US7281077B2 (en) * 2005-04-06 2007-10-09 Qlogic, Corporation Elastic buffer module for PCI express devices
US7676605B1 (en) * 2005-04-06 2010-03-09 Teradici Corporation Methods and apparatus for bridging a bus controller
US7908335B1 (en) * 2005-04-06 2011-03-15 Teradici Corporation Methods and apparatus for bridging a USB connection
JP2007011659A (ja) * 2005-06-30 2007-01-18 Toshiba Corp インターフェース装置、ディスクドライブ及びインターフェース制御方法
US7577773B1 (en) * 2005-09-09 2009-08-18 Qlogic, Corporation Method and system for DMA optimization
US20070118664A1 (en) * 2005-10-24 2007-05-24 International Business Machines Corporation Mail dispatch system
US20090265485A1 (en) * 2005-11-30 2009-10-22 Broadcom Corporation Ring-based cache coherent bus
US7568060B2 (en) * 2005-12-15 2009-07-28 International Business Machines Corporation Method and system for interfacing components of a computing system with a pair of unidirectional, point-to-point buses
US8655850B2 (en) 2005-12-19 2014-02-18 Commvault Systems, Inc. Systems and methods for resynchronizing information
US7606844B2 (en) 2005-12-19 2009-10-20 Commvault Systems, Inc. System and method for performing replication copy storage operations
US7651593B2 (en) 2005-12-19 2010-01-26 Commvault Systems, Inc. Systems and methods for performing data replication
WO2007075587A2 (en) 2005-12-19 2007-07-05 Commvault Systems, Inc. Systems and methods for performing data replication
US7461195B1 (en) 2006-03-17 2008-12-02 Qlogic, Corporation Method and system for dynamically adjusting data transfer rates in PCI-express devices
US8726242B2 (en) 2006-07-27 2014-05-13 Commvault Systems, Inc. Systems and methods for continuous data replication
US8095745B1 (en) * 2006-08-07 2012-01-10 Marvell International Ltd. Non-sequential transfer of data from a memory
US7716397B2 (en) * 2007-07-03 2010-05-11 Lsi Corporation Methods and systems for interprocessor message exchange between devices using only write bus transactions
US8775717B2 (en) 2007-12-27 2014-07-08 Sandisk Enterprise Ip Llc Storage controller for flash memory including a crossbar switch connecting a plurality of processors with a plurality of internal memories
US20090198876A1 (en) * 2008-01-31 2009-08-06 Jimmy Kwok Lap Lai Programmable Command Sequencer
JP5102917B2 (ja) * 2008-02-22 2012-12-19 株式会社日立製作所 ストレージ装置及びアクセス命令送信方法
US8312241B2 (en) * 2008-03-06 2012-11-13 Integrated Device Technology, Inc. Serial buffer to support request packets with out of order response packets
US8625621B2 (en) * 2008-03-06 2014-01-07 Integrated Device Technology, Inc. Method to support flexible data transport on serial protocols
US20090228733A1 (en) * 2008-03-06 2009-09-10 Integrated Device Technology, Inc. Power Management On sRIO Endpoint
US8312190B2 (en) * 2008-03-06 2012-11-13 Integrated Device Technology, Inc. Protocol translation in a serial buffer
US8213448B2 (en) * 2008-03-06 2012-07-03 Integrated Device Technology, Inc. Method to support lossless real time data sampling and processing on rapid I/O end-point
US20090225775A1 (en) * 2008-03-06 2009-09-10 Integrated Device Technology, Inc. Serial Buffer To Support Reliable Connection Between Rapid I/O End-Point And FPGA Lite-Weight Protocols
US20110153891A1 (en) * 2008-08-20 2011-06-23 Akihiro Ebina Communication apparatus and communication control method
US20100064072A1 (en) * 2008-09-09 2010-03-11 Emulex Design & Manufacturing Corporation Dynamically Adjustable Arbitration Scheme
US20100106874A1 (en) * 2008-10-28 2010-04-29 Charles Dominguez Packet Filter Optimization For Network Interfaces
US9880954B2 (en) * 2008-12-01 2018-01-30 Micron Technology, Inc. Method and apparatus for providing data access
US9495382B2 (en) 2008-12-10 2016-11-15 Commvault Systems, Inc. Systems and methods for performing discrete data replication
US8204859B2 (en) 2008-12-10 2012-06-19 Commvault Systems, Inc. Systems and methods for managing replicated database data
US8504517B2 (en) 2010-03-29 2013-08-06 Commvault Systems, Inc. Systems and methods for selective data replication
US8725698B2 (en) 2010-03-30 2014-05-13 Commvault Systems, Inc. Stub file prioritization in a data replication system
US8504515B2 (en) 2010-03-30 2013-08-06 Commvault Systems, Inc. Stubbing systems and methods in a data replication environment
US8489656B2 (en) 2010-05-28 2013-07-16 Commvault Systems, Inc. Systems and methods for performing data replication
US8250252B1 (en) 2010-06-29 2012-08-21 Qlogic, Corporation System and methods for using a DMA module for a plurality of virtual machines
US9088594B2 (en) * 2011-02-07 2015-07-21 International Business Machines Corporation Providing to a parser and processors in a network processor access to an external coprocessor
US8910020B2 (en) 2011-06-19 2014-12-09 Sandisk Enterprise Ip Llc Intelligent bit recovery for flash memory
US8909982B2 (en) 2011-06-19 2014-12-09 Sandisk Enterprise Ip Llc System and method for detecting copyback programming problems
US9727501B2 (en) * 2011-10-31 2017-08-08 Brocade Communications Systems, Inc. SAN fabric online path diagnostics
US9058289B2 (en) 2011-11-07 2015-06-16 Sandisk Enterprise Ip Llc Soft information generation for memory systems
US9892031B2 (en) * 2011-11-07 2018-02-13 Sap Se Lock-free scalable free list
US8924815B2 (en) 2011-11-18 2014-12-30 Sandisk Enterprise Ip Llc Systems, methods and devices for decoding codewords having multiple parity segments
US9048876B2 (en) 2011-11-18 2015-06-02 Sandisk Enterprise Ip Llc Systems, methods and devices for multi-tiered error correction
US8954822B2 (en) 2011-11-18 2015-02-10 Sandisk Enterprise Ip Llc Data encoder and decoder using memory-specific parity-check matrix
JP5941273B2 (ja) * 2011-12-02 2016-06-29 キヤノン株式会社 情報処理装置、及びその制御方法
US8904067B2 (en) * 2012-03-13 2014-12-02 Microsoft Corporation Adaptive multi-threaded buffer
JP5847013B2 (ja) * 2012-05-10 2016-01-20 株式会社日立製作所 計算機及び計算機における入出力制御方法
US9699263B1 (en) 2012-08-17 2017-07-04 Sandisk Technologies Llc. Automatic read and write acceleration of data accessed by virtual machines
US9727494B1 (en) * 2012-10-11 2017-08-08 Qlogic, Corporation Method and system for communication between a computing device and a peripheral device
US8677044B1 (en) * 2012-10-25 2014-03-18 Qlogic, Corporation Method and system for communication using multiple DMA channels
US9501398B2 (en) 2012-12-26 2016-11-22 Sandisk Technologies Llc Persistent storage device with NVRAM for staging writes
US9239751B1 (en) 2012-12-27 2016-01-19 Sandisk Enterprise Ip Llc Compressing data from multiple reads for error control management in memory systems
US9612948B2 (en) 2012-12-27 2017-04-04 Sandisk Technologies Llc Reads and writes between a contiguous data block and noncontiguous sets of logical address blocks in a persistent storage device
US9454420B1 (en) 2012-12-31 2016-09-27 Sandisk Technologies Llc Method and system of reading threshold voltage equalization
US9003264B1 (en) 2012-12-31 2015-04-07 Sandisk Enterprise Ip Llc Systems, methods, and devices for multi-dimensional flash RAID data protection
US9329928B2 (en) 2013-02-20 2016-05-03 Sandisk Enterprise IP LLC. Bandwidth optimization in a non-volatile memory system
US9214965B2 (en) 2013-02-20 2015-12-15 Sandisk Enterprise Ip Llc Method and system for improving data integrity in non-volatile storage
US9870830B1 (en) 2013-03-14 2018-01-16 Sandisk Technologies Llc Optimal multilevel sensing for reading data from a storage medium
US9236886B1 (en) 2013-03-15 2016-01-12 Sandisk Enterprise Ip Llc Universal and reconfigurable QC-LDPC encoder
US9009576B1 (en) 2013-03-15 2015-04-14 Sandisk Enterprise Ip Llc Adaptive LLR based on syndrome weight
US9092350B1 (en) 2013-03-15 2015-07-28 Sandisk Enterprise Ip Llc Detection and handling of unbalanced errors in interleaved codewords
US9367246B2 (en) 2013-03-15 2016-06-14 Sandisk Technologies Inc. Performance optimization of data transfer for soft information generation
US9136877B1 (en) 2013-03-15 2015-09-15 Sandisk Enterprise Ip Llc Syndrome layered decoding for LDPC codes
US9244763B1 (en) 2013-03-15 2016-01-26 Sandisk Enterprise Ip Llc System and method for updating a reading threshold voltage based on symbol transition information
US10049037B2 (en) 2013-04-05 2018-08-14 Sandisk Enterprise Ip Llc Data management in a storage system
US9170941B2 (en) 2013-04-05 2015-10-27 Sandisk Enterprises IP LLC Data hardening in a storage system
US9159437B2 (en) 2013-06-11 2015-10-13 Sandisk Enterprise IP LLC. Device and method for resolving an LM flag issue
US9043517B1 (en) 2013-07-25 2015-05-26 Sandisk Enterprise Ip Llc Multipass programming in buffers implemented in non-volatile data storage systems
US9384126B1 (en) 2013-07-25 2016-07-05 Sandisk Technologies Inc. Methods and systems to avoid false negative results in bloom filters implemented in non-volatile data storage systems
US9524235B1 (en) 2013-07-25 2016-12-20 Sandisk Technologies Llc Local hash value generation in non-volatile data storage systems
US9639463B1 (en) 2013-08-26 2017-05-02 Sandisk Technologies Llc Heuristic aware garbage collection scheme in storage systems
US9361221B1 (en) 2013-08-26 2016-06-07 Sandisk Technologies Inc. Write amplification reduction through reliable writes during garbage collection
US9519577B2 (en) 2013-09-03 2016-12-13 Sandisk Technologies Llc Method and system for migrating data between flash memory devices
US9442670B2 (en) 2013-09-03 2016-09-13 Sandisk Technologies Llc Method and system for rebalancing data stored in flash memory devices
US9158349B2 (en) 2013-10-04 2015-10-13 Sandisk Enterprise Ip Llc System and method for heat dissipation
US9323637B2 (en) 2013-10-07 2016-04-26 Sandisk Enterprise Ip Llc Power sequencing and data hardening architecture
US9298608B2 (en) 2013-10-18 2016-03-29 Sandisk Enterprise Ip Llc Biasing for wear leveling in storage systems
US9442662B2 (en) 2013-10-18 2016-09-13 Sandisk Technologies Llc Device and method for managing die groups
US9436831B2 (en) 2013-10-30 2016-09-06 Sandisk Technologies Llc Secure erase in a memory device
US9263156B2 (en) 2013-11-07 2016-02-16 Sandisk Enterprise Ip Llc System and method for adjusting trip points within a storage device
US9244785B2 (en) 2013-11-13 2016-01-26 Sandisk Enterprise Ip Llc Simulated power failure and data hardening
US9152555B2 (en) 2013-11-15 2015-10-06 Sandisk Enterprise IP LLC. Data management with modular erase in a data storage system
US9703816B2 (en) 2013-11-19 2017-07-11 Sandisk Technologies Llc Method and system for forward reference logging in a persistent datastore
US9520197B2 (en) 2013-11-22 2016-12-13 Sandisk Technologies Llc Adaptive erase of a storage device
US9280429B2 (en) 2013-11-27 2016-03-08 Sandisk Enterprise Ip Llc Power fail latching based on monitoring multiple power supply voltages in a storage device
US9520162B2 (en) 2013-11-27 2016-12-13 Sandisk Technologies Llc DIMM device controller supervisor
US9122636B2 (en) 2013-11-27 2015-09-01 Sandisk Enterprise Ip Llc Hard power fail architecture
US9250676B2 (en) 2013-11-29 2016-02-02 Sandisk Enterprise Ip Llc Power failure architecture and verification
US9582058B2 (en) 2013-11-29 2017-02-28 Sandisk Technologies Llc Power inrush management of storage devices
US9092370B2 (en) 2013-12-03 2015-07-28 Sandisk Enterprise Ip Llc Power failure tolerant cryptographic erase
US9235245B2 (en) 2013-12-04 2016-01-12 Sandisk Enterprise Ip Llc Startup performance and power isolation
US9129665B2 (en) 2013-12-17 2015-09-08 Sandisk Enterprise Ip Llc Dynamic brownout adjustment in a storage device
US9549457B2 (en) 2014-02-12 2017-01-17 Sandisk Technologies Llc System and method for redirecting airflow across an electronic assembly
US9497889B2 (en) 2014-02-27 2016-11-15 Sandisk Technologies Llc Heat dissipation for substrate assemblies
US9703636B2 (en) 2014-03-01 2017-07-11 Sandisk Technologies Llc Firmware reversion trigger and control
US9348377B2 (en) 2014-03-14 2016-05-24 Sandisk Enterprise Ip Llc Thermal isolation techniques
US9485851B2 (en) 2014-03-14 2016-11-01 Sandisk Technologies Llc Thermal tube assembly structures
US9519319B2 (en) 2014-03-14 2016-12-13 Sandisk Technologies Llc Self-supporting thermal tube structure for electronic assemblies
US9390814B2 (en) 2014-03-19 2016-07-12 Sandisk Technologies Llc Fault detection and prediction for data storage elements
US9448876B2 (en) 2014-03-19 2016-09-20 Sandisk Technologies Llc Fault detection and prediction in storage devices
US9454448B2 (en) 2014-03-19 2016-09-27 Sandisk Technologies Llc Fault testing in storage devices
US9626400B2 (en) 2014-03-31 2017-04-18 Sandisk Technologies Llc Compaction of information in tiered data structure
US9626399B2 (en) 2014-03-31 2017-04-18 Sandisk Technologies Llc Conditional updates for reducing frequency of data modification operations
US9390021B2 (en) 2014-03-31 2016-07-12 Sandisk Technologies Llc Efficient cache utilization in a tiered data structure
US9697267B2 (en) 2014-04-03 2017-07-04 Sandisk Technologies Llc Methods and systems for performing efficient snapshots in tiered data structures
US8891303B1 (en) 2014-05-30 2014-11-18 Sandisk Technologies Inc. Method and system for dynamic word line based configuration of a three-dimensional memory device
US10162748B2 (en) 2014-05-30 2018-12-25 Sandisk Technologies Llc Prioritizing garbage collection and block allocation based on I/O history for logical address regions
US9093160B1 (en) 2014-05-30 2015-07-28 Sandisk Technologies Inc. Methods and systems for staggered memory operations
US10146448B2 (en) 2014-05-30 2018-12-04 Sandisk Technologies Llc Using history of I/O sequences to trigger cached read ahead in a non-volatile storage device
US9703491B2 (en) 2014-05-30 2017-07-11 Sandisk Technologies Llc Using history of unaligned writes to cache data and avoid read-modify-writes in a non-volatile storage device
US9070481B1 (en) 2014-05-30 2015-06-30 Sandisk Technologies Inc. Internal current measurement for age measurements
US10114557B2 (en) 2014-05-30 2018-10-30 Sandisk Technologies Llc Identification of hot regions to enhance performance and endurance of a non-volatile storage device
US9645749B2 (en) 2014-05-30 2017-05-09 Sandisk Technologies Llc Method and system for recharacterizing the storage density of a memory device or a portion thereof
US10372613B2 (en) 2014-05-30 2019-08-06 Sandisk Technologies Llc Using sub-region I/O history to cache repeatedly accessed sub-regions in a non-volatile storage device
US9652381B2 (en) 2014-06-19 2017-05-16 Sandisk Technologies Llc Sub-block garbage collection
US9443601B2 (en) 2014-09-08 2016-09-13 Sandisk Technologies Llc Holdup capacitor energy harvesting

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1995006286A2 (en) * 1993-08-27 1995-03-02 Advanced System Products, Inc. Integrated multi-threaded host adapter
JPH09160861A (ja) * 1995-12-13 1997-06-20 Internatl Business Mach Corp <Ibm> ローカル・プロセッサの介入なしにコマンド・ブロックをローカル処理サイドに転送するための情報処理システム
US5905905A (en) 1997-08-05 1999-05-18 Adaptec, Inc. System for copying IOBS from FIFO into I/O adapter, writing data completed IOB, and invalidating completed IOB in FIFO for reuse of FIFO

Family Cites Families (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4783739A (en) 1979-11-05 1988-11-08 Geophysical Service Inc. Input/output command processor
US4333143A (en) 1979-11-19 1982-06-01 Texas Instruments Input process sequence controller
US4449182B1 (ko) * 1981-10-05 1989-12-12
US4777595A (en) * 1982-05-07 1988-10-11 Digital Equipment Corporation Apparatus for transferring blocks of information from one node to a second node in a computer network
US4549263A (en) 1983-02-14 1985-10-22 Texas Instruments Incorporated Device interface controller for input/output controller
US4783730A (en) 1986-09-19 1988-11-08 Datapoint Corporation Input/output control technique utilizing multilevel memory structure for processor and I/O communication
US5276807A (en) 1987-04-13 1994-01-04 Emulex Corporation Bus interface synchronization circuitry for reducing time between successive data transmission in a system using an asynchronous handshaking
US4803622A (en) 1987-05-07 1989-02-07 Intel Corporation Programmable I/O sequencer for use in an I/O processor
US5212795A (en) 1988-10-11 1993-05-18 California Institute Of Technology Programmable DMA controller
US5321816A (en) 1989-10-10 1994-06-14 Unisys Corporation Local-remote apparatus with specialized image storage modules
US5249279A (en) * 1989-11-03 1993-09-28 Compaq Computer Corporation Method for controlling disk array operations by receiving logical disk requests and translating the requests to multiple physical disk specific commands
US5347638A (en) 1991-04-15 1994-09-13 Seagate Technology, Inc. Method and apparatus for reloading microinstruction code to a SCSI sequencer
US5371861A (en) 1992-09-15 1994-12-06 International Business Machines Corp. Personal computer with small computer system interface (SCSI) data flow storage controller capable of storing and processing multiple command descriptions ("threads")
US5448702A (en) 1993-03-02 1995-09-05 International Business Machines Corporation Adapters with descriptor queue management capability
US6049802A (en) * 1994-06-27 2000-04-11 Lockheed Martin Corporation System and method for generating a linked list in a computer memory
US5828903A (en) 1994-09-30 1998-10-27 Intel Corporation System for performing DMA transfer with a pipeline control switching such that the first storage area contains location of a buffer for subsequent transfer
JPH0926927A (ja) * 1995-07-10 1997-01-28 Canon Inc デバイス制御装置及び方法
US5758187A (en) 1996-03-15 1998-05-26 Adaptec, Inc. Method for enhancing performance of a RAID 1 read operation using a pair of I/O command blocks in a chain structure
US6233244B1 (en) * 1997-02-14 2001-05-15 Advanced Micro Devices, Inc. Method and apparatus for reclaiming buffers
US6115761A (en) * 1997-05-30 2000-09-05 Lsi Logic Corporation First-In-First-Out (FIFO) memories having dual descriptors and credit passing for efficient access in a multi-processor system environment
JPH1185661A (ja) * 1997-09-05 1999-03-30 Hitachi Ltd 2次記憶装置およびハードディスク装置の制御方法
US6078970A (en) * 1997-10-15 2000-06-20 International Business Machines Corporation System for determining adapter interrupt status where interrupt is sent to host after operating status stored in register is shadowed to host memory
US5983292A (en) 1997-10-15 1999-11-09 International Business Machines Corporation Message transport mechanisms and methods
US6185620B1 (en) * 1998-04-03 2001-02-06 Lsi Logic Corporation Single chip protocol engine and data formatter apparatus for off chip host memory to local memory transfer and conversion
US6269413B1 (en) * 1998-10-30 2001-07-31 Hewlett Packard Company System with multiple dynamically-sized logical FIFOs sharing single memory and with read/write pointers independently selectable and simultaneously responsive to respective read/write FIFO selections
US6463032B1 (en) * 1999-01-27 2002-10-08 Advanced Micro Devices, Inc. Network switching system having overflow bypass in internal rules checker
US6546010B1 (en) * 1999-02-04 2003-04-08 Advanced Micro Devices, Inc. Bandwidth efficiency in cascaded scheme
US6434630B1 (en) * 1999-03-31 2002-08-13 Qlogic Corporation Host adapter for combining I/O completion reports and method of using the same
US6504846B1 (en) * 1999-05-21 2003-01-07 Advanced Micro Devices, Inc. Method and apparatus for reclaiming buffers using a single buffer bit

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1995006286A2 (en) * 1993-08-27 1995-03-02 Advanced System Products, Inc. Integrated multi-threaded host adapter
JPH09160861A (ja) * 1995-12-13 1997-06-20 Internatl Business Mach Corp <Ibm> ローカル・プロセッサの介入なしにコマンド・ブロックをローカル処理サイドに転送するための情報処理システム
US5968143A (en) 1995-12-13 1999-10-19 International Business Machines Corporation Information handling system for transfer of command blocks to a local processing side without local processor intervention
US5905905A (en) 1997-08-05 1999-05-18 Adaptec, Inc. System for copying IOBS from FIFO into I/O adapter, writing data completed IOB, and invalidating completed IOB in FIFO for reuse of FIFO

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101862803B1 (ko) 2010-10-20 2018-05-30 마벨 월드 트레이드 리미티드 단일화된 i/o 어댑터

Also Published As

Publication number Publication date
CA2375612A1 (en) 2000-12-14
AT452369T (de) 2010-01-15
US20030126322A1 (en) 2003-07-03
US6564271B2 (en) 2003-05-13
EP1188119B1 (en) 2009-12-16
EP1188119A1 (en) 2002-03-20
US6810440B2 (en) 2004-10-26
JP2003501746A (ja) 2003-01-14
US20030056032A1 (en) 2003-03-20
DE60043540D1 (de) 2010-01-28
AU4861000A (en) 2000-12-28
WO2000075789A1 (en) 2000-12-14
KR20020015047A (ko) 2002-02-27

Similar Documents

Publication Publication Date Title
US8588228B1 (en) Nonvolatile memory controller with host controller interface for retrieving and dispatching nonvolatile memory commands in a distributed manner
US7865652B2 (en) Power control by a multi-port bridge device
US6253271B1 (en) Bridge for direct data storage device access
EP0769173B1 (en) Method and apparatus for consolidated buffer handling for computer device input/output
US7124207B1 (en) I2O command and status batching
US5978866A (en) Distributed pre-fetch buffer for multiple DMA channel device
US6324597B2 (en) Host controller interface descriptor fetching unit
US5581709A (en) Multiple computer system using I/O port adaptor to selectively route transaction packets to host or shared I/O device
EP1896965B1 (en) Dma descriptor queue read and cache write pointer arrangement
US5910178A (en) Method for controlling a message send in a packet-switched interconnection network
CA1296106C (en) Cache invalidate protocol for digital data processing system
US7130933B2 (en) Method, system, and program for handling input/output commands
EP0788055B1 (en) Multipath i/o storage systems with multipath i/o request mechanisms
US5619728A (en) Decoupled DMA transfer list storage technique for a peripheral resource controller
DE60204687T2 (de) Speicherkopierbefehl mit Angabe von Quelle und Ziel, der in der Speichersteuerung ausgeführt wird
US6009478A (en) File array communications interface for communicating between a host computer and an adapter
US5315708A (en) Method and apparatus for transferring data through a staging memory
EP1787205B1 (en) Method and system for optimizing dma channel selection
US5471632A (en) System for transferring data between a processor and a system bus including a device which packs, unpacks, or buffers data blocks being transferred
JP3335172B2 (ja) データ処理システム及びそれに使用するための入出力プロセッサ
US7908403B2 (en) Reserved device access contention reduction
US5761464A (en) Prefetching variable length data
US5594877A (en) System for transferring data onto buses having different widths
US5884050A (en) Mechanism for high bandwidth DMA transfers in a PCI environment
US5535340A (en) Method and apparatus for maintaining transaction ordering and supporting deferred replies in a bus bridge

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130305

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20140228

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20150226

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee