JPS6155959A - 原稿読み取り装置 - Google Patents

原稿読み取り装置

Info

Publication number
JPS6155959A
JPS6155959A JP59177798A JP17779884A JPS6155959A JP S6155959 A JPS6155959 A JP S6155959A JP 59177798 A JP59177798 A JP 59177798A JP 17779884 A JP17779884 A JP 17779884A JP S6155959 A JPS6155959 A JP S6155959A
Authority
JP
Japan
Prior art keywords
light
amplifier
bonding pads
receiving element
bonding
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP59177798A
Other languages
English (en)
Other versions
JPH0462466B2 (ja
Inventor
Takashi Ozawa
隆 小澤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujifilm Business Innovation Corp
Original Assignee
Fuji Xerox Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Xerox Co Ltd filed Critical Fuji Xerox Co Ltd
Priority to JP59177798A priority Critical patent/JPS6155959A/ja
Publication of JPS6155959A publication Critical patent/JPS6155959A/ja
Publication of JPH0462466B2 publication Critical patent/JPH0462466B2/ja
Granted legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14665—Imagers using a photoconductor layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、原稿読み取）装置く係）、特に密着型イメー
ジセンサにおける読み取り出力のむらを低減するための
構造（関する。
〔従来の技術〕
密着型イメージセンナは、複数個の受光素子の？＋！＋
ｌ　ｊ−１−ふ４立六マー１．ノ１−　曽廊ヱ〒１ツノ
かプイッチング走査する回路から構成きれている・この
受光素子プレイは、原稿と同一幅を有するように構成さ
れてお）、密着型イメージセンサはこの受光素子アレイ
を原稿に密着させるようＫして、もしくはオプチカル７
アイパアレイまたはレンズアレイ等の光学系を介して１
対１結像によ）原稿を読み取るようにしたものであＪ、
ＭＯ８型イメイメージサあるいはＣＣＵ）イメージセン
？に比べて結像光路長を短かくすることができ、装置の
小凰化をはかることのできるものでちる。
この密着型イメージセンナの基本構造は、第２図および
、第３図（第２図の断面図）に示す如く、基板１０１上
に配列された喪数個の下部電極１０２と透光性の上部電
極１０３とＫよりて、水素化アモルファスシリコン層か
らなる光導電体ｆｆ１１０４を挾んだ構造の受光素子り
からなるセンサ部Ｓｅとアンプ等を含むチップからなる
駆動回路部りとが、夫々、所定の部分く形成されたゼン
ディングノＪ？ッドＳＢ、−６Ｂ、およびＢ１−ＢＬと
の間に張架されるボンディングワイヤＷによって梓鋳さ
れてい７，６通常そして、第４図に等何回路を示す如く
４個の受光素子（フォトダイオード）　Ｌｌ・・・Ｌｌ
毎に複数のブロック２０．・・・９０に分割して形成さ
れておυ、各グロックは同一の構成であるので、ここで
はブロック２０についてのみ説明する。
まず原稿像が缶受光素子Ｌ１乃至Ｌｌ上に結像されると
、光強度に対応した光電流がフォトダイオードＰＤ、乃
至ＰＤｔに流れ、各信号電荷蓄積容量ｃｌ乃至Ｃ，に信
号電荷が蓄積される。このとき、缶受光素子Ｌ１乃至Ｌ
Ｌに夫々接続され、信号電荷蓄積容量Ｃ１乃至Ｃ６の信
号電荷を放電させることなく保持することができるより
に構成された増幅器Ａ１乃至Ａｔの出力電圧は容量Ｃ１
乃至ＣＬＫ蓄積された信号電荷（厳密にいうと、夫々フ
ォトダイオード自体のもつ容量ｐｃ１・・・ＰＣｔ十容
量Ｃ１・・・Ｃｔ）Ｋ対応した大きさくなっている。そ
してスイッチング回路Ｓ３をオンにすると共に１スイッ
チング回路Ｓ２１乃至Ｓ２ｔを順次オンにして各増幅器
Ａ１乃至Ａ７．の出力電圧すなわち各容量Ｃ１乃至Ｃｔ
の信号電荷に対応する大きさの電圧を信号出力線１０６
を介して出力する。
さらにスイッチング回路Ｓｚ＋乃至Ｓ２ｔのスイッチン
グ走査よ）適宜の時間だけ遅延させて、スイッチング回
路８１１乃至Ｓ１ｔのスイッチング走査を開始し、各信
号電荷蓄積容量Ｃ１乃至ＣＬの信号電荷を放電して受光
素子Ｌｌ乃至Ｌｔをリセットするようになっている。
すなわち、１つの受光素子に着目してみると、第５図に
示す如く、受光素子りにより発生した光電流は容量Ｃに
蓄積され、容量Ｃの上端の電位を増幅話人によってハイ
インピーダンスで受けることＫよシ、その電位をアナロ
グスイッチ＄を通して出力するよう釦なっている。ここ
で容量Ｃは第４図における受光素子自体くよる容量ｐｃ
乃至ＰＣｔと駆動回路部による容量Ｃ１乃至Ｃｔとを加
えたものと考える。
従って、この容量Ｃのばらつきは出力特性に大きく影響
する。
〔発明が解決すべき問題点〕
ところで、駆動回路部りは通常、各ブロック毎に第６図
に示す如く、１枚のＬＳＩ　（大規模集積回路）チッグ
として形成されており、周囲釦、ワイヤ？ンディングに
よりて受光素子と接続するためのボンｒイングパッドＢ
１乃至Ｂ、４が並べられ、中央部に増幅器Ａ１乃至Ａｔ
等の素子部が配設されている。
従りて、例えば、チ、ｆの端部に配設されたボンディン
グ・々ッドＢ、と中央部に配設されたＢｍとでは、夫々
、増幅器Ａ　Ｉ　ｒ　Ａｍ　ｔでの配線長Ｔ、ＩＴｍに
差が生じることになり、これら配線長Ｔ１１Ｔｍ（Ｔ１
＞Ｔｍ）に従りて寄生容量に１．Ｋｒｎが異なることに
な）、駆動回路部としての容量Ｃ１とＣｍとではＣ１〉
Ｃｍとな夛、出力信号にばらつきを生じる原因となって
いた。
本発明は、前記実情に鑑みてなされたもので、駆動回路
部における容量のばらつきをなくシ、出力を均一（する
ことを目的とする・ 〔問題点を解決するための手段〕 本発明では、駆動回路部に形成されている、受光素子と
接続するためのがンディングパッドの大きさを調節する
ことくよシ、駆動回路部における容量のばらつきを補正
するようＫしている。
〔作用〕
すなわち、前述の例においては、配線長Ｔ１〉ちとなり
ている場合は、ポンディングパッドＢ１の面積がゼン７
’４ングパッドＢ０の面積よシも配線長による容量の差
分だけ小さくなるようＫＬ、駆動回路部りとしての容量
Ｃ１・・・Ｃ２が一定となるようＫしている。
〔実施例〕
以下、本発明の実施例について、図面を参照しつつ詳細
に説明する。
この原稿読み取）装置では、増幅器Ａ１・・・Ａｔ１お
よびスイッチング回路（省略）を配設した駆動回路チッ
グの？ンガイングパッドＢ１・・・Ｅｔの面積を第１図
に示す如く、その位置によって変化させるようにしてい
る。すなわち、例えば増幅器に至る配線長の長い端部の
ゴン７’４ングパッドＢ１から、増幅器に至る配線長の
短い中央付近のボンディング・々ウドＢ１から、増幅器
に至る配線長の短い中央付近の？ンディングパッドＢｍ
Ｋいくに従い、ポンディングパッドの面積は順次大きく
なるように構成されている。そして、メンディングパッ
ド以外の部分の構成は、従来例と全く同様である。
なお）ボンディングパッドの面積を決定するＫわたって
は、まず、配線の導体幅、絶縁基板の厚さ、該絶縁基板
の比誘電率等から、配線の単位長さ当シの容量を算出し
、この値に夫々の配線の配線長Ｔ１・・・Ｔｔを乗じて
夫々の容量を算出する。そして、この容量の差を補正す
るようｌｃ＆ンディングパ、ドの面積を算出する。
かかる構成によ）、増幅器に至る配線長のばらつきに起
因する駆動回路ＤＫおける静電容量Ｃ１・・・ＣＬのは
らつきは、デンディングパッドの面積の調整によ〕補正
されるため、各受光素子に対して均一な読み取り出力を
発生することが可能となる。
なお、実施例においては、デンディングパッドＢ１乃至
ＢＬがチップの周辺部３方にわたりて配列されている例
九ついて示したが、１辺に配列されている場合等信の配
列状態のときも、そのときの配線長の変化に食わせて、
デンディングパッドの面積を補正するようＫすればよい
。
〔発明の効果〕
以上、説明してきたように、本発明によれば、増幅器等
からなる駆動回路部の配線部等の付属回路による静電容
量のばらつきを補正すべく、各受光素子との接続のため
のデンディングパッドの大きさを調整するようＫしてい
るため、出力信号の均一な原稿読み取り装置を提供する
ことが可能となる。
４、ａｇｏ簡“１”　　　　　　　・、ン第１図は、本
発明実施例の原稿読み取）装置の駆動回路部のチップの
概要図、第２図は、原稿読み取り装置の基本構成を示す
図、第３図は第２図の断面図、第４図は第２図の原稿読
み取り装置の等価回路を示す図、第５図は同原稿読み取
り装置の１つの受光素子に対する信号検出過程を説明す
るための等価回路（概略）図、第６図は駆動回路部りの
１ブロツクを構成するチップを示す概略図である。
１０１・・・基板、１０２・・・下部電極、１０３・・
・上部電極、１０４・・・光導電体層、Ｌ　＋　Ｌ　１
・・・ＬＬ・・・受光素子、Ｓ・・・センサ部、Ｄ・・
・駆動回路部、２０・・・９０・・・プロ、り、Ｗ・・
・メンディングワイヤ、ＰＤｌ・・・ＰＤｔ・・・フォ
トダイオード、ＰＣｌ・・・ＰＣｔ・・・フォトダイオ
ード自体のもつ容量、Ｃ１・・・Ｃｔ・・・信号電荷蓄
積容量、Ａ１・・・Ａｔ・・・増幅器、５ｉＳ２１・・
・Ｓｌｌ＃Ｓ１１・・・ＳＬＬ・・・スイッチング回路
、Ｔ、・・・Ｔｍ・・・配線長。
第２図 Ｌ−Ａ 第６図 第５図

Claims (1)

    【特許請求の範囲】
  1. 基板上に複数個の受光素子を並設せしめると共に、各受
    光素子に対して１対１でアンプを接続し、各受光素子に
    蓄積された電荷を検出するようにした原稿読み取り装置
    において、前記各受光素子にアンプを接続するためのボ
    ンディングパッドの大きさを調整することにより、アン
    プの配線部等の付属回路による静電容量のばらつきを補
    正するようにしたことを特徴とする原稿読み取り装置。
JP59177798A 1984-08-27 1984-08-27 原稿読み取り装置 Granted JPS6155959A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP59177798A JPS6155959A (ja) 1984-08-27 1984-08-27 原稿読み取り装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP59177798A JPS6155959A (ja) 1984-08-27 1984-08-27 原稿読み取り装置

Publications (2)

Publication Number Publication Date
JPS6155959A true JPS6155959A (ja) 1986-03-20
JPH0462466B2 JPH0462466B2 (ja) 1992-10-06

Family

ID=16037271

Family Applications (1)

Application Number Title Priority Date Filing Date
JP59177798A Granted JPS6155959A (ja) 1984-08-27 1984-08-27 原稿読み取り装置

Country Status (1)

Country Link
JP (1) JPS6155959A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62276871A (ja) * 1986-05-24 1987-12-01 Kyocera Corp 読取り装置
WO2005038924A1 (ja) * 2003-10-21 2005-04-28 National University Corporation Shizuoka University 超解像画素電極の配置構造及び信号処理方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62276871A (ja) * 1986-05-24 1987-12-01 Kyocera Corp 読取り装置
WO2005038924A1 (ja) * 2003-10-21 2005-04-28 National University Corporation Shizuoka University 超解像画素電極の配置構造及び信号処理方法
US7402811B2 (en) 2003-10-21 2008-07-22 National University Corporation Shizuoka University Ultra-high resolution pixel electrode arrangement structure and signal processing method

Also Published As

Publication number Publication date
JPH0462466B2 (ja) 1992-10-06

Similar Documents

Publication Publication Date Title
JPH08139342A (ja) 光電変換モジュール
US5280511A (en) Output circuit for a CCD with cascode depletion MOSFET loads and a feedback capacitor
JPH03120868A (ja) イメージセンサ
JPS6155959A (ja) 原稿読み取り装置
JPH04256292A (ja) 固体撮像装置
JPH023551B2 (ja)
JPS60178663A (ja) 大形イメ−ジセンサ
JP4633991B2 (ja) 信号読出回路
JPH0328871B2 (ja)
JPH0546137B2 (ja)
JPS61263156A (ja) イメ−ジセンサ
JP2591346B2 (ja) 画像読取装置
JPH10117270A (ja) 光電変換装置
JPH0645580A (ja) イメージセンサ
JPH06105069A (ja) 画像読取方法及びその装置
JPS60248063A (ja) 密着型イメ−ジセンサ
JPS6355424A (ja) アレイ赤外検出器
JPS62276871A (ja) 読取り装置
JPH02192763A (ja) イメージセンサ
JPS61136261A (ja) イメ−ジセンサ
JPS59143465A (ja) 原稿読取装置
JPS60170254A (ja) 原稿読取装置
JPS60254656A (ja) イメ−ジセンサ
JP2001007980A (ja) 原稿読取装置およびその動作方法
JPS61231754A (ja) 混成集積化一次元光センサ