JPH023551B2 - - Google Patents

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、光検出器に係り、特に、電荷蓄積型
ホトダイオードアレイ光検出器に用いるに好適
な、雑音電圧に対する光信号に対応する出力電圧
の比が大きく、ダイナミツクレンジを拡大でき
る、互いに直列接続された、ホトダイオードと、
該ホトダイオードを繰返し充放電させるスイツチ
素子と、演算増幅器とを有し、前記スイツチ素子
と演算増幅器とが出力ライン静電容量を介して接
続されている光検出器の改良に関する。

〔従来の技術〕

従来の分光光度計等に用いられている光検出器
の一例を第１図に示す。この光検出器は、ホトダ
イオード２、スイツチ素子４、抵抗素子７、電圧
源６が直列に接続され、演算増幅器８の入力端子
に接続されている。ここで、抵抗素子７は、演算
増幅器８の入力抵抗として用いられる、通常市販
の外付抵抗、抵抗素子９は、帰還用抵抗であり、
入力信号は、抵抗素子７と抵抗素子９の比で決ま
る増幅率で増幅されて出力端子１０に現われる。
図において、前記ホトダイオード２の等価回路と
して光電流１、接合静電容量３を表わし、５は出
力ライン静電容量である。

このような従来の光検出器においては、ホトダ
イオード２に入射する光量が十分大きな場合には
比較的問題は少ないが、特に微弱光の測定を行な
う場合、十分な出力電圧が得られないという問題
点を有した。このような問題点を解消するべく、
増幅率の大きい演算増幅器を用いることも考えら
れるが、演算増幅器８の増幅率を大とするべく、
抵抗素子７の抵抗値（通常数〜＋KΩ）を小とす
ると、演算増幅器の時定数が小となり過ぎ、演算
増幅器が十分に応答できず、増幅率が低下してし
まう。一方、帰還用の抵抗素子９の抵抗値を過大
とすると、熱雑音等の影響が大となり、信号対雑
音の比を上げることができない。

すなわち、第１図に示すような回路において、
上述したように、ホトダイオード２は等価的に光
電流１と接合静電容量３の並列回路で表わされ
る。従つて、出力ライン静電容量５の値をCd、
接合静電容量３の値をCp、抵抗素子７の値をR_L
とし、又、スイツチ素子を周期的に開閉した時、
ホトダイオードの接合静電容量３は充電と放電を
繰返し、その放電電圧の最大値は、スイツチ素子
の開放時間と入射光強度に比例するが、このとき
の放電電圧の最大値をVd（電圧源６の陽極側に対
するスイツチ４側の電圧）とすると、抵抗素子７
に現われる電圧V₁（演算増幅器８の一端子に対し
てスイツチ４側の電圧）は、過渡状態に関する微
分方程式を解くことにより第２図の曲線Ａの様に
なり、次式で表わされる。

V₁＝CpVd／Cp＋Cdexp｛−ｔ／（CpR_L＋CdR_L）｝ ……(1) (1)式に示されるように、出力ライン静電容量
Cdの影響により出力電圧が低下する。ホトダイ
オードアレイ光検出器の場合には通常数PF程度
であるCpに比較して、Cdが20〜30PFとかなり大
きいために、Vdが5V程度であるにもかかわら
ず、出力電圧V₀（出力端子１０に対するアースの
電圧）は0.01〜0.3V程度と非常に小さくなる。従
つて、図に破線Ｂで示すような、光入力がない場
合の出力電圧（雑音電圧）に対して、光入力強度
Ｐを変化させた時の出力特性は、第３図の特性曲
線Ａのようになり、雑音電圧レベルＢに比較して
出力電圧は小さくダイナミツクレンジは小さくな
る。

本発明は、前記従来の欠点を解消するべくなさ
れたもので、雑音電圧に対する光信号に対応する
出力電圧の比が大きく、ダイナミツクレンジの広
い光検出器を提供することを目的とする。

〔問題点を解決するための手段〕

本発明は、電源と、ホトダイオードと、このホ
トダイオードを繰返し充放電させるスイツチ素子
の直列接続体と、前記電源とホトダイオードとの
接続点と、前記スイツチ素子の前記ホトダイオー
ドと反対側の端子との間に接続された出力ライン
静電容量と、この出力ライン静電容量と前記スイ
ツチ素子との接続点からの出力を増幅させる増幅
器とを備える光検出器において、前記増幅器への
出力点と前記スイツチ素子との間に演算増幅器の
入力抵抗となる抵抗素子を配設したことを特徴と
する光検出器としたものである。

また、抵抗素子を、電界効果型抵抗素子とした
ものである。

更に、前記抵抗素子を、前記ホトダイオード及
びスイツチ素子と共にアレイ化したものである。

また、前記抵抗素子を、前記ホトダイオード、
スイツチ素子及び該スイツチ素子を順次走査する
走査回路と共に、単一の半導体基板上に形成した
ものである。

〔作用〕

上述のように構成することによつて、増幅器の
入力抵抗となる前記抵抗素子に現われる電圧（該
増幅器側に対してスイツチ素子側の電圧）は、出
力ライン静電容量の影響されることはなくなり、
したがつて出力電圧が低下することがなくなる。

〔実施例〕

以下図面を参照して本発明の実施例を詳細に説
明する。第４図に本発明の第１実施例を示す。本
実施例においては、ホトダイオード２、スイツチ
素子４、抵抗素子１１、電圧源６が直列に接続さ
れて演算増幅器８の入力端子に接続され、又、出
力ライン静電容量５は電圧源６に並列に接続され
る。この回路の抵抗素子１１に現われる電圧V₂
（演算増幅器８の一端子に対してスイツチ４側の
電圧）は次式で表わすことができる。

V₂＝Vd exp｛−ｔ／（CpRo）｝ ……(2) ここで、Vdは、スイツチ素子４を開閉した時
の接合静電容量３の放電電圧の最大値、Cpは接
合静電容量３の値、Roは抵抗素子１１の値であ
る。

(2)式より明らかなとおり、本実施例の場合に
は、出力ライン静電容量Cdの影響によつて出力
電圧が低下することなく、その出力電圧は第２図
の曲線Ｃのようになり、クロツクノイズ、固定パ
ターンノイズからなる雑音電圧レベルＢに比較し
て大きな値（5V程度）が得られ、ダイナミツク
レンジが広がる。

また、本実施例の光検出器の光入力強度Ｐに対
する出力電圧特性は第３図の光検出特性曲線Ｃの
ようになり、測定のダイナミツクレンジが広がつ
ている。

本実施例によれば、出力ライン静電容量Cdの
影響によつて光信号に対応する出力電圧が低下す
ることがないので光検出特性のダイナミツクレン
ジが拡大する効果がある。

第５図に本発明の第２実施例を示す。本実施例
は、前記第１実施例における抵抗素子１１を、絶
縁物１８、電極１９、リード線２０からなる電界
効果抵抗素子に置換えたものである。

本実施例においては、Ｎ型基板２１に形成され
たＰ型領域１２がホトダイオードの受光部とされ
ている。また、Ｐ型領域１２とＰ型領域１３の間
には、絶縁物１５をはさんで電極１６が形成さ
れ、リード線１７が付けられている。この電極１
６には、周期的に矩形波電圧がリード線を通して
印加され、Ｐ型領域１２とＰ型領域１３の間を電
気的に開閉させるスイツチング動作を行なつてい
る。さらに、Ｐ型領域１３とＰ型領域１４との間
には、絶縁物１８を介して電極１９が配置され、
該電極１９に印加される電圧値に応じて、Ｐ型領
域１２とＰ型領域１３との間に抵抗値が変更でき
るようにされている。Ｐ型領域１４はアルミニウ
ム配線等によつて配線されて出力端子とされてい
る。

本実施例においては、単一の半導体基板中にホ
トダイオード、抵抗素子、スイツチング素子が形
成されているので、小型化された光検出素子が得
られる。

第６図に本発明の第３実施例を示す。本実施例
は、ホトダイオード、抵抗素子、スイツチ素子を
多数個、１つの半導体基板中に形成したもので、
ホトダイオードの受光部となるＰ型領域１２、抵
抗素子部とスイツチ素子部との接続部となるＰ型
領域１３、出力ラインへの接続部となるＰ型領域
１４、電極１６の下に形成されるスイツチ素子
部、電極１９の下に形成される抵抗素子部からな
る光検出素子を単位素子として、アレイ化してホ
トダイオードアレイとしたものである。

前記Ｐ型領域１４は、アルミニウム配線２３に
よつて相互に配線されて出力端子となる。

以下、作用を説明する。電極１９にはアルミニ
ウム配線２４を介して一定電圧値が印加され、抵
抗素子部の抵抗値が設定される。又、電極１６に
はアルミニウム配線２５を介して周期的に矩形波
電圧が印加される。更に、各単位光検出素子の電
極１６に印加する矩形波電圧は時間的に順次等間
隔に発生され、出力ラインであるアルミニウム配
線２３から各々の光検出部に照射された光入力強
度に対応した出力電圧を時系列に取り出される。

本実施例では、さらに多数の光検出部が一つの
基板に形成できるので、高速スペクトルメータを
実現できる。

第７図に本発明の第４実施例を示す。本実施例
は、ホトダイオード２９、スイツチ素子３０、抵
抗素子３１、を多数個アレイ化し、しや光膜３２
で光照射を防止したホトダイオードアレイとしや
光膜を被せないホトダイオードアレイを作成し、
それぞれの出力ラインを演算増幅器８の非反転入
力端子及び反転入力端子に接続したものである。

前記ホトダイオードのカソード端子は全て電圧
源２８に接続され、また、演算増幅器８には帰還
抵抗として抵抗素子２６，２７が接続されてい
る。

本実施例において、しや光膜を被せたホトダイ
オードアレイの出力ラインからは雑音電圧のみが
出力され、しや光膜を被せないホトダイオードア
レイからは雑音電圧と光信号に対応する電圧が出
力される。従つて、演算増幅器８によつて２つの
出力ラインからの出力電圧の差動をとると出力端
子１０には雑音電圧が除去された出力が現われ
る。

第８図に本発明の第５実施例を示す。本実施例
は、スイツチ素子のゲート電極に順次スイツチン
グ電圧を印加するシフトレジスタ３９を、抵抗素
子４０、スイツチ素子４３、ホトダイオード４４
を直列接続したものが単一素子として多数個アレ
イ化して形成された半導体基板４５上に、共に形
成した点が前記第３実施例と異なる。

前記抵抗素子の抵抗値は、電圧源４７の電圧を
抵抗素子制御ライン４２を介して印加して一定値
とされている。また、ホトダイオードのカソード
側は共通に接続され、電圧源４８に接続されてい
る。さらに、出力ライン４１から出力される光入
力強度に対応する出力電圧は、演算増幅器４６に
よつて増幅される。また、シフトレジスタ３９は
シフトレジスタ制御ライン４９から入力される信
号電圧によつて制御され、スイツチ素子４３へ順
次スイツチング信号を送る。

本実施例では、シフトレジスタも内蔵されてい
るため、外部端子数を減少させた光検出素子が得
られる。

〔発明の効果〕

以上説明したとおり、本発明によれば、雑音電
圧に比較して入力光に対する出力電圧を大きくで
き、光検出器のダイナミツクレンジを拡大できる
という優れた効果を有する。

【図面の簡単な説明】

第１図は、従来の光検出器を示す回路図、第２
図は、従来例及び本発明の実施例における光検出
器の出力電圧を示す線図、第３図は、同じく光検
出特性を示す線図、第４図は、本発明に係る光検
出器の第１実施例を示す回路図、第５図は、同じ
く第２実施例を示す断面図、第６図は、同じく第
３実施例を示す上面図、第７図は、同じく第４実
施例を示す回路図、第８図は、同じく第５実施例
を示す上面図である。 ２，２９，４４……ホトダイオード、４，３
０，４３……スイツチ素子、６，２８，４７，４
８……電圧源、８，４６……演算増幅器、９，１
１，２６，３１，４１、……抵抗素子、１２，１
３，１４……Ｐ型領域、１５，１８……絶縁物、
１６，１９……電極、３９……シフトレジスタ。

Claims (1)

1. 【特許請求の範囲】 １ 電源と、ホトダイオードと、このホトダイオ
   ードを繰返し充放電させるスイツチ素子の直列接
   続体と、前記電源とホトダイオードとの接続点
   と、前記スイツチ素子の前記ホトダイオードと反
   対側の端子との間に接続された出力ライン静電容
   量と、この出力ライン静電容量と前記スイツチ素
   子との接続点からの出力を増幅させる増幅器とを
   備える光検出器において、 前記増幅器への出力点と前記スイツチ素子との
   間に演算増幅器の入力抵抗となる抵抗素子を配設
   したことを特徴とする光検出器。 ２ 前記抵抗素子が、電界効果型抵抗素子である
   特許請求の範囲第１項に記載の光検出器。 ３ 前記抵抗素子が、前記ホトダイオード及びス
   イツチ素子と共にアレイ化されている特許請求の
   範囲第１項又は第２項に記載の光検出器。 ４ 前記抵抗素子が、前記ホトダイオード、スイ
   ツチ素子及び該スイツチ素子を順次走査する走査
   回路と共に、単一の半導体基板上に形成されてい
   る特許請求の範囲第３項に記載の光検出器。