JPS6155777B2 - - Google Patents

Info

Publication number
JPS6155777B2
JPS6155777B2 JP54093760A JP9376079A JPS6155777B2 JP S6155777 B2 JPS6155777 B2 JP S6155777B2 JP 54093760 A JP54093760 A JP 54093760A JP 9376079 A JP9376079 A JP 9376079A JP S6155777 B2 JPS6155777 B2 JP S6155777B2
Authority
JP
Japan
Prior art keywords
film
electrode
photoresist
resin
resin film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP54093760A
Other languages
English (en)
Other versions
JPS5618446A (en
Inventor
Hiroaki Okudaira
Toshio Kobayashi
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP9376079A priority Critical patent/JPS5618446A/ja
Publication of JPS5618446A publication Critical patent/JPS5618446A/ja
Publication of JPS6155777B2 publication Critical patent/JPS6155777B2/ja
Granted legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10Bump connectors ; Manufacturing methods related thereto
    • H01L24/11Manufacturing methods
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/11Manufacturing methods
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/12Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001Core members of the bump connector
    • H01L2224/13099Material
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01078Platinum [Pt]

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Printers Or Recording Devices Using Electromagnetic And Radiation Means (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

【発明の詳細な説明】 本発明は半導体素子の球状突起電極の形成方法
に関するものである。
従来の球状突起電極の形成工程を、第1図a〜
fに示す。すなわち第1図aに示すようにアルミ
ニウム配線1および窒化シリコン等の保護膜2の
形成された基板3に、電極下地膜4となる銅など
の金属を蒸着する。次に第1図bに示すごとくホ
トレジスト5を2μmの厚さに塗布し、焼付、露
光、現像により所定の突起電極のパターンを形成
する。ついで第1図cに示すようにはんだまたは
スズ、鉛で所定の厚さにめつき6をほどこす。そ
の後第1図dに示すようにホトレジスト膜を溶融
解除し、さらに第1図eに示すように電極下側以
外の部分の電極下地膜をエツチングにより除去す
る。最後に第1図fに示すように、半導体素子を
はんだの融点以上に加熱し、はんだを溶融させ、
突起電極7とする。
しかるに、めつき6は第1図cに示したよう
に、垂直方向だけでなく、水平方向にも成長し、
ホトレジスト膜にかぶさる様になる。
例えば加熱溶融後の電極径が160μm程度の素
子に対しては、めつき層を100μm程度にしなけ
ればならず、このとき水平方向の成長量は約80μ
mにも達する。この状態ではホトレジスト膜を剥
離液に浸漬しただけでは、めつき6の下側のホト
レジスト膜を完全に除去することは困難であり、
第1図dに示すようにホトレジスト膜の一部5′
が残つてしまう。電極下地膜4は数1000Å程度の
厚さであるため、ホトレジストの除去されていな
い部分では第1図eに示すように電極下地膜もエ
ツチングされず残つてしまう。これをめつきの融
点以上に加熱すると、第1図fに示すようにホト
レジストは燃えて除去されるが、エツチングされ
ずに残つている電極下地膜上に溶融したはんだが
拡がり、突起電極7は偏平な形状になる。この様
な突起電極7が存在すると、第2図に示すように
素子8を接続する場合、突起電極7(偏平な形状
をしている)は高さが不足するため接続不良を起
こす。
本発明の目的は、上記した従来技術の欠点をな
くし、球状突起電極を歩留りよく形成する方法を
提供するにある。
そして本発明の特徴はホトレジスト膜の除去を
容易にするため、金属下地膜とホトレジスト膜と
の間にポリイミド、ポリビニルアルコール等の樹
脂膜をはさむことにある。即ち、電極下地膜上に
数μm〜数10μmのポリイミド等の樹脂膜を形成
し、その上にホトレジスト膜を形成する。ホトレ
ジストを現像した後、ポリイミド等の樹脂膜をエ
ツチングして突起電極の形成される位置に孔をあ
け、露出した金属下地膜上に従来法と同様にはん
だまたはスズ、鉛などをめつきを行なつてレジス
ト膜にかぶさつつた状態の突起電極形成用金属め
つき層を設け、上記金属めつき層の下部のレジス
ト膜以外を除去し、樹脂膜を除去し、残存してい
る金属めつき層の下部のレジスト膜を除去し、加
熱して上記金属めつき層を溶融してから冷却する
ことによつて球状突起電極が形成される。
上記のように厚さ数μm〜数10μmの樹脂膜を
形成すれば、樹脂膜除去液が上記金属めつき層の
下に容易に浸透し、樹脂膜が完全に除去され、す
き間ができ、このすき間にレジスト除去液も容易
に浸透して上記金属めつき層の下に残存している
レジスト膜が完全に除去される。従つて電極下地
膜のエツチング残りも発生せず、歩留りよく球状
の突起電極を形成することができる。
樹脂膜はポリイミド樹脂、ポリアミド樹脂、ポ
リアミドイミド樹脂、ポリビニルアルコール、ポ
リ酢酸ビニル等のビニル系樹脂、ポリブタジエン
等のゴム系樹脂、アクリル樹脂、メタクリル樹
脂、ノボラツク樹脂、セルロール誘導体、カゼイ
ン、グルー等の天然高分子等回転塗布機で数μm
〜数10μmの膜を形成できしかもヒドラジン、ア
セトン、アルコール、水等の溶剤で溶解可能なも
のであれば特に制限はない。
以下実施例により本発明を詳述する。本発明の
一実施例を第3図a〜iに示す。先ず第3図aに
示すようにアルミニウム配線1および窒化シリコ
ン等の保護膜2の形成された基板3に電極下地膜
4となる銅などの金属を蒸着する。次に第3図b
に示すようにN,N―ジメチルアセトアミドに溶
解したポリイミド樹脂を回転塗布機で塗布し、
250〜300℃で20〜30分間加熱し、約15μmの樹脂
膜9(ポリイミド樹脂)を形成した。ついで第3
図cに示すようにホトレジスト5(東京応化社製
OMR83)を回転塗布機で従来と同様は2μm厚
さに塗布し、乾燥後、直径140μmの突起電極の
パターンを所定の位置に焼付け、現像を行なつ
た。ホトレジストの塗布、乾燥露光、現像等はメ
ーカー指定の条件で行なつた。次に第3図dに示
すようにポリイミド膜に電極下地膜に達する孔1
0をエツチングにより開けた。エツチング液には
ヒドラジン70vol%、エチレンジアミン30vol%か
らなる液を用い、約70℃で3分間エツチングし
た。次に第3図eに示すように脱脂、酸洗等の前
処理をした後、スズ11を18μm、鉛12を82μ
mめつきした。その後第3図fに示すようにメー
カー指定の剥離液でホトレジスト5を溶解除去す
る。次に第3図gに示すように樹脂膜9を前記の
エツチング液を用いて、溶解除去する。溶解条件
は約70℃で8分である。再びホトレジスト剥離液
で第4図gに示す水平方向に成長したスズめつき
の下側に残つたホトレジスト膜の一部5′を溶解
除去した後、第3図hに示すように電極下地膜の
銅4を過硫酸アンモニウムの200g/水溶液で溶
解除去した。最後に310℃で約1分間加熱溶融
し、第3図iに示すように直径約160μmの救状
突起電極13を形成することができた。
本発明によりめつき法により直径160μm程度
の大きな球状突起電極の形成が可能となつた。ま
たこれにより従来素子側と基板側の両方に形成し
ていた突起電極を、素子側に形成するだけで十分
となり、工数、および原価を低減することができ
た。
【図面の簡単な説明】
第1図a〜fは従来の突起電極の形成工程図、
第2図は偏平な形状の突起電極を有する素子を基
板に接続した状態を示す図、第3図a〜iは本発
明による球状突起電極の形成工程図である。 1…アルミニウム配線、2…保護膜、3…基
板、4…電極下地膜、5…ホトレジスト、5′…
ホトレジストの一部、6…めつき、7…突起電
極、8…素子、9…樹脂膜、10…電極下地膜に
達する穴、13…球状突起電極。

Claims (1)

    【特許請求の範囲】
  1. 1 電極下地金属膜の形成された基板上に樹脂膜
    を形成し、この樹脂膜上の突起電極形成部以外に
    ホトレジスト膜を形成し、ついで突起電極形成部
    に露出している樹脂膜を除去し、この部分に金属
    めつきを行なつてホトレジスト膜にかぶさつた状
    態の突起電極形成用金属めつき層を設け、ホトレ
    ジスト膜以外を除去し、樹脂膜を除去し、残存し
    ている金属めつき層下部のホトレジスト膜を除去
    し、電極下地金属膜を除去し、加熱して上記金属
    めつき層を溶融してから冷却することを特徴とす
    る球状突起電極の形成方法。
JP9376079A 1979-07-25 1979-07-25 Formation of spherical salient electrode Granted JPS5618446A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP9376079A JPS5618446A (en) 1979-07-25 1979-07-25 Formation of spherical salient electrode

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP9376079A JPS5618446A (en) 1979-07-25 1979-07-25 Formation of spherical salient electrode

Publications (2)

Publication Number Publication Date
JPS5618446A JPS5618446A (en) 1981-02-21
JPS6155777B2 true JPS6155777B2 (ja) 1986-11-29

Family

ID=14091380

Family Applications (1)

Application Number Title Priority Date Filing Date
JP9376079A Granted JPS5618446A (en) 1979-07-25 1979-07-25 Formation of spherical salient electrode

Country Status (1)

Country Link
JP (1) JPS5618446A (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60183315A (ja) * 1984-02-27 1985-09-18 共和機械株式会社 卵の定量包装方法
JPH02244722A (ja) * 1989-03-17 1990-09-28 Casio Comput Co Ltd 半導体素子のバンプ電極形成方法
US5244833A (en) * 1989-07-26 1993-09-14 International Business Machines Corporation Method for manufacturing an integrated circuit chip bump electrode using a polymer layer and a photoresist layer
US5376584A (en) * 1992-12-31 1994-12-27 International Business Machines Corporation Process of making pad structure for solder ball limiting metallurgy having reduced edge stress

Also Published As

Publication number Publication date
JPS5618446A (en) 1981-02-21

Similar Documents

Publication Publication Date Title
US2443119A (en) Process of producing predetermined metallic patterns
US7520053B2 (en) Method for manufacturing a bump-attached wiring circuit board
US6606792B1 (en) Process to manufacturing tight tolerance embedded elements for printed circuit boards
JP3593935B2 (ja) バンプ付き配線回路基板の製造方法及びバンプ形成方法
JPS6155777B2 (ja)
JPS604221A (ja) 半導体装置の製造方法
JPH0621611A (ja) プリント配線板の製造方法
JPS5864616A (ja) 薄膜磁気ヘツドの製造方法
JP2720511B2 (ja) ヴィアフィル形成方法
KR950000399B1 (ko) 인쇄회로 기판 형성방법
JP2002280732A (ja) 回路付サスペンション基板、その接続端子部の製造方法およびその接続端子部の接続方法および接続構造
JP2779853B2 (ja) インナーリードと電子部品との接続中間体の製造方法
JPS58105560A (ja) 中間支持バンドの製造方法
US5210006A (en) Process for preparing mounting tapes for automatic mounting of electronic components
JPH01107597A (ja) 多層配線基板の信号配線形成方法
JPS6022501B2 (ja) 半導体装置の製造方法
JPS5845810B2 (ja) パタ−ンの形成方法
JPS5816556A (ja) 半導体装置の製造方法
JPH08335635A (ja) エアブリッジ構造及びエアブリッジ形成方法
JP2001115293A (ja) 微細形状部品の製造方法
JPS6072249A (ja) 集積回路の製造方法
JPH02304929A (ja) 半導体装置の製造方法
JPH04348592A (ja) 薄膜回路基板の製造方法
JPS6239557B2 (ja)
JPS5864049A (ja) 半導体素子の製造方法