JPS6152746A - ワンチツプ・マイクロコンピユ−タ - Google Patents
ワンチツプ・マイクロコンピユ−タInfo
- Publication number
- JPS6152746A JPS6152746A JP59174727A JP17472784A JPS6152746A JP S6152746 A JPS6152746 A JP S6152746A JP 59174727 A JP59174727 A JP 59174727A JP 17472784 A JP17472784 A JP 17472784A JP S6152746 A JPS6152746 A JP S6152746A
- Authority
- JP
- Japan
- Prior art keywords
- test
- option
- circuit
- chip
- chip microcomputer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
- G06F11/2205—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing using arrangements specific to the hardware being tested
- G06F11/2236—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing using arrangements specific to the hardware being tested to test CPU or processors
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/3181—Functional testing
- G01R31/319—Tester hardware, i.e. output processing circuits
- G01R31/31917—Stimuli generation or application of test patterns to the device under test [DUT]
Landscapes
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Computer Hardware Design (AREA)
- Quality & Reliability (AREA)
- Test And Diagnosis Of Digital Computers (AREA)
- Microcomputers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、ワンチップ・マイクロコンピュータ（以下、
単にマイコンともいう）に関し、試験情報を内蔵させて
迅速、適確な試験を可能にしようとするものである。
単にマイコンともいう）に関し、試験情報を内蔵させて
迅速、適確な試験を可能にしようとするものである。
現在のワンチップマイコンはユーザプログラムを格納す
る内蔵ＲＯＭの他に、数多くの回路や機能をユーザが選
択（オプション）できるようになっており、マスクパタ
ーンでＲＯＭにプログラムを書込む際にこれらのオプシ
ョン回路や機能を同時に実現するようにしている。オプ
ション回路の項目には、−例として具体的なものをあげ
ると、発振回路型式（水晶型／ＣＲ型）、クロック分周
回路（有・無）、出力ボートのプルアップ抵抗（有・無
）、低電圧検出機ｆｉｕ （有・無）、スタンバイ機能
（有・無）、シリアル出力のランチ（有・無）等、多い
ものでは数１０項目もあり、これらの組合せ数は相当な
ものになる。なお発振回路形式（水晶型／ＣＲ型）とは
、発振回路の周波数決定素子として外付けするものが水
晶振動子かＣＲ回路かということであり、低電圧検出機
能（有・無）とは、電源電圧が下ったとき回路をリセッ
トするか否かということである。またスタンバイ機能（
有・無）とは、０Ｍ０３回路では状態変化時に電流が流
れ、状態変化がないと電流は流れない、従って電力消費
がないから、不使用時はクロツクを止めて状！ε変化を
停止さ一部ることが行なわれるが、か−る措置をとるも
のをスクンパイ機能有り、とらないものを無しという。
る内蔵ＲＯＭの他に、数多くの回路や機能をユーザが選
択（オプション）できるようになっており、マスクパタ
ーンでＲＯＭにプログラムを書込む際にこれらのオプシ
ョン回路や機能を同時に実現するようにしている。オプ
ション回路の項目には、−例として具体的なものをあげ
ると、発振回路型式（水晶型／ＣＲ型）、クロック分周
回路（有・無）、出力ボートのプルアップ抵抗（有・無
）、低電圧検出機ｆｉｕ （有・無）、スタンバイ機能
（有・無）、シリアル出力のランチ（有・無）等、多い
ものでは数１０項目もあり、これらの組合せ数は相当な
ものになる。なお発振回路形式（水晶型／ＣＲ型）とは
、発振回路の周波数決定素子として外付けするものが水
晶振動子かＣＲ回路かということであり、低電圧検出機
能（有・無）とは、電源電圧が下ったとき回路をリセッ
トするか否かということである。またスタンバイ機能（
有・無）とは、０Ｍ０３回路では状態変化時に電流が流
れ、状態変化がないと電流は流れない、従って電力消費
がないから、不使用時はクロツクを止めて状！ε変化を
停止さ一部ることが行なわれるが、か−る措置をとるも
のをスクンパイ機能有り、とらないものを無しという。
シリアル出力のランチ（有無）とは、シリアル出力端子
にラッチ回路を１ビット余分に設けるということが行な
われるが、そのようにはしないものもあり、それを言う
。
にラッチ回路を１ビット余分に設けるということが行な
われるが、そのようにはしないものもあり、それを言う
。
メーカでは出荷前にＬＳＩテスタを用いてマイコンの機
能試験を行うが、このとき試験対象のマイコンがどのよ
うなオプション回路を備えているかにより試験内容、特
に機能試験に差が出る。
能試験を行うが、このとき試験対象のマイコンがどのよ
うなオプション回路を備えているかにより試験内容、特
に機能試験に差が出る。
従来はユーザ毎に異なるオプション回路情報（試験情報
）を書類や磁気テープ等の外部媒体に゛記１．クシてお
き、これを使用して試験プログラムを組み直す作業をし
ている。しかしながらオプション種目が増えるとこの組
み変え作業は繁雑になり、試験に手間がかかる欠点があ
る。本発明はか＼る点を改善し、マイコンチックをＬＳ
Ｉテスタにかけるだけで直ちに機能試験を行なうことが
でき、書類や磁気テープ、人手などを介在させることを
不要にしようとするものである。
）を書類や磁気テープ等の外部媒体に゛記１．クシてお
き、これを使用して試験プログラムを組み直す作業をし
ている。しかしながらオプション種目が増えるとこの組
み変え作業は繁雑になり、試験に手間がかかる欠点があ
る。本発明はか＼る点を改善し、マイコンチックをＬＳ
Ｉテスタにかけるだけで直ちに機能試験を行なうことが
でき、書類や磁気テープ、人手などを介在させることを
不要にしようとするものである。
本発明は、同一チップ上にロジック回路と読み出し専用
メモリを集積化し、ロジック回路の一部をユーザ・オプ
ションとしたワンチップ・マイクロコンピュータにおい
て、オプション回路情報を予め該メモリの一部に格納し
ておき、製造工程での試験時にこれを読出してチストリ
プログラムの変更に供せるようにしてなることを特徴と
するものである。
メモリを集積化し、ロジック回路の一部をユーザ・オプ
ションとしたワンチップ・マイクロコンピュータにおい
て、オプション回路情報を予め該メモリの一部に格納し
ておき、製造工程での試験時にこれを読出してチストリ
プログラムの変更に供せるようにしてなることを特徴と
するものである。
ユーザプログラムを格納するＲＯＭの一部にオプション
回路清和を予め書込んでおくと、試験時に自動的にこれ
を読取ることができ、試験対象とするマイコンがこのよ
うなオプション回路を使用しているかを作業者は意識せ
ずに試験ができる。
回路清和を予め書込んでおくと、試験時に自動的にこれ
を読取ることができ、試験対象とするマイコンがこのよ
うなオプション回路を使用しているかを作業者は意識せ
ずに試験ができる。
つまり、手作業による試験条件の設定がないので
１その分作業が簡単になり、しかも設定ミスもな
くなる。このために使用するＲＯＭ領域は、オプション
情報（よ各オプション項目につきそれが有る、無い、を
示す１ビツトでよいので全部まとめても１〜数バイトで
済み、マイコンのＲＯＭ領域はＩＫ〜４にハイド程度は
あるのでオプション情報内蔵によるマイコンチップ面積
増大は無視できるほど１菫かである。
１その分作業が簡単になり、しかも設定ミスもな
くなる。このために使用するＲＯＭ領域は、オプション
情報（よ各オプション項目につきそれが有る、無い、を
示す１ビツトでよいので全部まとめても１〜数バイトで
済み、マイコンのＲＯＭ領域はＩＫ〜４にハイド程度は
あるのでオプション情報内蔵によるマイコンチップ面積
増大は無視できるほど１菫かである。
以下、図面を参照しながら本発明の詳細な説明する。
第１図は本発明の一実施例を示す概略図で、１はワンチ
ップマイコンのチップ、２はユーザプログラム用のＲＯ
Ｍ（ＨＮみ出し専用メモリ）、３は各種回路を構成する
ロジック領域である。本例ではＲＯＭ２の一部２ａ （
１〜数バイト）をａ工（験情報格納領域として使用する
。第２図は１バイトの試験情報格納領域２ａの説明図で
、各ビットがオプション項目に該当する。例えば、第０
ビツトの１，０がプルアップ抵抗の有・無を示すので、
全体では８項目のオプション内容を記憶できる。
ップマイコンのチップ、２はユーザプログラム用のＲＯ
Ｍ（ＨＮみ出し専用メモリ）、３は各種回路を構成する
ロジック領域である。本例ではＲＯＭ２の一部２ａ （
１〜数バイト）をａ工（験情報格納領域として使用する
。第２図は１バイトの試験情報格納領域２ａの説明図で
、各ビットがオプション項目に該当する。例えば、第０
ビツトの１，０がプルアップ抵抗の有・無を示すので、
全体では８項目のオプション内容を記憶できる。
このオプション内容の書込みには専用のマスクを要する
が、これはユーザプログラム用のマスクの一部で済む。
が、これはユーザプログラム用のマスクの一部で済む。
通常このプログラム用のマスクはロジック領域３とも共
用されるので、結局１枚のマスクでユーザプログラム、
オプション回路、試験情報の書込みを全て行うことがで
きる。
用されるので、結局１枚のマスクでユーザプログラム、
オプション回路、試験情報の書込みを全て行うことがで
きる。
試験時にはＬＳＩテスタにおいて第３図の試験プログラ
ムを実行し、その途中でオプション用のサブルーチンを
選択する。このとき領域２ａの試験情報を利用する。該
試験情報はＲＯＭ２よりバイト単位で読み出してバッフ
ァ等に蓄え、その各ビットを分岐点毎に参照する。そし
て、例えばオプションｌの分岐点では該当する試験情報
ビットの１，０に従いザブルーチンのＩＡまたはＩＢを
選択する。ＬＡとは例えばオプション１有りのプログラ
ムであり、ＩＢとはオプション１無しのプログラムであ
る。オプション２以下についても同様である。試験内容
としては、オプション１がプルアンプ抵抗であれば、サ
ブルーチンＩＡではその抵抗値を測定し、サブルーチン
ＩＢではか＼る測定は行なわず、直ちに次のステップへ
移る。１つのオプションの選択枝が３以上であるときは
試験情報ピノ１−を２以上組合せて用いればよい。
ムを実行し、その途中でオプション用のサブルーチンを
選択する。このとき領域２ａの試験情報を利用する。該
試験情報はＲＯＭ２よりバイト単位で読み出してバッフ
ァ等に蓄え、その各ビットを分岐点毎に参照する。そし
て、例えばオプションｌの分岐点では該当する試験情報
ビットの１，０に従いザブルーチンのＩＡまたはＩＢを
選択する。ＬＡとは例えばオプション１有りのプログラ
ムであり、ＩＢとはオプション１無しのプログラムであ
る。オプション２以下についても同様である。試験内容
としては、オプション１がプルアンプ抵抗であれば、サ
ブルーチンＩＡではその抵抗値を測定し、サブルーチン
ＩＢではか＼る測定は行なわず、直ちに次のステップへ
移る。１つのオプションの選択枝が３以上であるときは
試験情報ピノ１−を２以上組合せて用いればよい。
ユーザはメーカにマイコン製造を依頼する際、メーカか
ら渡されたマスクデータ仕様書に所要事項をオ込むのが
普通である。このマスクデータ仕様書にはオプション回
路に関する選択をする項目があり、例えば、（１）出力
ＰＬＡデーク（４ビット並列／８ビット並列） 、（２
１クロック分周（無し／有り） 、（３１発振回路形式
（水晶発振形／ＣＲ発振型） 、（４１出力回路形式（
標準オープンドレイン／標２＋仁抵抗プルアンプ） 、
＋５＞スタンバイ機能（無し／有り） 、（６１スタン
バイ時のボート機能（ボー１−保持／ハイインピーダン
ス”） 、（７）スタンバイオフセット機能（有り／無
し’） 、（８１低電圧検出機能（自り／無し） 、ｆ
９１暴走検出機能（無し／有り）、等があり、該当箇所
へ○印をＩづけ又はデータを書込むことによって選択す
る。これらの項目の（１）〜（９）などがオプション項
目であり、ハードウェアの変更が必要となる。各オプシ
ョン項目の順序（３）。
ら渡されたマスクデータ仕様書に所要事項をオ込むのが
普通である。このマスクデータ仕様書にはオプション回
路に関する選択をする項目があり、例えば、（１）出力
ＰＬＡデーク（４ビット並列／８ビット並列） 、（２
１クロック分周（無し／有り） 、（３１発振回路形式
（水晶発振形／ＣＲ発振型） 、（４１出力回路形式（
標準オープンドレイン／標２＋仁抵抗プルアンプ） 、
＋５＞スタンバイ機能（無し／有り） 、（６１スタン
バイ時のボート機能（ボー１−保持／ハイインピーダン
ス”） 、（７）スタンバイオフセット機能（有り／無
し’） 、（８１低電圧検出機能（自り／無し） 、ｆ
９１暴走検出機能（無し／有り）、等があり、該当箇所
へ○印をＩづけ又はデータを書込むことによって選択す
る。これらの項目の（１）〜（９）などがオプション項
目であり、ハードウェアの変更が必要となる。各オプシ
ョン項目の順序（３）。
（４）・・・・・・は固定、各項目の内容（４ビット並
列、８ビン１−並列など）は２種類とすれば、オプショ
ン情報を上記のように単純に１ハイドデータ、２ハイド
データなどで表わすことができ、マスクデータ仕様書の
選択情報ををオプション回路Ｒｉ報のマスクＲＯＭパタ
ーンとして決定できる。
列、８ビン１−並列など）は２種類とすれば、オプショ
ン情報を上記のように単純に１ハイドデータ、２ハイド
データなどで表わすことができ、マスクデータ仕様書の
選択情報ををオプション回路Ｒｉ報のマスクＲＯＭパタ
ーンとして決定できる。
なお上記［１）項の以降のオプション回路について、判
りに（いものに説明を付は加える。（１１出力ＰＬＡデ
ータとは、４ビット／８ビット変換ＰＬＡ（プログラマ
ブルロジ・ノクナレイ）の形成部ら８ビツト出力を４ビ
ツトずつ２度に行なうか８ビツトを作ってそれを同時に
出力するかの形式をいう。
りに（いものに説明を付は加える。（１１出力ＰＬＡデ
ータとは、４ビット／８ビット変換ＰＬＡ（プログラマ
ブルロジ・ノクナレイ）の形成部ら８ビツト出力を４ビ
ツトずつ２度に行なうか８ビツトを作ってそれを同時に
出力するかの形式をいう。
（２）クロック分周とは入力クロックを直接内部回路へ
供給するか、１段分周して供給するかをいう。
供給するか、１段分周して供給するかをいう。
・（３）発振回路形式は、周波数決定素子が水晶のとき
はインバータに水晶振動子を接続して発振器とするが、
ＣＲのときはヒステリシスを持つインバータにＣＲを接
続して発振器とする必要があり、このヒステリシスを持
たせるか否かの決定に供され する。（６）
スタンバイ時のボートの状態には、スタンバイになる直
前の状態を保持させる、或いはフローティング（ハイイ
ンピーダンス）状態にするの２種が採用されるが、（６
）項はこのいずれにするかの決定に供する。また、プロ
グラムは暴走することがあり、このときは予め設けてお
いた検出回路の出力で自動的にリセットする、あるいは
そのようなことはしない、の２種の使い方がある。（９
）項はそのような暴走検出回路を設けるか否かの決定に
供される。
はインバータに水晶振動子を接続して発振器とするが、
ＣＲのときはヒステリシスを持つインバータにＣＲを接
続して発振器とする必要があり、このヒステリシスを持
たせるか否かの決定に供され する。（６）
スタンバイ時のボートの状態には、スタンバイになる直
前の状態を保持させる、或いはフローティング（ハイイ
ンピーダンス）状態にするの２種が採用されるが、（６
）項はこのいずれにするかの決定に供する。また、プロ
グラムは暴走することがあり、このときは予め設けてお
いた検出回路の出力で自動的にリセットする、あるいは
そのようなことはしない、の２種の使い方がある。（９
）項はそのような暴走検出回路を設けるか否かの決定に
供される。
以上述べたように本発明によれば、チップ自身が試験情
報を持つのでワンデツプマイコン製造段階での試験時に
別途試験情報を記憶した外部媒体が必要でなく、またそ
れを参照した手作業による試験プログラムの組変えが不
要になるので、オプション項目が増加してもその試験準
備はＷＩ車であり、また手作業でやる場合のように設定
ミスを起すこともない。また試験情報内蔵によるチップ
面積増大は通常のマイコンでは無視できる。
報を持つのでワンデツプマイコン製造段階での試験時に
別途試験情報を記憶した外部媒体が必要でなく、またそ
れを参照した手作業による試験プログラムの組変えが不
要になるので、オプション項目が増加してもその試験準
備はＷＩ車であり、また手作業でやる場合のように設定
ミスを起すこともない。また試験情報内蔵によるチップ
面積増大は通常のマイコンでは無視できる。
第１図は本発明の一実施例を示す概略構成図、第２図は
その要部構成図、第３図は試験プログラムを示すフロー
チャートである。 図中、１はワンチップ・マイクロコンピュータのチップ
、２はユーザプログラム用ＲＯＭ、２ａは試験情報格納
領域、３はロジック回路領域である。
その要部構成図、第３図は試験プログラムを示すフロー
チャートである。 図中、１はワンチップ・マイクロコンピュータのチップ
、２はユーザプログラム用ＲＯＭ、２ａは試験情報格納
領域、３はロジック回路領域である。
Claims (1)
- 同一チップ上にロジック回路と読み出し専用メモリを集
積化し、ロジック回路の一部をユーザ・オプションとし
たワンチップ・マイクロコンピュータにおいて、オプシ
ョン回路情報を予め該メモリの一部に格納しておき、製
造工程での試験時にこれを読出してテストプログラムの
変更に供せるようにしてなることを特徴とするワンチッ
プ・マイクロコンピュータ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59174727A JPS6152746A (ja) | 1984-08-22 | 1984-08-22 | ワンチツプ・マイクロコンピユ−タ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59174727A JPS6152746A (ja) | 1984-08-22 | 1984-08-22 | ワンチツプ・マイクロコンピユ−タ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6152746A true JPS6152746A (ja) | 1986-03-15 |
Family
ID=15983597
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59174727A Pending JPS6152746A (ja) | 1984-08-22 | 1984-08-22 | ワンチツプ・マイクロコンピユ−タ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6152746A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01217649A (ja) * | 1988-02-26 | 1989-08-31 | Hitachi Ltd | マイクロコンピュータ |
| JP2006201088A (ja) * | 2005-01-21 | 2006-08-03 | Canon Inc | 集積回路とその検査装置および検査方法 |
-
1984
- 1984-08-22 JP JP59174727A patent/JPS6152746A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01217649A (ja) * | 1988-02-26 | 1989-08-31 | Hitachi Ltd | マイクロコンピュータ |
| JP2006201088A (ja) * | 2005-01-21 | 2006-08-03 | Canon Inc | 集積回路とその検査装置および検査方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6760865B2 (en) | Multiple level built-in self-test controller and method therefor | |
| US6347056B1 (en) | Recording of result information in a built-in self-test circuit and method therefor | |
| US20010015915A1 (en) | Programmable voltage divider and method for testing the impedance of a programmable element | |
| US5619463A (en) | Integrated circuit device and test method therefor | |
| KR980006434A (ko) | 메모리 테스트를 위한 온-칩 자동 절차 | |
| US6934205B1 (en) | Bist for parallel testing of on chip memory | |
| JPH04195546A (ja) | マイクロコンピュータのテストモード設定回路 | |
| US7173549B2 (en) | Semiconductor integrated circuit in which voltage down converter output can be observed as digital value and voltage down converter output voltage is adjustable | |
| US7617428B2 (en) | Circuits and associated methods for improved debug and test of an application integrated circuit | |
| JPS6152746A (ja) | ワンチツプ・マイクロコンピユ−タ | |
| KR20010041678A (ko) | 집적 회로의 성능 파라미터 지정 회로 및 방법 | |
| US6615344B1 (en) | System and method for tracking selectively enabling modules used in an integrated processor using a tracking register providing configuration information to an external pin | |
| von Staudt et al. | Using IJTAG digital islands in analogue circuits to perform trim and test functions | |
| US5982188A (en) | Test mode control circuit of an integrated circuit device | |
| US7340313B2 (en) | Monitoring device for monitoring internal signals during initialization of an electronic circuit | |
| CN100401083C (zh) | 半导体装置及其检验方法 | |
| CN116047278A (zh) | 一种fpga逻辑并行加载电路故障诊断系统及方法 | |
| JPH1194908A (ja) | 静止電流値算出方法、静止電流値算出装置、及び、記録媒体 | |
| JP3841996B2 (ja) | マイクロコンピュータのスタンバイ制御装置 | |
| TW202414213A (zh) | 檢測裝置、檢測方法及檢測系統 | |
| JP2011226884A (ja) | 半導体集積回路および動作試験方法 | |
| KR20050062837A (ko) | 어드레스 핀을 테스트 모드 설정 입력 핀으로 활용하는집적회로 | |
| JPH0640112B2 (ja) | 電源電圧検出保持回路 | |
| JPH02135542A (ja) | Ｅｐｒｏｍ内蔵マイクロコンピュータのテスト回路 | |
| JPH06274366A (ja) | 半導体集積回路装置 |