JP2011226884A - 半導体集積回路および動作試験方法 - Google Patents

Abstract

【課題】半導体集積回路の動作試験における作業者の作業負担の軽減化および作業時間の短縮化を図ること。
【解決手段】半導体集積回路１００のＣＰＵ１０１は、リセット制御回路１０６からリセット信号ＲＳＴを受け付ける。ＣＰＵ１０１は、電源からの電力の供給が遮断されると記憶内容が消去される第２の記憶部１０４の記憶内容に基づいて、リセット信号ＲＳＴがパワーオンリセット信号ＰＲＳＴか否かを判定する。ＣＰＵ１０１は、判定された判定結果に基づいて、第１の記憶部１０３に記憶されている複数の動作条件の中から、試験対象回路１０２を動作させるための動作条件を選択する。ＣＰＵ１０１は、選択された動作条件で試験対象回路１０２を動作させる。
【選択図】図１

Description

本発明は、対象回路の動作を試験する半導体集積回路および動作試験方法に関する。

マイクロコンピュータ（以下、「マイコン」または「コンピュータ」という）の動作試験では、マイコンに動作条件を設定して動作させ、マイコンの動作を評価する。動作条件は、マイコンの評価内容に応じて様々なものがある。たとえば、動作条件としては、通常モード、スタンバイモード、スリープモードなどの各種モードで動作させるためのものや、ＰＬＬ（Ｐｈａｓｅ Ｌｏｃｋｅｄ Ｌｏｏｐ）の逓倍率、分周率を指定して特定の周波数のクロックで動作させるためのものがある。さらに、マイコンの動作条件の中には、電源投入直後のマイコンの動作を評価するものもある。

従来、マイコンの動作試験では、マイコンを組み込むための評価ボード上の複数のディップスイッチなどを作業者が操作することで、マイコンの動作条件を手動で設定する。ディップスイッチとは、電子機器の各種設定用として評価ボード上に実装されるスイッチ群である。具体的には、たとえば、作業者は、評価ボード上の各ディップスイッチのスイッチ群（たとえば、３６個のスイッチ）のオン・オフを操作して、オン・オフの組み合わせによりマイコンの動作条件を設定する。

また、マイコンの動作条件の切り替えは、マイコンを初期化するためのリセット信号の発生を契機に行われる。リセット信号としては、たとえば、マイコンに電力を供給する電源の投入時にマイコン内部で発生するパワーオンリセット信号と、評価ボードなどの外部装置からマイコンに入力される外部リセット信号がある。作業者は、適切な動作条件を設定したあと、パワーオンリセット信号または外部リセット信号のうち、適切な種別のリセット信号を発生させる。

また、従来において、マイコンの周辺機能の初期設定データを、フラッシュメモリから読み出して設定データレジスタに設定する技術がある（たとえば、下記特許文献１，２参照。）。また、マイコンにおいて、リセット信号の入力によりＲＯＭ（Ｒｅａｄ‐Ｏｎｌｙ Ｍｅｍｏｒｙ）からハードウェアへの設定情報を読み出して、ハードウェアに設定する技術がある（たとえば、下記特許文献３参照。）。また、半導体記憶装置において、メモリセルアレイから読み出されたメモリ動作条件を決定する初期設定データを、初期設定データラッチ回路に転送して保持させる初期設定動作を制御する技術がある（たとえば、下記特許文献４参照。）。

特開２００４−３５５３６２号公報 特開２００１−０９２８０３号公報 特開平０２−１５９６１３号公報 特開２００１−１７６２９０号公報

しかしながら、動作試験における複数の動作条件を手動で設定する場合、設定作業にかかる作業者の作業時間が増加するとともに作業負担が増大し、ひいては、試験期間の増大化を招くという問題がある。たとえば、上述したディップスイッチを操作して動作条件を設定する場合、スイッチ群のオン・オフの切替作業だけでなく、オン・オフの組み合わせが間違っていないかを確認するため、作業者の作業時間が増加し作業負担が増大してしまう。

本発明は、上述した従来技術による問題点を解消するため、試験対象回路の動作試験における作業者の作業負担の軽減化および作業時間の短縮化を図ることができる半導体集積回路および動作試験方法を提供することを目的とする。

上述した課題を解決し、目的を達成するため、開示の第１の記憶手段と、電源からの電力の供給が遮断されると記憶内容が消去される特性を有する第２の記憶手段を備える半導体集積回路は、試験対象回路を初期化するためのリセット信号を受け付け、前記第２の記憶手段の記憶内容に基づいて、受け付けた前記リセット信号が、前記電源の投入動作に起因して発生したものか否かを判断し、判断結果に基づいて、前記第１の記憶手段に記憶されている前記試験対象回路を動作させるための複数の動作条件の中から、前記試験対象回路を動作させるための第１動作条件を選択し、選択された前記第１動作条件で前記試験対象回路を動作させる。

本半導体集積回路および動作試験方法によれば、試験対象回路の動作試験における作業者の作業負担の軽減化および作業時間の短縮化を図ることができるという効果を奏する。

実施の形態１にかかる半導体集積回路の一実施例を示す説明図である。 実施の形態２にかかる半導体集積回路の動作を評価するための試験システムのシステム構成図である。 実施の形態２にかかる半導体集積回路のハードウェア構成の一例を示すブロック図である。 動作順序テーブルの記憶内容の一例を示す説明図である。 動作条件テーブルの記憶内容の一例を示す説明図である。 実施の形態２にかかる半導体集積回路の機能的構成を示すブロック図である。 コードＩＤの出力例を示す説明図である。 パターンテーブルの記憶内容の一例を示す説明図である。 実施の形態２にかかる半導体集積回路の動作試験処理手順の一例を示すフローチャートである。 ステップＳ９０３の判断処理の具体的処理手順の一例を示すフローチャートである。 実施の形態３にかかる半導体集積回路の動作を評価するための試験システムのシステム構成図である。 実施の形態３にかかる半導体集積回路の機能的構成を示すブロック図である。 パソコンのディスプレイの画面例を示す説明図である。 スキップコードテーブルの記憶内容の一例を示す説明図である。 実施の形態３にかかる半導体集積回路の動作試験処理手順の一例を示すフローチャート（その１）である。 オート機能の判定例を示す説明図である。 実施の形態３にかかる半導体集積回路の動作試験処理手順の一例を示すフローチャート（その２）である。

作業者の作業負担の軽減化および作業時間の短縮化を図るためには、予めマイコン内部に複数の動作条件を保持しておくことで、動作試験における動作条件の設定を自動化することも考えられる。しかしながら、従来技術では、動作条件を切り替える際に、複数の動作条件の中からリセット信号の種別に応じた適切な動作条件を選択するための技術が必要となる。以下に添付図面を参照して、この発明にかかる半導体集積回路および動作試験方法の好適な実施の形態を詳細に説明する。

（実施の形態１）
まず、実施の形態１にかかる半導体集積回路１００の一実施例について説明する。図１は、実施の形態１にかかる半導体集積回路の一実施例を示す説明図である。図１において、半導体集積回路１００は、ＣＰＵ（Ｃｅｎｔｒａｌ Ｐｒｏｃｅｓｓｉｎｇ Ｕｎｉｔ）１０１と、試験対象回路１０２と、第１の記憶部１０３と、第２の記憶部１０４と、パワーオンリセット回路１０５と、リセット制御回路１０６と、を含む構成である。

ここで、ＣＰＵ１０１は、半導体集積回路１００の全体を制御する。試験対象回路１０２は、半導体集積回路１００に含まれる動作試験の対象回路である。試験対象回路１０２としては、たとえば、半導体集積回路１００のクロックの周波数を制御する制御回路や、半導体集積回路１００に接続される周辺リソースを制御する制御回路などがある。

第１の記憶部１０３は、試験対象回路１０２を動作させるための複数の動作条件を記憶する記憶装置である。動作条件としては、たとえば、通常モード、スタンバイモード、スリープモードなどの各種モードで動作させるためのものや、ＰＬＬの逓倍率、分周率を指定して特定の周波数のクロックで動作させるためのものがある。なお、第１の記憶部１０３は、電源からの電力の供給が遮断されても記憶内容が消去されない特性を有する不揮発性記憶装置である。不揮発性記憶装置としては、たとえばＥＰＲＯＭ（Ｅｒａｓａｂｌｅ Ｐｒｏｇｒａｍｍａｂｌｅ）、ＥＥＰＲＯＭ（Ｅｌｅｃｔｒｉｃａｌｌｙ Ｅｒａｓａｂｌｅ ａｎｄ Ｐｒｏｇｒａｍｍａｂｌｅ）、ＦＥＲＡＭ（Ｆｅｒｒｏｅｌｅｃｔｒｉｃ Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）、ＦＬＡＳＨメモリなどが挙げられる。

第２の記憶部１０４は、電源からの電力の供給が遮断されると記憶内容が消去される特性を有する揮発性記憶装置である。揮発性記憶装置としては、たとえばＳＲＡＭ（Ｓｔａｔｉｃ ＲＡＭ）、ＤＲＡＭ（Ｄｙｎａｍｉｃ ＲＡＭ）などが挙がられる。パワーオンリセット回路１０５は、電源の投入を検出してパワーオンリセット信号ＰＲＳＴをリセット制御回路１０６に出力する回路である。

リセット制御回路１０６は、パワーオンリセット信号ＰＲＳＴまたは外部リセット信号ＥＲＳＴが入力されると、試験対象回路１０２を初期化するためのリセット信号ＲＳＴをＣＰＵ１０１に出力する回路である。外部リセット信号ＥＲＳＴは、半導体集積回路１００の外部からリセット制御回路１０６に入力される信号である。

半導体集積回路１００の動作試験では、試験対象回路１０２に動作条件を設定して動作させ、試験対象回路１０２の動作を評価する。具体的には、ＣＰＵ１０１が、リセット制御回路１０６からのリセット信号ＲＳＴを受け付けると、第１の記憶部１０３に記憶されている複数の動作条件の中から動作条件を選択して試験対象回路１０２に設定する。そして、ＣＰＵ１０１が、設定した動作条件で試験対象回路１０２を動作させる。

ただし、複数の動作条件の中には、たとえば、電源投入直後の試験対象回路１０２の動作を評価するためのものがある。このため、ＣＰＵ１０１は、リセット信号ＲＳＴの種別に応じて、複数の動作条件の中から適切な動作条件を選択して試験対象回路１０２に設定する。以下、実施の形態１にかかる半導体集積回路１００の処理手順（１）〜（４）について説明する。

（１）半導体集積回路１００のＣＰＵ１０１は、リセット制御回路１０６からリセット信号ＲＳＴを受け付ける。ここで、リセット信号ＲＳＴは、パワーオンリセット信号ＰＲＳＴまたは外部リセット信号ＥＲＳＴのいずれか一方が、リセット制御回路１０６に入力されるとＣＰＵ１０１に出力される信号である。

（２）ＣＰＵ１０１は、第２の記憶部１０４の記憶内容に基づいて、リセット信号ＲＳＴがパワーオンリセット信号ＰＲＳＴか否かを判定する。ここで、パワーオンリセット信号ＰＲＳＴは、パワーオンリセット回路１０５が電源の投入を検出して出力する信号である。すなわち、パワーオンリセット信号ＰＲＳＴの発生は、電力の供給が遮断された状態からの復帰を意味しており、第２の記憶部１０４の記憶内容は消去されている。

そこで、第２の記憶部１０４に書き込まれたデータが消去されている場合は、ＣＰＵ１０１が、リセット信号ＲＳＴがパワーオンリセット信号ＰＲＳＴであると判定する。一方で、第２の記憶部１０４に書き込まれたデータが消去されていない場合は、ＣＰＵ１０１が、リセット信号ＲＳＴがパワーオンリセット信号ＰＲＳＴではないと判定する。

（３）ＣＰＵ１０１は、判定された判定結果に基づいて、第１の記憶部１０３に記憶されている複数の動作条件の中から、試験対象回路１０２を動作させるための動作条件を選択する。具体的には、リセット信号ＲＳＴがパワーオンリセット信号ＰＲＳＴであると判定された場合、ＣＰＵ１０１が、複数の動作条件の中から特定の動作条件を選択する。

ここで、特定の動作条件とは、たとえば、電源投入直後の試験対象回路１０２の動作を評価するための動作条件である。一方、リセット信号ＲＳＴがパワーオンリセット信号ＰＲＳＴではないと判定された場合、ＣＰＵ１０１が、複数の動作条件の中から特定の動作条件とは異なる他の動作条件を選択する。

（４）ＣＰＵ１０１は、選択された動作条件で試験対象回路１０２を動作させる。この際、作業者は、たとえば、デジタルマルチメータ（不図示）やオシロスコープ（不図示）などの測定値を確認することにより、試験対象回路１０２の動作を評価する。

このように、実施の形態１にかかる半導体集積回路１００によれば、第２の記憶部１０４の特性を利用して、リセット信号ＲＳＴの種別を判別することができる。具体的には、ＣＰＵ１０１が受け付けるリセット信号ＲＳＴを、パワーオンリセット信号ＰＲＳＴまたは外部リセット信号ＥＲＳＴに区別することができ、複数の動作条件の中から適切な動作条件を選択することができる。

これにより、動作試験における人手による煩わしい作業が不要となり、動作試験における作業者の作業負担の軽減化にともない作業時間の短縮化を図ることができる。また、複数の動作条件の中から選択された動作条件は試験対象回路１０２に自動設定されるため、ディップスイッチなどを操作して動作条件を手動で入力する場合に比べて人的ミスを防ぐことができ、動作試験の品質を向上させることができる。

（実施の形態２）
つぎに、実施の形態２にかかる半導体集積回路２０１の動作を評価するための試験システム２００の一実施例について説明する。なお、実施の形態１で説明した箇所と同様の箇所については説明を省略する。

図２は、実施の形態２にかかる半導体集積回路の動作を評価するための試験システムのシステム構成図である。図２において、試験システム２００は、半導体集積回路２０１と、評価ボード２０２と、電源装置２０３と、デジタルマルチメータ２０４と、オシロスコープ２０５と、を含む構成である。

試験システム２００において、評価ボード２０２のＶＣＣ（正電源電圧）端子は、デジタルマルチメータ２０４を介して、電源装置２０３のＶＣＣ端子と接続されている。また、評価ボード２０２のＧＮＤ（グランド）端子は、電源装置２０３のＧＮＤ端子と直接接続されている。また、オシロスコープ２０５は、評価ボード２０２の任意の出力端子と電源装置２０３のＧＮＤ端子と接続されている。

半導体集積回路２０１は、たとえば、動作試験対象となるマイコンである。評価ボード２０２は、半導体集積回路２０１を組み込むための評価用の基板である。評価ボード２０２上には、半導体集積回路２０１に接続して一定振動数（周波数：４［ＭＨＺ］）の発振を起こすための水晶振動子２０６が実装されている。

電源装置２０３は、評価ボード２０２に電力を供給する電源である。デジタルマルチメータ２０４は、半導体集積回路２０１の電流、電圧、抵抗などを測定する測定器である。デジタルマルチメータ２０４は、たとえば、半導体集積回路２０１の電源電流を評価するために用いられる。オシロスコープ２０５は、半導体集積回路２０１の電圧の時間的変化をグラフとして表示する測定器である。オシロスコープ２０５は、たとえば、半導体集積回路２０１のクロックの周波数を評価するために用いられる。

ポートＰ１〜ポートＰ５は、半導体集積回路２０１と評価ボード２０２との間でデータの入出力を行うためのインターフェースである。具体的には、ポートＰ１〜ポートＰ４は、それぞれ８個の端子群ｐ１〜ｐ８，ｐ９〜ｐ１６，ｐ１７〜ｐ２４，ｐ２５〜ｐ３２を有している。

ここで、ポートＰ１の端子ｐ１〜ｐ８には、ＬＥＤ（Ｌｉｇｈｔ Ｅｍｉｔｔｉｎｇ Ｄｉｏｄｅ）ライトＬ１〜Ｌ８が接続されている。各ＬＥＤライトＬ１〜Ｌ８は、各端子ｐ１〜ｐ８からの出力信号がＨ（Ｈｉｇｈ）レベルの場合は点灯し、Ｌ（Ｌｏｗ）レベルの場合は非点灯となる。ここでは、各ＬＥＤライトＬ１〜Ｌ８の点灯、非点灯の組み合わせ（２５６通り）によって、作業者が、半導体集積回路２０１に設定される動作条件を識別することができる。

また、ポートＰ５には、ディップスイッチＤが実装されている。ディップスイッチＤは、半導体集積回路２０１の動作条件の設定を自動化するためのオート機能を有効にするためのスイッチである。ここでは、作業者が、ディップスイッチＤをオン（Ｈレベル）に設定することで、オート機能を有効にすることができる。なお、オート機能が有効になると、ポートＰ１が、入力ポートから出力ポートに切り替わる構成となっている。

また、評価ボード２０２上には、半導体集積回路２０１を初期化するためのリセットボタンＲＢが設けられている。ここでは、作業者が、リセットボタンＲＢを押下することで、外部リセット信号ＥＲＳＴ（図３参照）が半導体集積回路２０１に入力され、半導体集積回路２０１が初期化される。

（半導体集積回路２０１のハードウェア構成）
図３は、実施の形態２にかかる半導体集積回路のハードウェア構成の一例を示すブロック図である。図３において、半導体集積回路２０１は、ＣＰＵ３０１と、ＲＯＭ３０２と、ＲＡＭ３０３と、クロック制御部３０４と、周辺リソースマクロＡ制御部３０５と、周辺リソースマクロＢ制御部３０６と、Ｉ／Ｏ（Ｉｎｐｕｔ／Ｏｕｔｐｕｔ）ポート制御部３０７と、パワーオンリセット回路３０８と、リセット制御回路３０９と、を備えている。また、各構成部３０１〜３０７はバス３００によってそれぞれ接続されている。

ここで、ＣＰＵ３０１は、半導体集積回路２０１の全体を制御する。ＲＯＭ３０２は、動作試験プログラム３２０などのプログラムを記憶している。動作試験プログラム３２０は、様々な動作条件で試験対象回路を動作させるための評価用プログラムである。試験対象回路は、半導体集積回路２０１の構成部３０１〜３０９のうち一部または全部の構成部である。また、ＲＯＭ３０２には、試験対象回路を動作させるための複数の動作条件が記憶されている（後述する図４、図５参照）。

ＲＯＭ３０２は、電源装置２０３（図２参照）からの電力の供給が遮断されても記憶内容を保持することができる不揮発性の特性を有する。ＲＯＭ３０２として、たとえば、高温環境下での各種試験を行うためのプログラムを格納するＢＩＲＯＭ（Ｂｕｒｎ ｉｎ ＲＯＭ）やＦＬＡＳＨ−ＲＯＭを用いることにしてもよい。

ＲＡＭ３０３は、ＣＰＵ３０１のワークエリアとして使用される。ＲＡＭ３０３は、電源装置２０３からの電力の供給が遮断されると記憶内容が消去される揮発性の特性を有する。ＲＡＭ３０３として、たとえば、ＳＲＡＭを用いることにしてもよい。

クロック制御部３０４は、クロック発振回路３１０とＰＬＬ逓倍制御部３１１と分周制御部３１２を備え、半導体集積回路２０１のクロック信号の周波数を制御する。クロック発振回路３１０は、水晶振動子２０６の発振出力からクロック信号を生成する。ＰＬＬ逓倍制御部３１１は、クロック発振回路３１０からのクロック信号の周波数をＮ逓倍する。分周制御部３１２は、クロック発振回路３１０またはＰＬＬ逓倍制御部３１１からのクロック信号の周波数をＭ分周する。なお、クロック制御部３０４から出力されたクロック信号は、半導体集積回路２０１の各構成部（たとえば、構成部３０１〜３０３，３０５〜３０７）に供給される。

周辺リソースマクロＡ制御部３０５および周辺リソースマクロＢ制御部３０６は、半導体集積回路２０１に接続される周辺リソースを制御する。たとえば、周辺リソースマクロＡ制御部３０５および周辺リソースマクロＢ制御部３０６は、プロセッサや割込コントローラ、ＤＭＡ（Ｄｉｒｅｃｔ Ｍｅｍｏｒｙ Ａｃｃｅｓｓ）コントローラなどのコントローラである。

Ｉ／Ｏポート制御部３０７は、外部装置との間のデータの入出力を制御する。たとえば、Ｉ／Ｏポート制御部３０７は、Ｉ／Ｏ入出力制御部３１３により、ポートＰ１〜Ｐ５を介して、評価ボード２０２（図２参照）との間のデータの入出力を制御する。

パワーオンリセット回路３０８は、電源装置２０３の電源の投入を検出して、パワーオンリセット信号ＰＲＳＴを出力する。リセット制御回路３０９は、パワーオンリセット信号ＰＲＳＴまたは外部リセット信号ＥＲＳＴが入力されると、試験対象回路を初期化するためのリセット信号ＲＳＴをＣＰＵ３０１に出力する。

ここで、パワーオンリセット信号ＰＲＳＴは、パワーオンリセット回路３０８からリセット制御回路３０９に入力される信号である。外部リセット信号ＥＲＳＴは、たとえば、評価ボード２０２上のリセットボタンＲＢ（図２参照）が押下されると、評価ボード２０２からリセット制御回路３０９に入力される信号（Ｌレベル）である。

（各種テーブル４００，５００の記憶内容）
つぎに、半導体集積回路２０１のＲＯＭ３０２により実現される各種テーブル４００，５００の記憶内容について説明する。ただし、以下の説明では、半導体集積回路２０１のＲＯＭ３０２に記憶されている複数の動作条件を「動作条件Ｃ１〜Ｃｎ」と表記する。また、複数の動作条件Ｃ１〜Ｃｎのうち任意の動作条件を「動作条件Ｃｉ」と表記する（ｉ＝１，２，…，ｎ）。

図４は、動作順序テーブルの記憶内容の一例を示す説明図である。図４において、動作順序テーブル４００は、動作順序およびコードＩＤのフィールドを有する。各フィールドに情報を設定することで、動作条件Ｃ１〜Ｃｎの動作順序がレコードとして記憶されている。ここで、動作順序とは、試験対象回路に設定して動作させる動作条件Ｃｉの実行順序である。コードＩＤとは、動作条件Ｃｉを識別するための識別子である。なお、ここでは、動作条件Ｃ１〜Ｃｎの動作順序を、コードＩＤが昇順となるように設定したが、各動作条件Ｃ１〜Ｃｎの動作順序は任意に設定可能である。

図５は、動作条件テーブルの記憶内容の一例を示す説明図である。図５において、動作条件テーブル５００は、コードＩＤ、設定条件１、設定条件２、設定条件３および設定条件４のフィールドを有する。各フィールドに情報を設定することで、複数の動作条件Ｃ１〜Ｃｎがレコードとして記憶されている。

ここで、コードＩＤとは、動作条件Ｃｉを識別する識別子である。設定条件１〜設定条件４は、動作条件Ｃｉで試験対象回路を動作させるための設定条件である。すなわち、設定条件１〜設定条件４を集約したものが、一つの動作条件Ｃｉとなる。ここでは、各設定条件１〜設定条件４は、それぞれ１バイトの情報である。

動作条件Ｃ１を例に挙げると、設定条件１は「１１１０００００」であり、設定条件２は「０１００００００」であり、設定条件３は「０１０１０００１」であり、設定条件４は「０００００００１」である。なお、設定条件１〜設定条件４は、たとえば、評価ボード２０２上の端子ｐ１〜ｐ３２に実装されるディップスイッチを、作業者が手動で操作して動作条件を設定する場合の各スイッチのオン・オフの組み合わせに相当する。

（半導体集積回路２０１の機能的構成）
つぎに、実施の形態２にかかる半導体集積回路２０１の機能的構成について説明する。図６は、実施の形態２にかかる半導体集積回路の機能的構成を示すブロック図である。図６において、半導体集積回路２０１は、受付部６０１と、判断部６０２と、書込部６０３と、判定部６０４と、選択部６０５と、制御部６０６と、出力部６０７と、を含む構成である。各機能部（受付部６０１〜出力部６０７）は、たとえば、図３に示したＲＯＭ３０２に記憶された動作試験プログラム３２０をＣＰＵ３０１に実行させることにより、または、Ｉ／Ｏポート制御部３０７により、その機能を実現する。

受付部６０１は、試験対象回路を初期化するためのリセット信号ＲＳＴを受け付ける機能を有する。具体的には、たとえば、受付部６０１は、図３に示したリセット制御回路３０９からのリセット信号ＲＳＴを受け付ける。

判断部６０２は、ＲＡＭ３０３の記憶内容に基づいて、受け付けたリセット信号ＲＳＴが、電源の投入動作に起因して発生したものか否かを判断する機能を有する。ここで、電源の投入動作に起因して発生するリセット信号ＲＳＴとは、たとえば、電源装置２０３の電源投入時にパワーオンリセット回路１０５から出力されるパワーオンリセット信号ＰＲＳＴである。

すなわち、判断部６０２は、リセット信号ＲＳＴがパワーオンリセット信号ＰＲＳＴか否かを判断する。また、ＲＡＭ３０３は、電源装置２０３からの電力の供給が遮断されると記憶内容が消去される特性を有する。また、パワーオンリセット信号ＰＲＳＴの発生時は、ＲＡＭ３０３への電力の供給が遮断された状態から復帰する。ここでは、ＲＡＭ３０３の特性を利用して、判断部６０２が、リセット信号ＲＳＴがパワーオンリセット信号ＰＲＳＴか否かを判断する。判断部６０２の具体的な処理内容は後述する。

書込部６０３は、ＲＡＭ３０３に任意のデータを書き込む機能を有する。ここで、任意のデータとは、たとえば、任意の数字や文字を含むデータを表すビット列（以下、「特定パターン」という）である。具体的には、たとえば、書込部６０３は、リセット信号ＲＳＴがパワーオンリセット信号ＰＲＳＴであると判断された場合、ＲＡＭ３０３に特定パターンを書き込む。

判定部６０４は、ＲＡＭ３０３に特定パターンが記憶されているか否かを判定する機能を有する。具体的には、たとえば、判定部６０４は、ＲＡＭ３０３からデータを読み出して、読み出されたデータと特定パターンとが一致した場合に、特定パターンが記憶されていると判定してもよい。

また、判定部６０４は、ＲＡＭ３０３から何らかのデータを読み出せた場合に、特定パターンが記憶されていると判定してもよい。すなわち、ＲＡＭ３０３への電力の供給が遮断されると全データが必ず消去されているという前提において、何らかのデータをＲＡＭ３０３から読み出せた場合は、判定部６０４が、特定パターンが記憶されていると判定する。

そして、判断部６０２は、ＲＡＭ３０３に特定パターンが記憶されていないと判定された場合、リセット信号ＲＳＴがパワーオンリセット信号ＰＲＳＴであると判断する。一方、判断部６０２は、ＲＡＭ３０３に特定パターンが記憶されていると判定された場合、リセット信号ＲＳＴがパワーオンリセット信号ＰＲＳＴではないと判断する。すなわち、判断部６０２は、ＲＡＭ３０３に特定パターンが記憶されている場合は、リセット信号ＲＳＴが外部リセット信号ＥＲＳＴであると判断する。

ただし、電源装置２０３の電源がオフ状態となった場合であっても、ＲＡＭ３０３への電力の供給が完全に遮断されないなどの不具合により、特定パターンが消去されない可能性がある。また、瞬時電圧低下などにより、パワーオンリセット信号ＰＲＳＴが発生していない場合であっても、特定パターンが消去される可能性がある。

そこで、書込部６０３は、ＲＡＭ３０３が有する複数の記憶領域に特定パターンを書き込むことにしてもよい。この際、書込部６０３は、複数の記憶領域に同一の特定パターンを書き込むことにしてもよく、また、複数の記憶領域にそれぞれ異なる特定パターンを書き込むことにしてもよい。すなわち、何らかの不具合により判定部６０４による判定処理を適切に行うことができない場合を想定して、判定対象となる記憶領域を複数設ける。なお、複数の記憶領域に特定パターンを書き込む場合の判断部６０２の具体的な処理内容については、図８を用いて後述する。

選択部６０５は、判断された判断結果に基づいて、ＲＯＭ３０２に記憶されている複数の動作条件Ｃ１〜Ｃｎの中から、試験対象回路を動作させるための動作条件Ｃｉを選択する機能を有する。具体的には、たとえば、選択部６０５は、リセット信号ＲＳＴがパワーオンリセット信号ＰＲＳＴの場合、予め規定された動作条件Ｃ１〜Ｃｎの動作順序にしたがって、動作条件Ｃ１〜Ｃｎの中から先頭の動作条件Ｃｉを選択する。

より具体的には、たとえば、まず、選択部６０５が、図４に示した動作順序テーブル４００を参照して、動作順序「１」のコードＩＤ「Ｃ１」を特定する。そして、選択部６０５が、図５に示した動作条件テーブル５００の中から、特定されたコードＩＤ「Ｃ１」の設定条件１〜設定条件４を読み出す。

また、選択部６０５は、リセット信号ＲＳＴが外部リセット信号ＥＲＳＴの場合、リセット信号ＲＳＴを受け付ける前に選択された前回の動作条件の動作順序に基づいて、動作条件Ｃ１〜Ｃｎの中から動作条件Ｃｉを選択する。前回の動作条件の動作順序は、たとえば、実行カウンタＸを参照することにより特定される。

ここで、実行カウンタＸは、リセット信号ＲＳＴが外部リセット信号ＥＲＳＴであると判断されると、その都度、値がインクリメントされるカウンタである。また、実行カウンタＸは、リセット信号ＲＳＴがパワーオンリセット信号ＰＲＳＴであると判断されると、値が「Ｘ＝１」で初期化される。実行カウンタＸは、たとえば、ＲＡＭ３０３により実現される。

より具体的には、たとえば、まず、選択部６０５が、実行カウンタＸを参照して、前回の動作条件の動作順序Ｘを特定する。つぎに、選択部６０５が、動作順序テーブル４００を参照して、特定された動作順序Ｘのつぎの動作順序（Ｘ＋１）のコードＩＤを特定する。そして、選択部６０５が、動作条件テーブル５００の中から、特定されたコードＩＤの設定条件１〜設定条件４を読み出す。

ただし、特定された動作順序Ｘが「Ｘ＝ｎ」の場合、動作順序Ｘのつぎの動作順序のコードＩＤは存在しない。「ｎ」は、動作順序テーブル４００に記憶されているコードＩＤのトータルコード数である。「ｎ」は、トータルコード数としてＲＯＭ３０２に予め記憶されていてもよく、また、動作順序テーブル４００内のコードＩＤのトータルコード数を選択部６０５が計数することで特定してもよい。

この場合、選択部６０５が、動作順序Ｘと同一の動作順序ＸのコードＩＤの設定条件１〜設定条件４を繰り返し読み出すことにしてもよい。また、先頭の動作条件Ｃ１が、電源投入直後にのみ設定されるような動作条件ではない場合は、選択部６０５が、実行カウンタＸを「Ｘ＝１」で初期化して、先頭のコードＩＤ「Ｃ１」の設定条件１〜設定条件４を読み出すことにしてもよい。

制御部６０６は、選択された動作条件Ｃｉで試験対象回路を動作させる機能を有する。具体的には、たとえば、制御部６０６が、読み出された設定条件１〜設定条件４で試験対象回路を動作させる。試験対象回路となる半導体集積回路２０１内の各構成部（たとえば、各構成部３０２〜３０７）は、読み出された設定条件１〜設定条件４に応じて変化する。

一例として、選択された動作条件Ｃｉが『ＰＬＬ１２逓倍、４８［ＭＨＺ］動作、内部クロック２分周』を表す場合について説明する。この場合、制御部６０６が、クロック制御部３０４のＰＬＬ逓倍制御部３１１に「逓倍率：Ｎ＝１２」を設定し、分周制御部３１２に「分周率：１／Ｍ＝１／２」を設定する。この結果、選択された動作条件Ｃｉで試験対象回路が動作することになる。また、作業者は、たとえば、図２に示したオシロスコープ２０５の測定値を確認するなどして、半導体集積回路２０１内部の所望の箇所のクロック信号の周波数を評価する。

また、つぎの例として、選択された動作条件Ｃｉが『周辺リソースマクロＡ，Ｂの起動設定』を表す場合について説明する。この場合、制御部６０６が、周辺リソースマクロＡ制御部３０５および周辺リソースマクロＢ制御部３０６を制御して、周辺リソースマクロＡ，Ｂの起動設定を行う。この結果、選択された動作条件Ｃｉで試験対象回路が動作することになる。

また、判断部６０２は、リセット信号ＲＳＴを受け付けた場合、動作条件Ｃｉの設定を自動化するためのオート機能が有効となっているか否かを判断することにしてもよい。具体的には、たとえば、判断部６０２が、Ｉ／Ｏポート制御部３０７からポートＰ５の入力信号を読み込む。そして、判断部６０２が、ポートＰ５の入力信号がＨレベルの場合、オート機能が有効となっていると判断する。一方、判断部６０６が、ポートＰ５の入力信号がＬレベルの場合、オート機能が無効となっていると判断する。

なお、オート機能が無効となっている場合、ポートＰ１〜Ｐ４にディップスイッチを実装するなどして、任意の動作条件の設定条件１〜設定条件４を手動で設定することができる。この場合、たとえば、選択部６０５が、バス３００を介して、ポートＰ１〜Ｐ４から設定条件１〜設定条件４を読み込む。そして、制御部６０２が、読み込まれた設定条件１〜設定条件４を試験対象回路に設定して動作させる。これにより、ＲＯＭ３０２に予め保持されていない任意の動作条件を試験対象回路に設定して動作試験を行うことができる。

出力部６０７は、選択された動作条件Ｃｉを識別する識別情報を出力する機能を有する。具体的には、たとえば、ＩＯ入出力制御部３１３が、ポートＰ１の各端子ｐ１〜ｐ８にＨレベルまたはＬレベルの信号を出力することで、ＬＥＤライトＬ１〜Ｌ８を用いて動作条件ＣｉのコードＩＤを提示することにしてもよい。

また、出力部６０７によるコードＩＤの出力は、一定時間Ｔが経過すると停止することにしてもよい。この場合、制御部６０６は、一定時間Ｔ経過後に、選択された動作条件Ｃｉで試験対象回路を動作させることにしてもよい。これにより、コードＩＤを出力する動作が、半導体集積回路２０１の電源電流などに影響を与えることを防ぐことができる。

ここで、一定時間Ｔは、たとえば、予め任意に設定されてＲＯＭ３０２に記憶されている。また、一定時間Ｔの経過は、たとえば、選択部６０５が、動作条件Ｃｉが選択されてからの経過時間を計時して一定時間Ｔが経過すると、制御部６０６および出力部６０７に報知することにしてもよい。出力部６０７の他の出力形式としては、たとえば、ディスプレイ（不図示）への表示やプリンタ（不図示）への印刷出力がある。ここで、図２に示したＬＥＤライトＬ１〜Ｌ８を用いたコードＩＤの出力例について説明する。

図７は、コードＩＤの出力例を示す説明図である。図７において（ｉ）は、コードＩＤが「１」の場合の出力例７１０である。出力例７１０では、ＬＥＤライトＬ１〜Ｌ８のうち、ＬＥＤライトＬ１のみが点灯している。この場合、作業者は、ＬＥＤライトＬ１〜Ｌ８の点灯、非点灯の組み合わせから、コードＩＤ「１」を識別することができる。

図７において（ｉｉ）は、コードＩＤが「９０」の場合の出力例７２０である。出力例７２０では、ＬＥＤライトＬ１〜Ｌ８のうち、ＬＥＤライトＬ２，Ｌ４，Ｌ５，Ｌ７が点灯している。この場合、作業者は、ＬＥＤライトＬ１〜Ｌ８の点灯、非点灯の組み合わせから、コードＩＤ「９０」を識別することができる。

図７において（ｉｉｉ）は、コードＩＤが「２５６」の場合の出力例７３０である。出力例７３０では、すべてのＬＥＤライトＬ１〜Ｌ８が点灯している。この場合、作業者は、ＬＥＤライトＬ１〜Ｌ８の点灯、非点灯の組み合わせから、コードＩＤ「２５６」を識別することができる。

（判断部６０２の具体的な処理内容）
つぎに、複数の記憶領域に特定パターンを書き込む場合の判断部６０２の具体的な処理内容の一例について説明する。まず、書込部６０３は、たとえば、図８に示すパターンテーブル８００を参照して、ＲＡＭ３０３が有する複数の記憶領域を特定する。パターンテーブル８００は、たとえば、ＲＯＭ３０２により実現される。

ここで、パターンテーブル８００の記憶内容について説明する。ただし、以下の説明では、特定パターンの書込先となるＲＡＭ３０３上の複数の記憶領域を「複数の記憶領域Ａ１〜Ａｍ」と表記する。また、複数の記憶領域Ａ１〜Ａｍのうち任意の記憶領域を「記憶領域Ａｊ」と表記する（ｊ＝１，２，…，ｍ）。

図８は、パターンテーブルの記憶内容の一例を示す説明図である。図８において、パターンテーブル８００は、領域ＩＤ、特定パターンおよびチェックフラグのフィールドを有する。各フィールドに情報を設定することで、記憶領域Ａ１〜Ａｍごとの特定パターンがレコードとして記憶されている。

ここで、領域ＩＤとは、記憶領域Ａｊを識別するための識別子である。たとえば、領域ＩＤは、ＲＡＭ３０３上の記憶領域Ａｊのアドレスである。特定パターンとは、ＲＡＭ３０３上の記憶領域Ａｊに書き込まれるデータである。ここでは、特定パターンは、１バイトのビット列である。領域Ａ１を例に挙げると、特定パターンは、１６進数の「Ｆ７」を表す「１１１１０１１１」である。

チェックフラグとは、判定部６０４によって判定された判定結果を示すフラグである。ここでは、チェックフラグが「０」の場合は、記憶領域Ａｊに特定パターンが記憶されていないことを示す。一方、チェックフラグが「１」の場合、記憶領域Ａｊに特定パターンが記憶されていることを示す。チェックフラグは初期状態では「０」である。

判定部６０４は、記憶領域Ａｊごとに、特定パターンが記憶されているか否かを判定する。具体的には、たとえば、まず、判定部６０４が、記憶領域Ａ１からデータを読み出す。つぎに、判定部６０４が、パターンテーブル８００を参照して、記憶領域Ａ１の特定パターン「１１１１０１１１」を特定する。

そして、判定部６０４が、読み出されたデータと記憶領域Ａ１の特定パターン「１１１１０１１１」とを比較して一致した場合に、記憶領域Ａ１に特定パターンが記憶されていると判定する。この場合、判定部６０４が、パターンテーブル８００内の記憶領域Ａ１のチェックフラグを「０」から「１」に変更する。判定部６０４は、たとえば、記憶領域Ａ１〜Ａｍのすべてについて、読み出されたデータと特定パターンとの一致判定を行う。

判断部６０２は、判定された記憶領域Ａｊごとの判定結果に基づいて、リセット信号ＲＳＴがパワーオンリセット信号ＰＲＳＴか否かを判断する。具体的には、たとえば、判断部６０２が、パターンテーブル８００内の記憶領域Ａ１〜Ａｍのチェックフラグを参照する。そして、記憶領域Ａ１〜Ａｍのうち少なくともいずれかの記憶領域Ａｊのチェックフラグが「０」の場合、判断部６０２が、リセット信号ＲＳＴがパワーオンリセット信号ＰＲＳＴであると判断することにしてもよい。

また、瞬時電圧低下などを考慮して、記憶領域Ａ１〜Ａｍのうちチェックフラグが「０」の記憶領域Ａｊの数が所定数αを超えた場合に、判断部６０２が、リセット信号ＲＳＴがパワーオンリセット信号ＰＲＳＴであると判断してもよい。なお、所定数αは、たとえば、領域数：ｍ［個］に応じて予め任意に設定されてＲＯＭ３０２に記憶されている。たとえば、領域数が１０［個］の場合、所定数αは「α＝６」に設定される。

また、上記判定部６０４による判定処理が複数回実行された結果、複数の記憶領域Ａ１〜Ａｍのうち、特定パターンと不一致となる回数が、他の記憶領域に比べて相対的に多くなる記憶領域Ａｊは故障している可能性がある。すなわち、特定パターンと不一致となる回数が相対的に多くなる記憶領域Ａｊは、電力の供給が遮断されて記憶内容が消去されたのではなく、故障のため最初から特定パターンを記憶できていない可能性が高い。このため、半導体集積回路２０１により、特定パターンと不一致となる回数が他の記憶領域に比べて相対的に多くなる記憶領域Ａｊのアドレスなどをアラーム情報として出力することにしてもよい。

（半導体集積回路２０１の動作試験処理手順）
つぎに、実施の形態２にかかる半導体集積回路２０１の動作試験処理手順について説明する。図９は、実施の形態２にかかる半導体集積回路の動作試験処理手順の一例を示すフローチャートである。

図９のフローチャートにおいて、まず、受付部６０１により、試験対象回路を初期化するためのリセット信号ＲＳＴを受け付けたか否かを判断する（ステップＳ９０１）。ここで、受付部６０１により、リセット信号ＲＳＴを受け付けるのを待つ（ステップＳ９０１：Ｎｏ）。そして、受付部６０１により、リセット信号ＲＳＴを受け付けた場合（ステップＳ９０１：Ｙｅｓ）、判断部６０２により、動作条件Ｃｉの設定を自動化するためのオート機能が有効となっているか否かを判断する（ステップＳ９０２）。

ここで、オート機能が有効の場合（ステップＳ９０２：Ｙｅｓ）、判断部６０２により、受け付けたリセット信号ＲＳＴがパワーオンリセット信号ＰＲＳＴか否かを判断する判断処理を実行する（ステップＳ９０３）。このあと、選択部６０５により、判断結果がパワーオンリセット信号ＰＲＳＴか否かを判断する（ステップＳ９０４）。

ここで、判断結果がパワーオンリセット信号ＰＲＳＴの場合（ステップＳ９０４：Ｙｅｓ）、書込部６０３により、パターンテーブル８００を参照して、ＲＡＭ３０３の記憶領域Ａ１〜Ａｍに特定パターンを書き込む（ステップＳ９０５）。そして、選択部６０５により、実行カウンタＸを「Ｘ＝１」で初期化する（ステップＳ９０６）。

つぎに、選択部６０５により、動作順序テーブル４００を参照して、動作順序ＸのコードＩＤを特定する（ステップＳ９０７）。そして、選択部６０５により、動作条件テーブル５００の中から、特定されたコードＩＤの設定条件１〜設定条件４を読み出す（ステップＳ９０８）。

このあと、出力部６０７により、特定されたコードＩＤをポートＰ１から出力する（ステップＳ９０９）。そして、制御部６０６により、一定時間Ｔ経過後、読み出された設定条件１〜設定条件４で試験対象回路を動作させて（ステップＳ９１０）、ステップＳ９０１に戻る。

また、ステップＳ９０４において、判断結果が外部リセット信号ＥＲＳＴの場合（ステップＳ９０４：Ｎｏ）、選択部６０５により、実行カウンタＸの値が「ｎ」となるか否かを判断する（ステップＳ９１１）。なお、「ｎ」は、動作順序テーブル４００に記憶されているコードＩＤのトータルコード数である。

ここで、実行カウンタＸの値が「ｎ」とならない場合（ステップＳ９１１：Ｎｏ）、選択部６０５により、実行カウンタＸの値をインクリメントして（ステップＳ９１２）、ステップＳ９０７に移行する。一方、実行カウンタＸの値が「ｎ」となる場合（ステップＳ９１１：Ｙｅｓ）、ステップＳ９０７に移行する。

また、ステップＳ９０２において、オート機能が無効の場合（ステップＳ９０２：Ｎｏ）、選択部６０５により、ポートＰ１〜Ｐ４から設定条件１〜設定条件４を読み出す（ステップＳ９１３）。そして、制御部６０６により、読み出された設定条件１〜設定条件４で試験対象回路を動作させて（ステップＳ９１０）、ステップＳ９０１に戻る。

これにより、ＲＯＭ３０２に記憶されている複数の動作条件Ｃ１〜Ｃｎの中から、受け付けたリセット信号ＲＳＴの種別に応じた適切な動作条件を選択して試験対象回路の動作試験を行うことができる。

つぎに、図９に示したステップＳ９０３の判断処理の具体的処理手順について説明する。図１０は、ステップＳ９０３の判断処理の具体的処理手順の一例を示すフローチャートである。

図１０のフローチャートにおいて、まず、判定部６０４により、領域ＩＤ「ｊ」を「ｊ＝１」で初期化する（ステップＳ１００１）。そして、判定部６０４により、パターンテーブル８００を参照して、ＲＡＭ３０３の記憶領域Ａｊからデータを読み出す（ステップＳ１００２）。つぎに、判定部６０４により、パターンテーブル８００を参照して、読み出されたデータと記憶領域Ａｊの特定パターンとが一致するか否かを判定する（ステップＳ１００３）。

ここで、特定パターンと一致しない場合（ステップＳ１００３：Ｎｏ）、ステップＳ１００５に移行する。一方、特定パターンと一致する場合（ステップＳ１００３：Ｙｅｓ）、判定部６０４により、パターンテーブル８００内の記憶領域Ａｊのチェックフラグを「０」から「１」に変更する（ステップＳ１００４）。

そして、判定部６０４により、領域ＩＤ「ｊ」をインクリメントして（ステップＳ１００５）、領域ＩＤ「ｊ」が「ｍ」より大きいか否かを判断する（ステップＳ１００６）。ここで、領域ＩＤ「ｊ」が「ｍ」以下の場合（ステップＳ１００６：Ｎｏ）、ステップＳ１００２に戻る。

一方、領域ＩＤ「ｊ」が「ｍ」より大きい場合（ステップＳ１００６：Ｙｅｓ）、判断部６０２により、パターンテーブル８００を参照して、記憶領域Ａ１〜Ａｍのすべてのチェックフラグが「１」となるか否かを判断する（ステップＳ１００７）。

ここで、すべてのチェックフラグが「１」ではない場合（ステップＳ１００７：Ｎｏ）、判断部６０２により、リセット信号ＲＳＴがパワーオンリセット信号ＰＲＳＴであると判断して（ステップＳ１００８）、図９に示したステップＳ９０４に移行する。

一方、すべてのチェックフラグが「１」の場合（ステップＳ１００７：Ｙｅｓ）、判断部６０２により、リセット信号ＲＳＴが外部リセット信号ＥＲＳＴであると判断して（ステップＳ１００９）、図９に示したステップＳ９０４に移行する。

これにより、受け付けたリセット信号ＲＳＴを、パワーオンリセット信号ＰＲＳＴまたは外部リセット信号ＥＲＳＴに区別することができる。

また、図９に示したステップＳ９１１において、実行カウンタＸの値が「ｎ」となる場合（ステップＳ９１１：Ｙｅｓ）、ステップＳ９０６に移行して、実行カウンタＸの値を「Ｘ＝１」で初期化することにしてもよい。これにより、つぎのパワーオンリセット信号ＰＲＳＴが発生するまで、動作条件Ｃ１〜Ｃｎを繰り返し実行させることができる。

以上説明したように、実施の形態２にかかる半導体集積回路２０１によれば、ＲＡＭ３０３の特性を利用して、動作条件Ｃｉの切り替え契機となるリセット信号ＲＳＴの種別を判別することができる。具体的には、半導体集積回路２０１によれば、ＲＡＭ３０３に書き込まれた特定パターンが消去されている場合は、リセット信号ＲＳＴがパワーオンリセット信号ＰＲＳＴであると判別することができる。また、半導体集積回路２０１によれば、ＲＡＭ３０３に書き込まれた特定パターンが消去されていない場合は、リセット信号ＲＳＴが外部リセット信号ＥＲＳＴであると判別することができる。また、半導体集積回路２０１によれば、複数の動作条件Ｃ１〜Ｃｎの中から、リセット信号ＲＳＴの種別に応じた適切な動作条件Ｃｉを選択して試験対象回路の動作試験を行うことができる。

これにより、動作試験における人手による煩わしい作業が不要となり、動作試験における作業者の作業負担の軽減化にともない作業時間の短縮化を図ることができる。また、選択された動作条件は試験対象回路に自動設定されるため、動作条件を手動で入力する場合に比べて人的ミスを防ぐことができ、動作試験の品質を向上させることができる。また、オート機能を有効にして評価ボード２０２を使用する場合、動作条件の設定用のディップスイッチなどが不要となるため、評価ボード２０２上のディップスイッチや抵抗などの部品点数を削減することができる。

また、半導体集積回路２０１によれば、ＲＡＭ３０３上の複数の記憶領域Ａ１〜Ａｍに特定パターンを書き込むことで、何らかの不具合が発生しても、少なくともいずれかの記憶領域Ａｊが正常に動作していればリセット信号ＲＳＴの種別を判別することができる。

また、半導体集積回路２０１によれば、リセット信号ＲＳＴがパワーオンリセット信号ＰＲＳＴの場合は、複数の動作条件Ｃ１〜Ｃｎの中から先頭の動作条件Ｃ１を選択することができる。これにより、たとえば、先頭の動作条件Ｃ１を電源投入直後の動作を評価するための動作条件とすることで、パワーオンリセット信号ＰＲＳＴの発生時に動作条件Ｃ１を確実に設定することができる。また、半導体集積回路２０１によれば、リセット信号ＲＳＴが外部リセット信号ＥＲＳＴの場合は、予め規定された複数の動作条件Ｃ１〜Ｃｎの動作順序にしたがって動作条件Ｃｉを選択することができる。

また、半導体集積回路２０１によれば、ＬＥＤライトＬ１〜Ｌ８などを利用して、選択された動作条件ＣｉのコードＩＤを出力することができる。これにより、現在選択中の動作条件を作業者が識別することができる。

なお、上述した説明では、ＲＡＭ３０３の特性を利用して、リセット信号ＲＳＴの種別を判別することにしたが、半導体集積回路２０１内部にリセット信号ＲＳＴの種別を識別する専用回路を設けることも考えられる。たとえば、リセット制御回路３０９が、パワーオンリセット信号ＰＲＳＴと外部リセット信号ＥＲＳＴとを識別する機能を有し、識別結果をリセット信号ＲＳＴとともにＣＰＵ３０１に出力する。また、パワーオンリセット信号ＰＲＳＴと外部リセット信号ＥＲＳＴをＣＰＵ３０１に直接入力するための個別のリセット端子をＣＰＵ３０１に設けることも考えられる。しかし、リセット制御回路３０９に新たな機能を追加したり、ＣＰＵ３０１のリセット端子を増やすなどの回路変更を行うと、半導体集積回路２０１の部品点数が増加し回路規模の増大化が想定される。

（実施の形態３）
つぎに、実施の形態３にかかる半導体集積回路１１０１について説明する。実施の形態３では、複数の動作条件Ｃ１〜Ｃｎの中から、動作試験を省略したい動作条件Ｃｉを指定することで、以降において動作条件Ｃｉをスキップする手法について説明する。なお、実施の形態１，２で説明した箇所と同様の箇所については、図示および説明を省略する。

図１１は、実施の形態３にかかる半導体集積回路の動作を評価するための試験システムのシステム構成図である。図１１において、試験システム１１００は、半導体集積回路１１０１と、評価ボード２０２と、電源装置２０３と、デジタルマルチメータ２０４と、オシロスコープ２０５と、パーソナル・コンピュータ（以下、「パソコン」という）１１０２と、温度環境試験装置１１０３と、を含む構成である。

試験システム１１００において、パソコン１１０２は、評価ボード２０２のポートＰ１およびリセットボタンＲＢと接続されている。また、パソコン１１０２は、電源装置２０３と、デジタルマルチメータ２０４と、オシロスコープ２０５と、温度環境試験装置１１０３と接続されている。

パソコン１１０２は、ディスプレイ１１１０とキーボード１１１１とマウス１１１２とを有する。パソコン１１０２は、温度環境試験装置１１０３の設定温度を制御する機能を有する。温度環境試験装置１１０３は、所定の温度範囲（たとえば、−４０［℃］〜１２５［℃］）のエアーを半導体集積回路１１０１に吹き付けて、動作試験を行う際の温度環境を調節するための装置である。

また、パソコン１１０２は、評価ボード２０２上のリセットボタンＲＢを制御して、半導体集積回路１１０１に外部リセット信号ＥＲＳＴを入力する機能を有する。また、パソコン１１０２は、電源装置２０３の電源のオン／オフを制御する機能を有する。

試験システム１１００では、パソコン１１０２を利用して電源装置２０３およびリセットボタンＲＢを制御することで、任意の時間間隔でパワーオンリセット信号ＰＲＳＴまたは外部リセット信号ＥＲＳＴを連続的に発生させることにしてもよい。具体的には、たとえば、パソコン１１０２が、パワーオンリセット信号ＰＲＳＴまたは外部リセット信号ＥＲＳＴの入力を任意の時間間隔でタイマ制御する。これにより、作業者がリセットボタンＲＢや電源装置２０３の電源を操作して、半導体集積回路１１０１内部にリセット信号ＲＳＴを発生させる手間を省略することができる。

さらに、試験システム１１００では、パソコン１１０２を利用して温度環境試験装置１１０３によって半導体集積回路１１０１の温度環境が整った場合に、パワーオンリセット信号ＰＲＳＴまたは外部リセット信号ＥＲＳＴを発生させることにしてもよい。これにより、作業者が温度環境の状態を監視することなく、所望の温度環境下での動作試験を行うことができる。なお、パソコン１１０２は、デジタルマルチメータ２０４およびオシロスコープ２０５の測定値を取得してディスプレイ１１１０に表示することにしてもよい。

（半導体集積回路１１０１の機能的構成）
つぎに、実施の形態３にかかる半導体集積回路１１０１の機能的構成について説明する。図１２は、実施の形態３にかかる半導体集積回路の機能的構成を示すブロック図である。図１２において、半導体集積回路１１０１は、受付部６０１と、判断部６０２と、選択部６０５と、制御部６０６と、書込部６０３と、判定部６０４と、出力部６０７と、受付判定部１２０１と、を含む構成である。各機能部（受付部６０１〜受付判定部１２０１）は、たとえば、図３に示したＲＯＭ３０２に記憶された動作試験プログラム３２０をＣＰＵ３０１に実行させることにより、または、Ｉ／Ｏポート制御部３０７により、その機能を実現する。

まず、出力部６０７は、選択された動作条件Ｃｉでの試験対象回路の動作に先立って、動作条件Ｃｉを識別するための識別情報を出力する。具体的には、たとえば、Ｉ／Ｏポート制御部３０７が、ポートＰ１を介して、パソコン１１０２のディスプレイ１１１０に動作条件ＣｉのコードＩＤを表示する。ここで、ディスプレイ１１１０の画面例について説明する。

図１３は、パソコンのディスプレイの画面例を示す説明図である。図１３において、表示画面１３００は、ディスプレイ１１１０に表示されるコードＩＤの画面例である。具体的には、表示画面１３００には、現在選択されている動作条件Ｃ３のコードＩＤおよび実行回数が表示されている。実行回数は、動作条件Ｃ３で試験対象回路を動作させた回数（２５［回］）である。なお、実行回数は、たとえば、パソコン１１０２において、コードＩＤの出力回数をカウントすることで計測することができる。

ここで、作業者は、動作条件Ｃ３での動作試験を省略したい場合、パソコン１１０２のキーボード１１１１やマウス１１１２を操作して、スキップボタンＳＢをクリックする。この結果、たとえば、パソコン１１０２によりリセットボタンＲＢが制御され、外部リセット信号ＥＲＳＴが半導体集積回路１１０１に入力される。

なお、スキップボタンＳＢをクリックする代わりに、評価ボード２０２上のリセットボタンＲＢを作業者が押下することで、半導体集積回路１１０１に外部リセット信号ＥＲＳＴを入力することにしてもよい。また、表示画面１３００は、たとえば、出力部６０７によるコードＩＤの出力中のみ表示される。

図１２の説明に戻り、受付判定部１２０１は、動作条件ＣｉのコードＩＤの出力中に、受付部６０１によってリセット信号ＲＳＴを受け付けたか否かを判定する機能を有する。具体的には、たとえば、図１３に示した表示画面１３００の表示中にスキップボタンＳＢがクリックされると、受付部６０１が、リセット信号ＲＳＴを受け付けることになる。

受付判定部１２０１によって判定された判定結果は、たとえば、図１４に示すスキップコードテーブル１４００を用いて管理される。ここで、スキップコードテーブル１４００の記憶内容について説明する。スキップコードテーブル１４００は、たとえば、図３に示したＲＯＭ３０２（書き換え可能な不揮発性メモリのＦＬＡＳＨ−ＲＯＭなど）により実現される。

図１４は、スキップコードテーブルの記憶内容の一例を示す説明図である。図１４において、スキップコードテーブル１４００は、コードＩＤごとのスキップフラグを記憶している。コードＩＤは、動作条件Ｃｉを識別するための識別子である。スキップフラグは、動作試験を行うか否かを示すフラグである。ここでは、スキップフラグが「１」の場合、動作試験を行うことを示す。一方、スキップフラグが「０」の場合、動作試験を行わないことを示す。スキップフラグは初期状態では「１」である。

また、制御部６０６は、受付判定部１２０１によってリセット信号ＲＳＴを受け付けていないと判定された場合、動作条件Ｃｉで試験対象回路を動作させる。一方、制御部６０６は、リセット信号ＲＳＴを受け付けたと判定された場合、動作条件Ｃｉで試験対象回路を動作させない。

また、選択部６０５は、受付判定部１２０１によって判定された判定結果に基づいて、複数の動作条件Ｃ１〜Ｃｎの中から動作条件Ｃｉを選択することにしてもよい。具体的には、たとえば、選択部６０５が、スキップコードテーブル１４００を参照して、動作条件Ｃｉのスキップフラグが「１」の場合、動作条件Ｃｉを選択する。一方、動作条件Ｃｉのスキップフラグが「０」の場合は、選択部６０５が、動作条件Ｃｉを選択しない。

（半導体集積回路１１０１の動作試験処理手順）
つぎに、実施の形態３にかかる半導体集積回路１１０１の動作試験処理手順について説明する。図１５および図１６は、実施の形態３にかかる半導体集積回路の動作試験処理手順の一例を示すフローチャートである。

図１５のフローチャートにおいて、まず、受付部６０１により、試験対象回路を初期化するためのリセット信号ＲＳＴを受け付けたか否かを判断する（ステップＳ１５０１）。ここで、受付部６０１により、リセット信号ＲＳＴを受け付けるのを待つ（ステップＳ１５０１：Ｎｏ）。

そして、受付部６０１により、リセット信号ＲＳＴを受け付けた場合（ステップＳ１５０１：Ｙｅｓ）、判断部６０２により、動作条件Ｃｉの設定を自動化するためのオート機能が有効となっているか否かを判断する（ステップＳ１５０２）。つぎに、オート機能が有効の場合（ステップＳ１５０２：Ｙｅｓ）、受付判定部１２０１により、オート機能の初回（初期化）か否かを判定する（ステップＳ１５０３）。

ここで、ステップＳ１５０２およびステップＳ１５０３のオート機能の判定例について説明する。図１６は、オート機能の判定例を示す説明図である。図１６において、ケース１〜３ごとに、図１１に示したポートＰ５からの入力信号の信号レベルが示されている。図１６中、点線の区間は、ステップＳ１５０１でリセット信号ＲＳＴを受け付けてからの一定期間Ｚの時間の経過を表している。

ケース１では、ステップＳ１５０１でリセット信号ＲＳＴを受け付けてからの一定期間Ｚ中、ポートＰ５からの入力信号の信号レベルはＬレベルのままである。この場合、ステップＳ１５０２において、判断部６０２は、動作条件Ｃｉの設定を自動化するためのオート機能が無効となっていると判断する。なお、一定期間Ｚは、たとえば、予め任意に設定されてＲＯＭ３０２に記憶されている。

ケース２では、リセット信号ＲＳＴを受け付けてから一定期間Ｚ中に、ポートＰ５からの入力信号の信号レベルがＬレベルからＨレベルに変化している。この場合、ステップＳ１５０２において、判断部６０２は、動作条件Ｃｉの設定を自動化するためのオート機能が有効となっていると判断する。また、ステップＳ１５０３において、受付判定部１２０１は、オート機能の初回（初期化）であると判定する。すなわち、受付判定部１２０１は、一定期間Ｚ中に信号レベルがＬレベルからＨレベルに変化したため、一定期間Ｚの途中に作業者がディップスイッチＤをオンにしてオート機能を有効にしたと判定する。

ケース３では、リセット信号ＲＳＴを受け付けてからの一定期間Ｚ中、ポートＰ５からの入力信号の信号レベルはＨレベルのままである。この場合、ステップＳ１５０２において、判断部６０２は、動作条件Ｃｉの設定を自動化するためのオート機能が有効となっていると判断する。また、ステップＳ１５０３において、受付判定部１２０１は、オート機能の初回（初期化）ではないと判定する。すなわち、受付判定部１２０１は、一定期間Ｚ中は常に信号レベルがＨレベルのため、オート機能を有効にする作業は以前に行われており、オート機能の２回目以降であると判定する。

図１５の説明に戻り、ステップＳ１５０３において、オート機能の初回（初期化）ではない場合（ステップＳ１５０３：Ｎｏ）、ステップＳ１５０５に移行する。一方、オート機能の初回（初期化）の場合（ステップＳ１５０３：Ｙｅｓ）、受付判定部１２０１により、スキップコードテーブル１４００を初期化する（ステップＳ１５０４）。

このあと、判断部６０２により、受け付けたリセット信号ＲＳＴがパワーオンリセット信号ＰＲＳＴか否かを判断する判断処理を実行する（ステップＳ１５０５）。そして、選択部６０５により、判断結果がパワーオンリセット信号ＰＲＳＴか否かを判断する（ステップＳ１５０６）。

ここで、判断結果がパワーオンリセット信号ＰＲＳＴの場合（ステップＳ１５０６：Ｙｅｓ）、書込部６０３により、パターンテーブル８００を参照して、ＲＡＭ３０３の記憶領域Ａ１〜Ａｍに特定パターンを書き込む（ステップＳ１５０７）。そして、選択部６０５により、実行カウンタＸを「Ｘ＝１」で初期化する（ステップＳ１５０８）。

つぎに、選択部６０５により、動作順序テーブル４００を参照して、動作順序ＸのコードＩＤを特定する（ステップＳ１５０９）。そして、選択部６０５により、スキップコードテーブル１４００を参照して、特定されたコードＩＤのスキップフラグが「０」となっているか否かを判断する（ステップＳ１５１０）。

ここで、特定されたコードＩＤのスキップフラグが「０」の場合（ステップＳ１５１０：Ｙｅｓ）、ステップＳ１５１１に移行する。一方、特定されたコードＩＤのスキップフラグが「１」の場合（ステップＳ１５１０：Ｎｏ）、図１７に示すステップＳ１７０１に移行する。

また、ステップＳ１５０７において、判断結果が外部リセット信号ＥＲＳＴの場合（ステップＳ１５０６：Ｎｏ）、選択部６０５により、実行カウンタＸの値が「ｎ」となるか否かを判断する（ステップＳ１５１１）。なお、「ｎ」は、動作順序テーブル４００に記憶されているコードＩＤのトータルコード数である。

ここで、実行カウンタＸの値が「ｎ」とならない場合（ステップＳ１５１１：Ｎｏ）、選択部６０５により、実行カウンタＸの値をインクリメントして（ステップＳ１５１２）、ステップＳ１５０９に移行する。一方、実行カウンタＸの値が「ｎ」となる場合（ステップＳ１５１１：Ｙｅｓ）、ステップＳ１５０８に移行する。また、ステップＳ１５０２において、オート機能が無効の場合（ステップＳ１５０２：Ｎｏ）、図１７に示すステップＳ１７０８に移行する。

図１７のフローチャートにおいて、まず、選択部６０５により、動作条件テーブル５００の中から、ステップＳ１５１０において特定されたコードＩＤの設定条件１〜設定条件４を読み出す（ステップＳ１７０１）。そして、受付判定部１２０１により、スキップコードテーブル１４００内の特定されたコードＩＤのスキップフラグを「１」から「０」に変更する（ステップＳ１７０２）。

このあと、出力部６０７により、特定されたコードＩＤをポートＰ１から出力する（ステップＳ１７０３）。この結果、たとえば、パソコン１１０２のディスプレイ１１１０に特定されたコードＩＤが表示される（たとえば、表示画面１３００）。つぎに、受付判定部１２０１により、コードＩＤの出力中にリセット信号ＲＳＴを受け付けたか否かを判定する（ステップＳ１７０４）。

ここで、リセット信号ＲＳＴを受け付けた場合（ステップＳ１７０４：Ｙｅｓ）、図１５に示したステップＳ１５０２に戻る。一方、リセット信号ＲＳＴを受け付けていない場合（ステップＳ１７０４：Ｎｏ）、受付判定部１２０１により、コードＩＤを出力してから一定時間Ｔ経過したか否かを判断する（ステップＳ１７０５）。

ここで、一定時間Ｔ経過していない場合（ステップＳ１７０５：Ｎｏ）、ステップＳ１７０４に戻る。一方、一定時間Ｔ経過した場合（ステップＳ１７０５：Ｙｅｓ）、受付判定部１２０１により、スキップコードテーブル１４００内の特定されたコードＩＤのスキップフラグを「０」から「１」に変更する（ステップＳ１７０６）。

そして、制御部６０６により、読み出された設定条件１〜設定条件４で試験対象回路を動作させて（ステップＳ１７０７）、図１５に示したステップＳ１５０１に戻る。また、ステップＳ１７０８において、選択部６０５により、ポートＰ１〜Ｐ４から設定条件１〜設定条件４を読み出す（ステップＳ１７０８）。そして、制御部６０６により、読み出された設定条件１〜設定条件４で試験対象回路を動作させて（ステップＳ１７０７）、ステップＳ１５０１に戻る。

これにより、選択された動作条件ＣｉのコードＩＤの出力中にリセット信号ＲＳＴを受け付けた場合、動作条件Ｃｉの動作試験をスキップすることができる。なお、ステップＳ１５０５の判断処理は、図１０に示した判断処理の具体的処理手順と同様のため、ここでは説明を省略する。

以上説明したように、実施の形態３にかかる半導体集積回路１１０１によれば、選択された動作条件Ｃｉでの試験対象回路の動作に先立って、動作条件ＣｉのコードＩＤをパソコン１１０２のディスプレイ１１１０などに出力することができる。また、半導体集積回路１１０１によれば、動作条件ＣｉのコードＩＤの出力中にリセット信号ＲＳＴを受け付けた場合、動作条件Ｃｉの動作試験をスキップすることができる。これにより、評価が終了した動作条件Ｃｉなどの動作試験を省略することができ、半導体集積回路１１０１の動作試験の効率化を図ることができる。

また、半導体集積回路１１０１によれば、動作条件ＣｉのコードＩＤの出力中にリセット信号ＲＳＴを受け付けたコードＩＤをスキップ対象の動作条件として管理しておくことで、以降において、動作条件Ｃｉの動作試験を継続してスキップすることができる。

なお、本実施の形態で説明した動作試験方法は、予め用意されたプログラムをパーソナル・コンピュータやワークステーション等のコンピュータで実行することにより実現することができる。本動作試験プログラムは、ハードディスク、フレキシブルディスク、ＣＤ−ＲＯＭ、ＭＯ、ＤＶＤ等のコンピュータで読み取り可能な記録媒体に記録され、コンピュータによって記録媒体から読み出されることによって実行される。また本動作試験プログラムは、インターネット等のネットワークを介して配布してもよい。

また、本実施の形態で説明した半導体集積回路１００，２０１，１１０１は、スタンダードセルやストラクチャードＡＳＩＣ（Ａｐｐｌｉｃａｔｉｏｎ Ｓｐｅｃｉｆｉｃ Ｉｎｔｅｇｒａｔｅｄ Ｃｉｒｃｕｉｔ）などの特定用途向けＩＣ（以下、単に「ＡＳＩＣ」という）やＦＰＧＡなどのＰＬＤ（Ｐｒｏｇｒａｍｍａｂｌｅ Ｌｏｇｉｃ Ｄｅｖｉｃｅ）によっても実現することができる。具体的には、たとえば、上述した半導体集積回路１００，２０１，１１０１の機能をＨＤＬ記述によって機能定義し、そのＨＤＬ記述を論理合成してＡＳＩＣやＰＬＤに与えることにより、半導体集積回路１００，２０１，１１０１を製造することができる。

上述した実施の形態に関し、さらに以下の付記を開示する。

（付記１）試験対象回路と、
前記試験対象回路を動作させるための複数の動作条件を記憶する第１の記憶手段と、
電源からの電力の供給が遮断されると記憶内容が消去される特性を有する第２の記憶手段と、
前記試験対象回路を初期化するためのリセット信号を受け付ける受付手段と、
前記第２の記憶手段の記憶内容に基づいて、前記受付手段によって受け付けた前記リセット信号が、前記電源の投入動作に起因して発生したものか否かを判断する判断手段と、
前記判断手段の判断結果に基づいて、前記第１の記憶手段に記憶されている前記複数の動作条件の中から、前記試験対象回路を動作させるための第１動作条件を選択する選択手段と、
前記選択手段によって選択された前記第１動作条件で前記試験対象回路を動作させる制御手段と、
を備えることを特徴とする半導体集積回路。

（付記２）前記第２の記憶手段にデータを書き込む書込手段と、
前記書込手段によって書き込まれた前記データが、前記第２の記憶手段に記憶されているか否かを判定する判定手段と、をさらに備え、
前記判断手段は、
前記判定手段によって、前記データが前記第２の記憶手段に記憶されていないと判定された場合、前記リセット信号が前記電源の投入動作に起因して発生したと判断し、
前記選択手段は、
前記判断手段によって、前記リセット信号が前記電源の投入動作に起因して発生したと判断された場合、前記複数の動作条件の中から前記第１動作条件を選択し、
前記書込手段は、
前記判断手段によって、前記リセット信号が前記電源の投入動作に起因して発生したと判断された場合、前記第２の記憶手段に前記データを書き込むことを特徴とする付記１に記載の半導体集積回路。

（付記３）前記判断手段は、
前記判定手段によって、前記データが前記第２の記憶手段に記憶されていると判定された場合、前記リセット信号が前記電源の投入動作に起因して発生したものではないと判断し、
前記選択手段は、
前記判断手段によって、前記リセット信号が前記電源の投入動作に起因して発生したものではないと判断された場合、前記複数の動作条件の中から前記第１動作条件とは異なる第２動作条件を選択することを特徴とする付記１または２に記載の半導体集積回路。

（付記４）前記書込手段は、
前記第２の記憶手段が有する複数の記憶領域に前記データを書き込み、
前記判定手段は、
前記第２の記憶手段が有する記憶領域ごとに、当該記憶領域に前記データが記憶されているか否かを判定し、
前記判断手段は、
前記判定手段によって判定された前記記憶領域ごとの判定結果に基づいて、前記リセット信号が前記電源の投入動作に起因して発生したものか否かを判断することを特徴とする付記２または３に記載の半導体集積回路。

（付記５）前記判断手段は、
前記判定手段によって前記複数の記憶領域のうち少なくともいずれかの記憶領域に前記データが記憶されていないと判定された場合、前記リセット信号が前記電源の投入動作に起因して発生したと判断することを特徴とする付記４に記載の半導体集積回路。

（付記６）前記選択手段は、
前記判断手段によって、前記リセット信号が前記電源の投入動作に起因して発生したと判断された場合、前記複数の動作条件の所定の動作順序に基づいて、前記複数の動作条件の中から先頭の動作条件を選択することを特徴とする付記２〜５のいずれか一つに記載の半導体集積回路。

（付記７）前記選択手段は、
前記判断手段によって、前記リセット信号が前記電源の投入動作に起因して発生したものではないと判断された場合、前記リセット信号を前記受付手段が受け付ける前に選択された前回の動作条件の動作順序に基づいて、前記複数の動作条件の中から前記試験対象回路を動作させるための動作条件を選択することを特徴とする付記６に記載の半導体集積回路。

（付記８）前記選択手段によって選択された動作条件を識別するための識別情報を出力する出力手段をさらに備えることを特徴とする付記１〜７のいずれか一つに記載の半導体集積回路。

（付記９）前記出力手段は、
前記選択手段によって選択された動作条件での前記試験対象回路の動作に先立って、当該動作条件を識別するための識別情報を出力することを特徴とする付記８に記載の半導体集積回路。

（付記１０）前記出力手段によって前記動作条件を識別するための識別情報の出力中に、前記受付手段によって前記リセット信号を受け付けたか否かを判定する受付判定手段をさらに備え、
前記制御手段は、
前記受付判定手段によって前記リセット信号を受け付けていないと判定された場合、前記動作条件で前記試験対象回路を動作させることを特徴とする付記９に記載の半導体集積回路。

（付記１１）前記選択手段は、
前記受付判定手段によって判定された判定結果に基づいて、前記複数の動作条件の中から、前記試験対象回路を動作させるための動作条件を選択することを特徴とする付記１０に記載の半導体集積回路。

（付記１２）第１の記憶手段と、電源からの電力の供給が遮断されると記憶内容が消去される特性を有する第２の記憶手段を備えるコンピュータが、
試験対象回路を初期化するためのリセット信号を受け付ける受付工程と、
前記第２の記憶手段の記憶内容に基づいて、前記受付工程によって受け付けた前記リセット信号が、前記電源の投入動作に起因して発生したものか否かを判断する判断工程と、
前記判断工程での判断結果に基づいて、前記第１の記憶手段に記憶されている前記試験対象回路を動作させるための複数の動作条件の中から、前記試験対象回路を動作させるための第１動作条件を選択する選択工程と、
前記選択工程によって選択された前記第１動作条件で前記試験対象回路を動作させる制御工程と、
を実行することを特徴とする動作試験方法。

（付記１３）第１の記憶手段と、電源からの電力の供給が遮断されると記憶内容が消去される特性を有する第２の記憶手段を備えるコンピュータを、
試験対象回路を初期化するためのリセット信号を受け付ける受付手段、
前記第２の記憶手段の記憶内容に基づいて、前記受付手段によって受け付けた前記リセット信号が、前記電源の投入動作に起因して発生したものか否かを判断する判断手段、
前記判断手段での判断結果に基づいて、前記第１の記憶手段に記憶されている前記試験対象回路を動作させるための複数の動作条件の中から、前記試験対象回路を動作させるための第１動作条件を選択する選択手段、
前記選択手段によって選択された前記第１動作条件で前記試験対象回路を動作させる制御手段、
として機能させることを特徴とする動作試験プログラム。

（付記１４）半導体集積回路と、当該半導体集積回路を実装する基板と、前記基板に電力を供給する電源装置と、を備える動作試験システムであって、
前記半導体集積回路は、
試験対象回路を動作させるための複数の動作条件を記憶する第１の記憶手段と、
前記電源装置からの電力の供給が遮断されると記憶内容が消去される特性を有する第２の記憶手段と、
前記試験対象回路を初期化するためのリセット信号を受け付ける受付手段と、
前記第２の記憶手段の記憶内容に基づいて、前記受付手段によって受け付けたリセット信号が、前記電源の投入動作に起因して発生したものか否かを判断する判断手段と、
前記判断手段によって判断された判断結果に基づいて、前記第１の記憶手段に記憶されている複数の動作条件の中から、前記試験対象回路を動作させるための第１動作条件を選択する選択手段と、
前記選択手段によって選択された前記第１動作条件で前記試験対象回路を動作させる制御手段と、
を備えることを特徴とする動作試験システム。

１００，２０１，１１０１ 半導体集積回路
１０１，３０１ ＣＰＵ
１０２ 試験対象回路
１０３ 第１の記憶部
１０４ 第２の記憶部
１０５，３０８ パワーオンリセット回路
１０６，３０９ リセット制御回路
２０２ 評価ボード
３０２ ＲＯＭ
３０３ ＲＡＭ
６０１ 受付部
６０２ 判断部
６０３ 書込部
６０４ 判定部
６０５ 選択部
６０６ 制御部
６０７ 出力部
１２０１ 受付判定部

Claims (7)

1. 試験対象回路と、
   前記試験対象回路を動作させるための複数の動作条件を記憶する第１の記憶手段と、
   電源からの電力の供給が遮断されると記憶内容が消去される特性を有する第２の記憶手段と、
   前記試験対象回路を初期化するためのリセット信号を受け付ける受付手段と、
   前記第２の記憶手段の記憶内容に基づいて、前記受付手段によって受け付けた前記リセット信号が、前記電源の投入動作に起因して発生したものか否かを判断する判断手段と、
   前記判断手段の判断結果に基づいて、前記第１の記憶手段に記憶されている前記複数の動作条件の中から、前記試験対象回路を動作させるための第１動作条件を選択する選択手段と、
   前記選択手段によって選択された前記第１動作条件で前記試験対象回路を動作させる制御手段と、
   を備えることを特徴とする半導体集積回路。
2. 前記第２の記憶手段にデータを書き込む書込手段と、
   前記書込手段によって書き込まれた前記データが、前記第２の記憶手段に記憶されているか否かを判定する判定手段と、をさらに備え、
   前記判断手段は、
   前記判定手段によって、前記データが前記第２の記憶手段に記憶されていないと判定された場合、前記リセット信号が前記電源の投入動作に起因して発生したと判断し、
   前記選択手段は、
   前記判断手段によって、前記リセット信号が前記電源の投入動作に起因して発生したと判断された場合、前記複数の動作条件の中から前記第１動作条件を選択し、
   前記書込手段は、
   前記判断手段によって、前記リセット信号が前記電源の投入動作に起因して発生したと判断された場合、前記第２の記憶手段に前記データを書き込むことを特徴とする請求項１に記載の半導体集積回路。
3. 前記判断手段は、
   前記判定手段によって、前記データが前記第２の記憶手段に記憶されていると判定された場合、前記リセット信号が前記電源の投入動作に起因して発生したものではないと判断し、
   前記選択手段は、
   前記判断手段によって、前記リセット信号が前記電源の投入動作に起因して発生したものではないと判断された場合、前記複数の動作条件の中から前記第１動作条件とは異なる第２動作条件を選択することを特徴とする請求項１または２に記載の半導体集積回路。
4. 前記選択手段は、
   前記判断手段によって、前記リセット信号が前記電源の投入動作に起因して発生したと判断された場合、前記複数の動作条件の所定の動作順序に基づいて、前記複数の動作条件の中から先頭の動作条件を選択することを特徴とする請求項１〜３のいずれか一つに記載の半導体集積回路。
5. 前記選択手段は、
   前記判断手段によって、前記リセット信号が前記電源の投入動作に起因して発生したものではないと判断された場合、前記リセット信号を前記受付手段が受け付ける前に選択された前回の動作条件の動作順序に基づいて、前記複数の動作条件の中から前記試験対象回路を動作させるための動作条件を選択することを特徴とする請求項４に記載の半導体集積回路。
6. 第１の記憶手段と、電源からの電力の供給が遮断されると記憶内容が消去される特性を有する第２の記憶手段を備えるコンピュータが、
   試験対象回路を初期化するためのリセット信号を受け付ける受付工程と、
   前記第２の記憶手段の記憶内容に基づいて、前記受付工程によって受け付けた前記リセット信号が、前記電源の投入動作に起因して発生したか否かを判断する判断工程と、
   前記判断工程での判断結果に基づいて、前記第１の記憶手段に記憶されている前記試験対象回路を動作させるための複数の動作条件の中から、前記試験対象回路を動作させるための第１動作条件を選択する選択工程と、
   前記選択工程によって選択された前記第１動作条件で前記試験対象回路を動作させる制御工程と、
   を実行することを特徴とする動作試験方法。
7. 試験対象回路と、制御回路と、不揮発性の第１の記憶手段と、揮発性の第２の記憶手段とを備える半導体装置の動作試験方法において、
   前記制御回路が、前記試験対象回路を初期化するためのリセット信号を受信する受信工程と、
   前記制御回路が、前記第２の記憶手段に所定コードが記憶されているか否かに基づいて、前記リセット信号が前記電源の投入動作に起因して発生したか否かを判断する判断工程と、
   前記制御回路が、前記判断工程での判断結果に基づいて、前記第１の記憶手段に記憶されている前記試験対象回路を動作させるための動作条件を設定する工程と、
   前記制御回路が、前記動作条件に基づいて前記試験対象回路を動作させる、
   ことを特徴とする動作試験方法。

Images