JPH06274366A

JPH06274366A - 半導体集積回路装置

Info

Publication number: JPH06274366A
Application number: JP2404413A
Authority: JP
Inventors: Toshio Kano; 敏夫鹿野
Original assignee: Fujitsu Ltd
Current assignee: Fujitsu Ltd
Priority date: 1990-12-20
Filing date: 1990-12-20
Publication date: 1994-09-30

Abstract

(57)【要約】（修正有）【目的】本発明は、電気的に書込み可能で、書込み後は
消去不可能となるような不揮発性メモリに関し、不揮発
性メモリのオン・オフの状態に基づいて機能を変える回
路が正常に動作するか否かを、不揮発性メモリへの書込
みをせずに実現して試験できるようにすることを目的と
する。【構成】制御データを記憶する不発性メモリ・セルと、
制御データに基づいて動作モードが切り換えられる回路
と、テスト時に制御データにかかわらず動作モードの切
り換えを指示する制御回路とを具備するものである。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、電気的に書込み可能な
不揮発性メモリを利用し、一度の書込んだ後は書込み不
可能となる半導体集積回路装置に関する。

【０００２】近年、半導体集積回路装置、例えば、不揮
発性メモリ（ＲＯＭ）を内蔵する１チップマイコンで
は、ユーザが記憶させたい情報、即ちマイコン制御のた
めのプログラムをＲＯＭに記憶させることが行われてい
る。開発期間が長期のときは、ピギーパックと称される
開発用ＩＣを利用して、ユーザの希望通りの１チップマ
イコンの開発をしている。ピギーパックは、１チップ内
にあるＲＯＭの代わりに、パッケージ外部に着脱可能に
設けられたＥＰＲＯＭ・ＩＣの記憶情報を用い、何度も
書き換えることで１チップ内ＲＯＭに記憶すべきユーザ
ーの記憶情報を１チップマイコンが正常に動作するよう
にできるものである。その後、ＥＰＲＯＭ内に記憶され
たユーザーの記憶情報は、大量生産段階において、１チ
ップ内のＲＯＭにマスクＲＯＭ等の手法で移され、１チ
ップマイコンとして生産される。

【０００３】一方、１チップマイコンＩＣの短納期開
発、少量多品種では、上述のようなピギーパックの作成
をせずに期間を短縮したり、ピギーパック作成コストを
無くす、また大量生産品と同じパッケージサイズで済む
等の理由で、１チップ内のＲＯＭを紫外線消去型の書込
み可能な不揮発性メモリや、一度データを書込んだ後は
書込み不可能となる不揮発性メモリ（ワン・タイム・Ｐ
ＲＯＭ）を利用するようになってきた。

【０００４】更に、書込み可能な不揮発性メモリは、Ｒ
ＯＭ内に記憶されるプログラムの記憶のためだけでな
く、入力、出力ポートの端子の状態（プルアップ、プル
ダウン）の制御や、タイマの各種周波数をもつクロック
の選択等を行うオプションとして使用されるようになっ
てきた。ユーザが自由な選択を行いたいという要求か
ら、オプションについてもプログラムＲＯＭと同様にＥ
ＰＲＯＭ、ワン・タイム・ＰＲＯＭを使用し、外部から
の設定を可能にする対応も進められている。

【０００５】しかし、この種の１チップマイコンの開発
では、製造者側は製造したＩＣの信頼性を保つために、
ＲＯＭに記憶されたユーザの記憶情報に基づいて１チッ
プマイコンが正常に動作するか否か、オプション選択が
正常か否かを試験、検査することが必要である。

【０００６】

【従来の技術】従来、１チップマイコンとして、例え
ば、ユーザプログラム記憶用のＲＯＭやオプションの設
定等をするものに、ＥＰＲＯＭを使用したものがある。
この種の１チップマイコンの試験、検査は、ＥＰＲＯＭ
が所定の状態となるようにデータを書込み、そして、Ｅ
ＰＲＯＭの記憶情報に基づいてオプション回路が正常に
機能するか否かを試験した後、紫外線を照射してＥＰＲ
ＯＭの情報を消去して出荷していた。

【０００７】一方、上述のＥＰＲＯＭを使用した１チッ
プマイコンを消去窓のないパッケージ内に搭載して組み
立て、ＥＰＲＯＭにデータを一度書込んだ後は消去不可
能となるワン・タイム・ＰＲＯＭとして使用することが
ある。この場合、ＥＰＲＯＭが書込み状態か、未書込み
状態かの何れかにより、オプション回路の機能変更を行
っている。

【０００８】図２に、従来のワン・タイム・ＰＲＯＭを
使用したオプション回路例を示す。端子（パッド）１１
は、内部回路８からの出力信号を出力バッファ９を介し
て受け、チップ７外に伝えるものである。

【０００９】オプション回路４は、プルアップ抵抗ｒと
トランジスタＴＲとで形成され、出力バッファ９の出力
がハイインピーダンス状態となるのを防止するために、
端子１１の電位をＶＣＣレベル（５Ｖ）にプルアップす
るものである。トランジスタＴＲはそのオン・オフでプ
ルアップの要、不要を制御する。

【００１０】書込み、消去可能な不揮発性メモリ１はト
ランジスタＴＲのオン・オフを制御する。不揮発性メモ
リ１はＥＰＲＯＭ、例えばＦＡＭＯＳ（ｆｌｏａｔｉ
ｎｇｇａｔｅａｖａｌａｎｃｈｅｉｎｊｅｃｔｉｏ
ｎＭＯＳ）、ＥＡＲＯＭからなる。コントロールゲー
トへの入力信号には、書込み時以外はＶＣＣレベルの電
圧が電圧変換回路５から常に与えられている。

【００１１】センスアンプ２、電圧変換回路５、制御回
路６は、データ書込み時における不揮発性メモリ１の制
御をするものである。具体的には、制御回路６は、不揮
発性メモリ１へのデータの書込み時には、書込み信号Ｗ
をＶＣＣレベル、動作許可信号ＡをＶＣＣレベル、読出
し信号ＲをＧＮＤレベル（０Ｖ）とし、ＣＰＵ又はチッ
プ７外部から入力されるデータＤ（ＧＮＤ〜ＶＣＣレベ
ル）を高電圧のＶＤＤレベル（１２．５Ｖ）に変換して
接続点Ｘに出力する。読出し時には書込み信号ＷをＧＮ
Ｄレベル、動作許可信号ＡをＶＣＣレベル、読出し信号
ＲをＶＣＣレベルとし、不揮発性メモリ１の状態をＣＰ
Ｕ又はチップ外部へ伝達する。

【００１２】センスアンプ２は、不揮発性メモリ１への
データ書込み時には、動作許可信号ＢをＧＮＤレベルと
し、接続点ＸとトランジスタＴＲのゲート間とを電気的
に遮断し、トランジスタＴＲのゲートをＧＮＤレベルに
する。読出し時には、動作許可信号ＢをＶＣＣレベルと
し、不揮発性メモリ１の状態で決定される接続点Ｘの電
位レベルを増幅してトランジスタＴＲのゲートに与え
る。

【００１３】電圧変換回路５は、不揮発性メモリ１への
書込み時は、指示信号Ｃ（ＶＤＤレベル）に基づいて、
入力信号Ｉ（ＶＣＣレベル）をＶＤＤレベル（１２．５
Ｖ）に電圧変換してコントロールゲートに与える。読出
し時は、ＶＣＣレベルの入力信号Ｉを常にコントロール
ゲートに与える。

【００１４】

【発明が解決しようとする課題】図２のように、ＥＰＲ
ＯＭを使用した１チップマイコンを消去窓のないパッケ
ージ内に搭載して組み立ててワン・タイム・ＰＲＯＭと
して使用する場合、ＥＰＲＯＭの記憶情報に基づいてオ
プション回路が正常に機能するか否かを試験する際、従
来の如く不揮発性メモリ１にデータを書込んだ状態で試
験、検査をし、その後紫外線を照射してＥＰＲＯＭの情
報を消去することはできない。即ち、不揮発性メモリ
は、一旦データを書込むと消去不可能であるため、１チ
ップマイコンの試験、検査のためにデータを書き込んで
しまうと、ＩＣを出荷した後にユーザによる書込みが不
可能となるからである。よって、上述のようなＥＰＲＯ
Ｍをワン・タイム・ＰＲＯＭとして使用するＩＣの試
験、検査は行っていなかった。このため、ＩＣ製造者側
は、ＩＣとして１チップマイコンを搭載して組み立てた
後はオプション回路等に不良箇所があっても検出するこ
とができず、ＩＣの信頼性が補償できない状態でユーザ
に対してＩＣを供給せざるをえなかった。

【００１５】本発明では、書込み可能な不揮発性メモリ
をワン・タイム・ＰＲＯＭとして使用したとき、その不
揮発性メモリのオン・オフの状態に基づいて機能を変え
る回路が正常に動作するか否かを、テスト用信号で不揮
発性メモリのゲート信号を制御することにより不揮発性
メモリへ書き込を行った状態を書込みせずに再現して試
験できるようにすることを目的とする。

【００１６】

【課題を解決するための手段】本発明は、制御データを
記憶する不発性メモリ・セルと、制御データに基づいて
動作モードが切り換えられる回路と、テスト時に制御デ
ータにかかわらず動作モードの切り換えを指示する制御
回路とを具備するものである。

【００１７】

【作用】本発明は、不揮発性メモリ・セルが、未書込み
時には不揮発性メモリ・セルに入力する信号（ゲート電
位）に応答してオン・オフすることを利用するものであ
る。制御データに基づいて動作モードが切り換えられる
回路に対し、テスト時に制御データにかかわらず動作モ
ードの切り換えを指示することより、該回路の状態を変
更させながら回路の試験、検査を行なう。これにより、
不揮発性メモリ・セルに書込みを行なう必要なく、テス
ト時に動作モードの切り換えをして試験、検査ができ
る。

【００１８】

【実施例】図１は、本発明の一実施例の構成図である。
図中、図２で示したものと同一の構成は同一の符号を付
けてある。

【００１９】本実施例では、１チップマイコン７の試験
のためのモード端子１４を持つ。このモード端子１４に
指示信号Ｃとして、ＧＮＤレベル以外の電圧、ＶＣＣ、
ＶＤＤレベルが印加されたとき、１チップマイコン７は
不揮発性メモリ１へのアクセスモードとなる。このアク
セスモードのときは、不揮発性メモリ１へのデータＤ
の書込み、不揮発性メモリ１の状態の読出し、試験
モードとして、不揮発性メモリ１の記憶情報に基づいて
動作するオプション回路４の機能試験を行うことができ
る。

【００２０】なお、試験モードとアクセスモードとの切
替えは、ＣＰＵ又はチップ外部（本実施例では、ＣＰＵ
が出力制御している）から入力されるテスト信号ＴがＶ
ＣＣレベルとなったとき試験モードとし、ＧＮＤレベル
のときアクセスモードとすることで行われる。

【００２１】以下に、図１に示される各構成について説
明する。１３１，１３２，１３３は、１チップマイコン
７の入力、出力ポートである。この入力、出力ポート
は、指示信号Ｃが印加されたとき、ポート内にある各端
子（パッド）を、通常信号入出力とテスト用信号入力と
を切替えて使用できるよう兼用されている。なお、入
力、出力ポートは、指示信号Ｃが印加されないとき、例
えばＣＰＵへの通常信号入出力として働く。モード端子
１４にＧＮＤレベル以外の電圧が印加されてアクセスモ
ードとなると、入力、出力ポートとして使用されていた
各端子はテスト用入力として切替えられ、制御回路６に
対してそれぞれ動作許可信号Ａ，読出し信号Ｒ，書込み
信号Ｗをチップ外部から与えるようにする。

【００２２】不揮発性メモリ１、オプション回路４は従
来のものと同じであり、不揮発性メモリ１としてＥＰＲ
ＯＭ（ＦＡＭＯＳ）、ＥＡＲＯＭを使用しても良い。
内部回路８はＣＰＵで構成され、ＣＰＵから出力される
信号が出力バッファ９を介して端子１１に出力する。ま
た、ＣＰＵは、レジスタ１２に試験モード、アクセスモ
ードを選択するテスト信号Ｔを与える。さらに、ＣＰＵ
は、試験モード時に、ゲート回路３に対して、ＶＣＣ〜
ＧＮＤレベルで変化する入力信号Ｉを与え、試験モード
以外のアクセスモード時に、ＶＣＣレベルの入力信号Ｉ
を与える。なお、図１では、入力信号ＩはＣＰＵから出
力されているが、チップ外部から供給してもかまわな
い。

【００２３】ゲート回路１０は、入力信号Ｉ，テスト信
号Ｔの２つを入力するＮＯＲ回路で構成されている。ゲ
ート回路１０は、テスト信号ＴがＶＣＣレベルのとき
は、試験モード以外のアクセスモードとなって入力信号
Ｉとは無関係にＧＮＤレベルが出力され、テスト信号Ｔ
がＧＮＤレベルのときは、試験モードとなって入力信号
Ｉの反転信号が出力する。

【００２４】制御回路６は、試験モードのとき、動作許
可信号ＡをＧＮＤレベルとして制御回路６自体の動作を
停止し、出力をフローティングにする。よって、制御回
路６はデータＤ、読出し信号Ｒ、書込み信号Ｗの状態と
は無関係となる。また、制御回路６は、試験モード以外
のアクセスモードにおいて、不揮発性メモリ１へのデー
タＤの書込み時は、モード端子１４に外部から印加され
ているＶＤＤレベルに基づいて接続点ＸにＶＤＤレベル
を印加する。不揮発性メモリ１の状態の読出しは従来と
同じである。

【００２５】センスアンプ２は、制御回路６に入力する
動作許可信号Ａの反転信号を動作許可信号Ｂとして入力
する。センスアンプ２は、試験モードのときは、アクセ
スモード時の読出し時同様、不揮発性メモリ１の状態で
決定される接続点Ｘの電位レベルをトランジスタＴＲの
ゲートに与える。つまり、不揮発性メモリ１がオフのと
き、接続点ＸはフローティングとなるがトランジスタＴ
Ｒをオンさせ、不揮発性メモリ１がオンのとき、ＧＮＤ
レベルとなってトランジスタＴＲをオフさせる。アクセ
スモード時の書込みは、従来と同じである。

【００２６】電圧変換回路５は、試験モード、アクセス
モードの読出しのときは、ゲート回路３の出力電圧レベ
ルをＧＮＤ〜ＶＣＣレベルに増幅して、不揮発性メモリ
１のゲートに印加する。アクセスモードの書込みのとき
は、外部から端子１４に指示信号ＣとしてＶＤＤレベル
が印加されて、ゲート回路３の出力電圧レベル（ＧＮＤ
〜ＶＣＣレベル）をＧＮＤ〜ＶＤＤレベルに電圧変換し
てゲートに与える。モード端子１４にＧＮＤレベルが印
加されて通常のマイコン動作をするときには、入力信号
Ｉ、テスト信号に無関係に、不揮発性メモリ１のゲート
に常にＶＣＣレベルが印加される。

【００２７】上述の〜のアクセスモード、試験モー
ドにおける図１の構成中にある各信号、及び各接続点の
電圧レベル状態を表１に示す。

【表１】表１において、括弧内の数字は電圧レベルをハ
イ（１）、又はロウ（０）のデジタル値で示したもので
あり、＊はどんな電圧レベルであっても良いことを示し
ている。試験モードにおいて、入力信号ＩがＧＮＤレベ
ルのとき、接続点Ｘはフローティングながら電圧レベル
はハイとなっている。これは、センスアンプ２が、接続
点Ｘの電圧レベルがフローティングのときにも、ＶＣＣ
レベルに増幅して出力するためである。

【００２８】図１を参照しながら、以下に本実施例の１
チップマイコン等に搭載されるオプション回路４の試
験、検査について説明をする。不揮発性メモリ１、例え
ば従来同様のＥＰＲＯＭを使用した１チップマイコンが
消去窓、又は消去用端子のないパッケージ内に搭載さ
れ、ＥＰＲＯＭは未書込み状態であるとする。この状態
で、不揮発性メモリ１のオン・オフの状態に基づいてオ
プション回路４が正常に動作するか否かを試験、検査す
るため、まず、モード端子１４にＶＣＣレベルを印加し
て１チップマイコン７をアクセスモードとする。

【００２９】次に、ＣＰＵからテスト信号ＴをＧＮＤレ
ベルにして、レジスタ１２にセットして試験モードとす
る。テスト信号Ｔのセット方法には、チップ外部端子か
らＣＰＵを介してテスト信号Ｔとしてレジスタ１２へ入
力する方法、又、チップ外部端子から直接テスト信号Ｔ
を与える方法があるが、ここでは前者の方法を採る。

【００３０】その後、入力信号Ｉとして、ＧＮＤレベ
ル、ＶＣＣレベルの何れか一方を与える。今、入力信号
ＩとしてＧＮＤレベルを与えたとすると、電圧変換回路
５を介して不揮発性メモリ１のゲートにはＶＣＣレベル
が与えられ、不揮発性メモリ１はオンし、接続点ＸをＧ
ＮＤレベルとする。動作許可信号ＢはＶＣＣレベルであ
るから、センスアンプ２の出力は接続点Ｘ同様ＧＮＤレ
ベルとなって、トランジスタＴＲをオフとし、端子１１
のプルアップは行われない。

【００３１】この状態を保持しながら、端子１１に外部
から電圧を加え、端子に流れ込む電流、電圧を測定する
ことにより、プルアップがされていないことを検査す
る。一方、入力信号ＩをＶＣＣレベルにすると、電圧変
換回路５を介して不揮発性メモリ１のゲートにはＧＮＤ
レベルが与えられる。これにより、不揮発性メモリ１は
オフ、接続点ＸはＶＣＣレベル、動作許可信号Ｂがハイ
レベルからセンスアンプ２の出力もＶＣＣレベルとなっ
て、トランジスタＴＲをオンさせ端子１１をプルアップ
する。この状態を保持しながら、上述の如く、プルアッ
プが正常に行われているか否かを検査する。

【００３２】検査の終了は、テスト信号ＴをＶＣＣレベ
ルにする。以上の手段で、不揮発性メモリ１の状態に基
づくオプション回路４の試験、検査が可能となる。この
手段では、不揮発性メモリ１に書込みをせずに、オプシ
ョン回路４の機能設定状態を、あたかも不揮発性メモリ
１に書込みをしたかのような状態にして試験、検査を行
うことができる。

【００３３】さて、このオプション回路４の試験、検査
の後は、ＩＣがユーザに出荷されて、ユーザがＩＣの不
揮発性メモリ１に希望するオプション状態を設定すると
きは、アクセスモードを選択し、不揮発性メモリ１への
書込みを行ってオプション回路２の設定を行う。不揮発
性メモリ１への書込みは、動作許可信号ＡをＶＣＣ、動
作許可信号ＢをＧＮＤレベル、指示信号ＣをＶＤＤレベ
ルとし、電圧変換回路５によりゲートにＶＤＤレベル与
えて、書き込みが行われる。このとき、センスアンプ２
とトランジスタＴＲ間は電気的に遮断されている。こう
して、ユーザによる、オプション回路２の設定は終了す
る。

【００３４】一方、ユーザ自身、不揮発性メモリ１への
書込みが行われたか否かを知るためには、不揮発性メモ
リ１内容の読出しをする。この場合、アクセスモードを
選択し、動作許可信号ＡをＶＣＣレベル、読出し信号Ｒ
をＶＣＣレベル、書込み信号ＷをＧＮＤレベル、動作許
可信号ＢをＧＮＤレベルとし、ＣＰＵから接続点Ｘの電
圧レベルを検出すれば良い。もしフローティングであれ
ば、不揮発性メモリ１に書込み済であり、ＧＮＤレベル
であれば、不揮発性メモリ１は未書込みであることがわ
かる。

【００３５】なお、ＩＣとしてユーザに出荷する際、ユ
ーザがオプション回路４の試験、検査をする必要性がな
いので、試験モード状態を無くす処置をすることも考え
られる。

【００３６】本実施例において、オプション回路４はプ
ルアップの選択をするためのものであるが、プルダウン
の選択をするものでもよい。さらには、タイマの各種周
波数をもつクロックの選択等を行うものであってもよ
い。

【００３７】

【発明の効果】以上説明したように、本発明によれば、
書込み、未書込みの状態が異なる不揮発性メモリを使用
した外部より設定が可能なオプション回路を持った１チ
ップマイコンについて、オプション回路の試験を不揮発
性メモリに書込みを行わずにできる。よって、従来の紫
外線消去を行う不揮発性メモリの試験に比べ、書込み及
び消去に使われる時間が節約できる。更に、組み立て後
不揮発性メモリが消去不可能になってしまうようなマイ
コンでも組み立て後に不揮発性メモリへ書き込んだ状態
と同じ状態で試験が行えるため１チップマイコンの品質
向上に寄与するところが大きい。

【図面の簡単な説明】

【図１】本発明の一実施例の構成図、

【図２】従来のオプション回路例図である。

【符号の説明】

１：不揮発性メモリ２：センスアンプ３：ゲート回路４：オプション回路５：電圧変換回路６：制御回路７：半導体チップ（１チップマイコン）８：内部回路（ＣＰＵ）９：出力バッファ１０：インバータ回路１１：端子（パッド）１２：レジスタ１３１〜１３３：ポート１４：モード端子Ｄ：データＷ：書込み信号Ｒ：読出し信号ｒ：抵抗ＴＲ：トランジスタ

─────────────────────────────────────────────────────

【手続補正書】

【提出日】平成３年９月１２日

【手続補正１】

【補正対象書類名】明細書

【補正対象項目名】００２７

【補正方法】変更

【補正内容】

【表１】表１において、括弧内の数字は電圧レベルをハイ
（１）、又はロウ（０）のデジタル値で示したものであ
り、＊はどんな電圧レベルであっても良いことを示して
いる。試験モードにおいて、入力信号ＩがＧＮＤレベル
のとき、接続点Ｘはフローティングながら電圧レベルは
ハイとなっている。これは、センスアンプ２が、接続点
Ｘの電圧レベルがフローティングのときにも、ＶＣＣレ
ベルに増幅して出力するためである。 ─────────────────────────────────────────────────────

【手続補正書】

【提出日】平成４年１２月３日

【手続補正１】

【補正対象書類名】図面

【補正対象項目名】全図

【補正方法】変更

【補正内容】

【図１】

【図２】

Claims

【特許請求の範囲】

【請求項１】制御データを記憶する不発性メモリ・セル
と、該制御データに基づいて動作モードが切り換えられる回
路と、テスト時に前記制御データにかかわらず前記動作モード
の切り換えを指示する制御回路とを具備することを特徴
とする半導体集積回路装置。