JPS61503059A - 計時装置及び方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるため要約のデータは記録されません。

Description

【発明の詳細な説明】 言　社　Ｍ　び　法 該１弓と１ この発明は一般に所定の動作状態が存在する時間を測定する装置及び方法に関し 、特に車両が動作状態にある累積時間を測定、記憶及び表示する装置と方法に関 する。

豊見汰折 現在、各種の時間計が市販され、広く使われている。これらの装置は電磁カウン タを備えたものが多い。特定の動作状態の発生、例えば産業上りフトトラ・７り 等の車両のけ勢に応し、通常方式の時間ベースで電気機械的なカウンタが周期的 にインクレメントされて連続状のデジタル値を表示する。このような電気機械的 装置が、検知された状態の生じている時間の合計量を内部で累積し記憶する。し かし、かかる装置は実質上機械的であり、従って機械的装置にしばしば伴う高い 故障率を避けられず、製造や修理も割高である。

信転性を改善するため、完全電子式の時間計も開発されている。

このような電子時間計では一般に、特定の動作状態が存在する時間を測定して累 積し、累積時間をデジタル弐の表示装置に表示し、この累積時間を何らかの形の メモリ内に記憶する。しかし、“記憶゛及び“呼出し”の反復動作が可能な一般 のメモリ装置は動的で、こうした動的メモリ装置には絶えず供給電圧が印加され ていなければならず、さもないと記憶データが失われてしまう。このため、電子 式時間計は一般にパフテリバックアップ系を含み、バッテリが切れると累積デー タが消失するという欠点を有する。さらに、バッテリは計時装置をそのふん割高 とし、また定期的に保守されねばならない。

電気的に可変で、不（１発性のメモリ′！装置も現在市販されている。

このような不揮発性メモリ装置は、そこに記憶されたデータの完全性を維持する のにバッテリのバックアップは必要でない。しかし、かかるメモリ装置は、メモ リの単位ビット当りにつき実行可能な“記憶”動作数において制限され、計時装 置で要求されるように記憶データを頻繁に更新する必要がある用途には通常適さ な従って、累積データをメモリ内に維持するのにバフテリのバックアップを必要 とせず、過剰なメモリビットの変更という問題を避けられる完全電子式の計時装 置が強く望まれている。

本発明は、と記した１つまたはそれより多くの問題を解決しようとするものであ る。

光具（９）鼠丞 本発明の−Ｂ様によれば、車両の断続的な動作状態が存在する累積時間を測定、 記憶及び表示する装置が提供される。本装置は、断熱的な動作状態を検出し、検 出状態に応して制ｊ卸信号を発生する手段を含む。所定のクロック周波数信号を 発生ずる発振手段も設けられている。また、それぞれ複数のアドレス可能なメモ リ位置を存する動的及び不揮発性メモリも設けられる。プロセッサ手段が制御信 号とクロック周波数信号を受取り、この制御信号と所定サイクル数のクロック周 波数信号を受信すると、複数の時間間隔レジスタのうち所定の幾つかを制御変更 する。つまりプロセッサ手段は、時間間隔レジスタ内の第１の所定の１つが変更 する毎にそれに応じて時間間隔レジスタの内容表示を動的メモリにストアし、ま た時間間隔レジスタ内の第２の所定の１つが変更する毎にそれに応して動的メモ リの内容を不揮発性メモリに移す。

本発明の別の態様によれば、車両バッテリを存する車両の断続的な動作状態が存 在する累積時間を測定、記憶及び表示する方法が提供される。本方法は、断続的 な動作状態を漫出し、検出状態に応じて制御信号を発生し、さらに所定のクロッ ク周波数信号を発生することを含む。複数の時間間隔レジスタのうち所定の幾つ かが、制御信号と所定サイクル数のクロック周波数信号を受信するとそれに応じ て変更される。つまり、時間間隔レジスタの内容表示は、時間間隔レジスタ内の うちの予め定めた第ルジスタの変更毎にそれに応じて動的メモリにストアされ、 また動的メモリの内容は、時間間隔レジスタのうちの予め定めた第２のレジスタ が変更する毎にそれに応じて不揮発性メモリに移される。

本発明は完全電子式で、バッテリのハ、クアソプを必要とせずに、断続、的な動 作状態が存在する累積時間をストアする。累積時間は不揮発性メモ’ＪＷ置内に ス）・アされ、不揮発性メモリ装置内で生じるビット変更数は最小限化されて装 置の使用寿命を引き延ばす。

図面の簡単な説明 本発明のより明瞭な理解のため、添付の図面を参照されたい。

これらの図面において： 第１図は本発明の一実施例が組み込まれたブロック図；第２．３図は本発明の一 実施例を表わす概略図：及び第４．５図は本発明の一実施例で使われるソフトウ ェアのフロｌを−　するための最良のノー まず第１図を参照すると、本発明の原理の一部を実施した装置が参照番号１０で 全体が示しである。以下の詳細な説明は、現在点における装置１０の最良の実施 例に関するものである。しかし、当業者には明らかなように、装置１０は請求の 範囲から逸脱しない限りその他多くの実施例の形態を取り得る。

第１図は本発明の一実施例のブロック図である。継続的な動作状！！；を検出し 、その検出状態に応じて制御信号を発生する手段１２は、電圧レギュレータ１６ に接続された信号状態調整器１４を具備する。電圧レギュレータ１６の出力はプ ロセッサ手段】８、例えばマイクロプロセッサ２０に接続されている。所定のク ロック周波数信号を発生する発振手段２２とリセット手段２４も、プロセッサ手 段２０に接続している。

信号状ｆＢ　ｊＴｈｌ整器１４の入力は、例えばスイッチ２６を介し、車両バッ テリ２８等の電源に接続されている。動的メモリ装置３２と不揮発性メモリ３４ の両方を含んだランダムアクセスメモリ（ＲＡＭ）装置３０も、プロセッサ手段 １日に接続されている。

車両バッテリ２８は手段３６に直接に接続されており、この手段３６は車両のバ ッテリ電圧を検知し、その車両バッテリ電圧が所定の大きさより小さくなると動 的メモリ３２の内容を不揮発性メモリ３４へ移す。検知手段３６は、車両バッテ リ２８に人力が接続された第２の信号状態調整器３８を具備する。第２信号状態 調整器３８の出力は、第２電圧レギュレータ４００人力と低電圧センサ手段４２ の一方の入力に接続されている。第２電圧レギユレーク４０の第１出力は、低電 圧センサ手段４２の他方の人力に接続されている。低電圧センサ手段４２の出力 と第２電圧レギユレータ４０の第２出力はメモリ装置にそれぞれ接続しである。

第２及び３図は両方組み合されて、本発明の実施例の概略図を構成している。第 ２及び３図に関する以下の説明中、車両バッチＩＪ２８に対する接続は十及び− Ｖｍａｒとして表わす。第３図において、受信手段１２はスイッチ２６を介して ＋Ｖ　ＢＡＴに接続された第１の信号状６２Ｐ！整器１４を具備する。スイッチ ２６は例えば、車両の点火スイッチの一部である。信号状Ｂ調整器１４は通常の ノイズを除去し、信号を通す回路である。

信号状態調整器１４の出力は、第１電圧レギユレータ１６の入力端子４４に送ら れる。電圧レギュレータ１６は例えば、米国アリシナ州フェニックス所在のＳＣ ；５−ＡＴＥＳエレクトロニクス社製型式Ｌ４Ｂ７Ｂである。電圧レギュレータ １６の出力端子４６は抵抗４８を介し、プロセッサ手段１８の“リセット”端子 ５０に接続されている。“リセソド端子５０は、電圧レギュレータ１６の“リセ ット”出力５２にも接続しである。出力端子４６は抵抗５４を介してプロセッサ 手段１８の入力端子５６へ、さらにリセットスイッチ５８を介してプロセッサ手 段１８の入力端子６０へも接続されている。リセットスイッチ５日は、例えばリ セット手段２４の一部で、　ＶＩＡＴに接続された抵抗６２を具備する。また、 コンデンサ６４が出力端子４６と−ＶＩＩＡ丁の間に接続され、遅延コンデンサ ６６が第１電圧レギユレータ１６の遅延出力端子と−■。、の間に接続されてい る。

所定のクロック周波数を発生する発振手段２２は、抵抗７０と平行に接続された 水晶結晶板６８を具備する。この並列組合せ回路の一端はプロセッサ手段１８の 入力ポードア２に接続され、他端は抵抗７４を介してプロセッサ手段１８の別の 入力ポードア６に接続されている。入力ポードア２はコンデンサ７８を介して一 ■１ｌＡ７にも接続しである。水晶結晶板６８は例えば、通常の７．５８１（ｚ カラーバースト結晶板である。

メモリの内容を制御可能にアクセス及びデコードし、デコード値を表わす数値を 表示するる手段８０は、ドライバ及びディスプレイ装置８２を具備する。プロセ ッサ手段１８のシリアルクロック出力ボート８４、シリアル出力ボート８６及び データ出力ボート８８がディスプレイ手段８０に接続されている。

次に第２図を参照すると、シリアルクロック及びシリアル出力ボート８４．８６ とシリアル入力ボート９０及びデータ出力ボート９２が、ランダムアクセスメモ リ　（ＲＡＭ）装置３０の各ボートに接続されている。検知手段３６の第２信号 状態調整器３８が→・■ＩＩＡＴに接続され、通常の信号フィルタ要素として機 能する。

信号状ｂＪ整器３８の出力は第２電圧レギユレータ４０の入力４４に接続されて いる。第２電圧レギユレータ４０は、第１電圧レギユレータ１６と同じものであ るのが好ましい。遅延コンデンサ９６が第２電圧レギユレータ４０と−ＶｌｌＡ ｆＯ間に接続されている。

第２電圧レギユレータ４０の１リセツト”出力端子９８は直接不揮発性メモリ装 置３４の“リコール”端子１００へ接続されると共に、コンデンサ１０２を介し て−ＶＩＩＡアに、また抵抗１０６を介して第２電圧レギユレータ４０の第２出 力端子１０４にも接続されている。第２出力端子１０４は低電圧センサ手段４２ と、コンデンサ１０Ｂを介し−ｖｌｌＡＴに接続しである。

低電圧センサ手段４２は、第２電圧レギユレータ４０の第２出力端子１０４に接 続されたヘースと、抵抗１１２を介しヘースに接続されたエミッタとを有するト ランジスタ１１０を具備する。

トランジスタ１１０のエミッタは抵抗１１４を介し、信号状態調整器３８の出力 にも接続されている。トランジスタ１１０のコレクタは、コレクタ抵抗１１６を 介し不揮発性メモリ装置３４の“ストア”端子１１８へ接続されると共に、抵抗 １２０を介し−Ｖ　１ｌｌｌｒに接続されている。

Ｌ記の各電気要素について示した定格、数値及びメーカは、例示だけを目的とし たものである。上記回路及び実施例の変更、異る構造または定格を持つ電気要素 の使用が可能なことは、当業者にとって明らかであろう。このような変更または 代替は、請求の範囲を逸脱せずに実施できる。

尖施よ少皿■河蓋塁 以下装置１０の動作を、車両例えば電気リフトトランク等の産業用車両に適用し た例について説明する。車両の点火スイッチが閉じると、スイッチ２６が車両バ フテリ２８からのバッテリ電圧を検出手段１２に供給する。これに応じ、第１電 圧レギユレータ１６の出力端子４６から各抵抗４８．５４を介し、プロセッサ手 段１８のボート５０．５６へ信号が送られる。

プロセッサ手段Ｉ８は上記のごとくマイクロプロセッサ２０を備えている。マイ クロプロセッサ２０はその不可欠の一部として、作業用メモリ領域を具備する。

この発明の目的のため、作業用メモリ領域の一部は複数の時間間隔レジスタを含 んでいる。プロセッサ手段１８は制御信号とクロック周波数信号を受取り、制御 信号及び所定サイクル数のクロック周波数信号を受信するとそれに応じて複数の 時間間隔レジスタ内の所定の幾つかを制御可能にインクレメントつまり変更する 。

メモリ装置３０は動的ランダムアクセスメモリ　（ＲＡＭ）装置３２と不揮発性 ランダムアクセスメモリ　（ＲＡＭ）装置３４を備え、これら両ＲＡＭ装置は例 えば米国カルフォルニア州ミルビタスに所在するＸ　Ｉ　ＣＯＲ社製造の型式Ｔ ｈＸ２４４２１等シングルパッケージとして構成されている。不揮発性メモリ装 置３４の構造上の理由から、その内容は装置が動作しなくなるまでに、限られた 回数だけ変更可能である。従って、装置１０の信幀性を確保するには、不揮発性 メモリ装置３４内に記憶されている各ビットの変更回数を最少限に抑える措置を 講じることが要求される。

このために、プロセッサ手段１８とメモリＷｉ３０の間の交信は必ず動的メモリ 装置３２を介在して行われる。つまりデータは、動的メモリ装置３２を介し不揮 発性メモリ装置３４との間で伝送される。データ伝送はシリアルに生じ、プロセ ッサ手段１８からの特定指示か、あるいは１ストア”及び“リコール”端子１１ ８．１００の一方に印加する所定の論理信号によって開始される。

好ましい実施例では、発振手段２２からの各サイクルが内部の作業用メモリでカ ウントされ、装置ｌＯの時間維持機能を制御するのに使われる。プロセッサ手段 １８は、時間間隔レジスタのうちの予め定めた第１のレジスタが変更される毎に それに応じて動的メモリ装置３２内の時間間隔レジスタの内容表示をストアする と共に、時間間隔レジスタのうちの予め定めた２のレジスタが変更される毎にそ れに応じて動的メモリ装置３２の内容を不揮発性メモリ装置３４に移す。検知手 段３６が車両のバッテリ電圧を検知し、その車両バッテリ電圧が所定の大きさよ り小さいと動的メモリ装置３２の内容を不揮発性メモリ装置３４に転送つまりコ ピーする。

メモリ装置３０の動的及び不揮発性画部分は、１６ビツト×１６ビツトのデジタ ルアレイとして等しく構成されている。個々の時間間隔レジスタはメモリ装置３ ０内に、複数の時間間隔すなわちｌ／１６時間、１時間、１０時間、１００時間 及び１０００時間として形成維持されている。つまりこれら各々の時間間隔レジ スタは動的メモリ装置３２内に維持されており、その内容が周期的に不揮発性メ モリ装置３４にストアされる。時間間隔レジスタのうちの少くとも第１のレジス タの内容表示が２進化１ｏ進表現で動的及び不揮発性メモリ装置３２．３４の両 方にストアされ、時間間隔レジスタのうちの少くとも第２のレジスタの内容がグ レイコード化２進数として動的及び不揮発性メモリ装置３２．３４の両方にスト アされる。さらに、グレイコード化２進数の少くとも１つがストアされているア ドレス可能なメモリ位置が選択され、ストア数の所定の異った１つの値に応じて 系統的に変化する。

好ましい実施例では、１０００時間と１００時間の時間間隔レジスタ値が各メモ リ装置３２．３４の第１列の第８ビツト中に４ビツトの２進コード化１０進数と してストアされている。１００及び１０００時間の時間間隔レジスタで表わされ るのは大きい時間数であるため、産業用車両の一般的な作動寿命においてこれら のレジスタが変化する回数を最少限化する必要はない。１０時間、１時間及び１ ／１６時間の時間間隔レジスタ値は、８ビツトのグレイコード化２進数としてメ モリ装置３２．３４内にストアされる。表１に示すように８ピントのグレイコー ドは、０から１５及びそこからＯへ戻るまでの完全なカウントサイクルの間、８ ビツトの各ビットが２回だけその論理状態を変更するように構成されている。こ の点は、同じ０−１５−０のカウントサイクルの間に最下位ビットがその論理状 態を１６回変更する通常の２進コード化１０進フオーマツトと比べ著しく異る。

好ましい実施例では、１０時間のレジスタ値が各メモリ装置３２．３４の第１列 の第２の８ビツトとしてストアされる。１時間と１／１６時間の時間間隔レジス タ値が、各メモリ装置３２．３４の第２列にそれぞれ８ビツトのグレイコード化 ２進数としてストアされる。後者２つのレジスタの値は比較的頻繁に変化するた め、８ビツトのグレイコードを用いる他、これらの値のストアされている列位置 が１０時間の時間間隔レジスタの値に応して頻繁に変更される。つまり、１０時 間の時間間隔レジスタが増分変化する毎に、１時間及び１／１６時間の時間間隔 レジスタの瞬間的なアドレス位置がそれに応して変更され、不揮発性メモリ装置 ３４内における各ψ、−メモリ位置のビット変更数は有利に最少限化される。

不揮発性メモリ装置３４の寿命をさらに延ばすため、“ストア”動作の律度も最 少限化される。時間計ディスプレイ情報の完全性を維持するため、１／１６時間 の時間間隔レジスタが増分変化する毎に、プロセッサ手段１８から動的メモリ装 置３２ヘデータが送られる。従って、動的メモリＷｚは常に１時間の１　／　１ ６単位の情報を絶えず含んでいる。しかし、不揮発性メモリ装置３４への゛スト ア”動作は通常、１０時間レジスタの各インクレメント毎にのみ生じる。１０時 間の時間間隔レジスタがインクレメントされるとき１時間及び１／１６時間の時 間間隔レジスタは必らず数値０を表わしているので、“ストア”動作時１時間及 び１／１６時間のメモリ位置ではビット変化が生じない。これにり、不揮発性メ モリ装置３４で生じるビットの変更回数はさらに最少限化される。

１０時間の“ストア”動作は通常、プロセッサ手段１８からの命令によって開始 される。また、重両バッテリ２８の切り離しも、検知手段３６によって“ストア ”動作を自動的に開始させる。つまり、低電圧センサ手段４２が＋■ＢＡＴ信号 の消失を検出すると、メモリ装Ｗ３０への供給電源が減衰する前に、“ストア” 入力端子＋１８へ信号を送ることによって“ストア”動作を直ちに実行せしめる 。これは、トランジスタ】１０を“オン”とし論理値０の信号を“ストア”端子 １１８へ印加することで行われる。従って、不揮発性メモリ装置３４内にストア された情報の完全性は、少くとも１時間の１／１６の精度で維持される。

装置】０へ再び印加される”−ｖａｘアに応じ、第２電圧レギユレータ４０の“ リセット”出力端子９８が遅延コンデンサ９６の値に対応した時間の間論理値Ｏ のレヘルに維持される。この論理信号がメモリ装置３０の“リコール”端子１０ ０に送られ、不揮発性メモリ装置３４にストアされたデータを動的メモリ装置３ ２に逆転送つまり復帰コピーし、そこで再びデータが利用できるようにする。同 じように、論理値０の信号が第１電圧レギユレータ１６の“リセット”出力端子 ５２からプロセッサ手段１８の“リセッ１−”ボート５０に送られ、マイクロプ ロセッサ２０を再初期設定する。

次に第４．５図を参照すると、マイクロプロセッサ２０の内部プログラミングを 定める機能フローチャートが示しである０通常の技術を存するプログラマ−であ ればこのフローチャートから、本発明の実施に必要なステップを実行させる一般 目的マイクロプロセッサ用の特定な一組のプログラム命令を作成できるであろう 。

尚、本発明の最良形態は正しくプログラムされたマイクロプロセッサを具備する ものと考えられるが、その結果はマイクロプロセッサとその付属装置内における 新規なハードウェアの対応付けによって得られるもので、本発明は従来のハード ワイヤード回路を用いても実施できることが理解されよう。

装置１０の電源が投入されると、マイクロプロセッサ２０は例えば第１電圧レギ ユレータ１６からの論理値Ｏの信号によって初期設定され、メモリ装置３０の累 積内容を検索化し、発振手段２２から受取るクロックサイクルのカウントを開始 する。これらのクロックサイクルがマイクロプロセッサの作業領域内に維持きれ たそれぞれの内部時間間隔レジスタでカウントされ、これらレジスタの各々を逐 次周期的にオーバフローさせる。例えばクロックサイクルは、４．６ミリ秒の時 間間隔が経過し、その時点で４．６ミリ秒レジスタがインクレメントされるまで カウントされる。同＋兼に、０．８８秒が最終的に経過するまで、５５ミリ秒毎 に５５ミリ秒レジスタがインクレメントされる。

そして０．８８秒毎に、動的メモリ３２の内容がマイクロプロセッサ２０によっ て読取られる。リセット手段２４がチェクされ、リセットが要求されてなければ 、動的メモリ３４の内容がデコードされ、総経過時間としてディスプレイ手段８ ０上に表示される。

従って、装置１０の電源が投入されてから０．８８秒後に、累積時間が表示され 、その後０．８８秒毎にその累積時間が更新される。

同しように０．８８秒レジスタがインクレメントされ、１／１６時間が経過する まで１４秒レジスタもインクレメントされる。上記のごとく、ｌ／１６時間及び それより長い時間を表わす時間間隔レジスタは、動的及び不揮発性メモリ装置３ ２．３４の両方内に維持されている。１／１６時間レジスタのインクレメント後 、１時間の間隔がチェックされ、１／１６から１０００時間の各レジスタ値が動 的メモリ装置３２内にストアされる。つまり１時間が経過していたら、１時間レ ジスタがインクレメントされ、１０時間が経過しているかどうかのテストを行い 、各々のレジスタ値が動的メモリ装置３２にストアされる。

１０時間が経過したら、好ましい実施例では、１／１６から１０００時間の各レ ジスタの内容が不揮発性メモリ装置３４にストアされる。つまり、１０時間テス トが真なら、１０時間レジスタがインクレメントされ、１００時間テストが行わ れる。１００時間テストの結果の如何に関わりなく、各レジスタの内容がまず動 的メモリ装置３２内にストアされ、次いで不揮発性装置３４へ転送つまりコピー される。同じように、１００時間及び１０００時間の間隔が経過すると、各時間 間隔レジスタの内容が動的メモリ装置３２内にストアされ、不揮発性メモリ装置 ３４へ転送つまりコピーされる。

０．８８秒の時間間隔経過後、“リセット”信号が検出されると、内部作業用メ モリの時間間隔レジスタはＯにセットされ、遅延が開始される。遅延は５秒間程 度が好ましく、遅延後“リセット”信号が再びテストされる。遅延後もはや“リ セット”信号が存在しないと、１／１６から１０００時間の０内容が動的メモリ 装置３２内にストアされ、上記のように計時機能が継続される。従って、遅延時 間より短い期間スイッチ５８を閉じると、時間計は０にリセットされる。

遅延期間後に”リセット”信号が検出されたら、１時間以上のレジスタは適度に 速い速度でインクレメントし始め、それに応じて瞬間的なインクレメント値がデ ィスプレイ手段８０上に表示される。この“インクレメント及び表示′プロセス は、“リセット”信号が検出されなくなるまで反復継続する。“リセット”信号 が検出されると、内部時間レジスタの現在値が動的メモリ装置３２内にストアさ れる。従って、遅延時間より長い期間スイッチ５８を閉じていれば、装置１０に ついて所望の計時設定がなされる。

この点は例えば、すでに作業時間の累積時間数ををする車両に装置１０を付は換 えるような場合に望ましい。つまりこのような場合、新しい装置１０は取外した 計時装置の値に初期設定可能である。

当業者であれば、第４及び５図のフローチャートに示した全てのステップをシス テムに組込むことは不可欠でなく、また第４及び図のステップをマイクロプロセ ッサを用いて実行する必要は必ずしもないことが理解されよう。但し例示の態様 は、適切なマイクロプロセッサ回路の巾広い利用可能性、こうしたマイクロプロ セ、Ｊｌ−用ブｌ′Ｉ／Ｔ′面ミング技術の普及、最近達成されているマイクロ プロセッサ回路のコストｍ、及びそうしたプログラマブル装ｒで得られる柔軟性 のため、発明を実施する最良の形態と考えられる。

この発明のその他の特徴、目的、利点及び用途は、図面、以上の開示及び請求の 範囲から得られるであろう。

ｏ　ｏｏｏｏ　ｏｏｏｏｏｏｏ。

４ｏｌｏｏ　ＱＯＯＯＩＩＩＩ ５　０１０１　００ＱＬＩ１１１ ７　０１１１　０１１１１１．１１ ８　１０００　１１．１１１０１ ＋０　１０１０　１１．１１１ＬＯＯ ］、２　１１００　１１１１００００ 国際調丘報告 １＋Ｉａｌ＋＠＋ｌａ−＾ｅ＠”ｌ−１１６？’ｅＰｃＴ／［ＪＳ　８４１０１ ９０８Ａ、ＮＮＥＸ　Ｔｏ　ＴＦ、Ｅ　１ＮＴＥ：’ｃＮ、Ａ、Ｔｌ０ＮＡＬ　 ５ＥＡＲＣ！（ＲＥＰＯＲＴ　０ｈｌＣＢ−Ａ−２１１５１５６０１１０９／８ ］　ＮｏｎｅＤＥ−Ａ−３２４７９１０２８１０６／８４　ＮｏｎａＵＳ−Ａ− ４１８０７２４２５／１２／７９　ＮｏｎｅＤＥ−Ａ−３１４７０７７０ｎ１０ ６／’８３　ＮｏｎｅＦｏｒ　ｍｏｒｅ　ｄｅｔａｉｌｓ　ａｂｏｕｔ　ｔｈｉ ｓ　ａｎｎｅｘ

Claims (1)

1. 【特許請求の範囲】 １．車両の断続的な動作状態が存在する累積時間を測定、記憶及び表示する装置 （１０）であって： 上記断続的な動作状態を検出し、該検出状態に応じて制御信号を発生する手段（ １２）； 所定のクロック周波数信号を発生する発振手段（２２）；複数のアドレス可能な メモリ位置を有する動的メモリ装置（３２）； 複数のアドレス可能なメモリ位置を有する不揮発性メモリ装置（３４）； 複数の時間間隔レジスタ：及び 上記制御信号とクロック周波数信号を受取り、制御信号と所定サイクル数のクロ ック周波数信号を受信すると上記複数の時間間隔レジスタ内の予め定められたレ ジスタを制御変更し、時間間隔レジスタのうちの予め定められた第１のレジスタ の変更毎にそれに応じて時間間隔レジスタの内容表示を動的メモリ装置（３２） にストアし、時間間隔レジスタのうちの予め定められた第２のレジスタが変更す る毎にそれに応じて動的メモリ装置（３２）の内容を不揮発性メモリ装置（３４ ）に移すプロセッサ手段（１８）； を備えたことを特徴とする装置。 ２．前記車両が車両バッテリ（２８）を具備し、前記装置（１０）が、車両バッ テリの電圧を検知し該車両バッテリの電圧が所定の大きさより小さいと動的メモ リ装置（３２）の内容を不揮発性メモリ装置（３４）へ移す手段（３６）を具備 した請求の範囲第１項記載の装置（１０）。 ３．時間間隔レジスタのうちの少なくとも第１のレジスタの内容表示が２進化１ ０進数として動的及び不揮発性メモリ装置（３２、３４）の両方にストアされ、 時間間隔レジスタのうちの少なくとも第２のレジスタの内容表示がグレイコード 化された２進数として動的および不揮発性メモリ装置（３２、３４）の両方にス トアされる請求の範囲第１項記載の装置（１０）。 ４．前記グレイコード化２進数の少なくとも１つがストアされるアドレス可能な メモリ位置が、前記ストア数の所定の異った１つの値に応じて選択される請求の 範囲第３項記載の装置（１０）５．前記グレイコード化２進数の少なくとも１つ がストアされるアドレス可能なメモリ位置が、前記ストア数の所定の異った１つ に応じて系統的に変化する請求の範囲第４項記載の装置（１０）。 ６．車両の断続的な動作状態が存在する累積時間を測定、記憶及び表示する装置 （１０）であって： 上記断続的な動作状態を検出し、該検出状態に応じて制御信号を発生する手段（ １２）； 所定のクロック周波数信号を発生する発振手段（２２）；複数のアドレス可能な メモリ位置を有する不揮発性メモリ装置（３４）； それぞれの内容が異った所定の時間間隔を表す複数の時間間隔レジスタと；及び 上記制御信号とクロック周波数信号を受取り、制御信号とクロック周波数信号の 両方を受信するとクロック周波数信号のサイクル数を時間間隔レジスタ内で累積 し、時間間隔レジスタのうちの少なくとも第１のレジスタの内容の２進化１０進 数表示と、時間間隔レジスタのうちの少なくとも第２のレジスタの内容のグレイ コード化表示とを周期的に不揮発性メモリ装置（３４）にストアするプロセッサ 手段（１８）；を備えたことを特徴とする装置。 ７．前記周期的なストアが時間間隔レジスタの１つの内容に応じて生じる請求の 範囲第６項記載の装置（１０）。 ８．前記車両が車両バッテリ（２８）を具備し、前記装置が、車両バッテリの電 圧を検知し該車両バッテリの電圧が所定の大きさより小さいと時間間隔レジスタ の内容表示を不揮発性メモリ装置（３４）へストアする手段（３６）を具備した 請求の範囲第７項記載の装置（１０）。 ９．前記非揮発性メモリ装置の内容に制御可能にアクセスしてデコードし、該デ コード値を表す数を表示する手段（８０）を備えた請求の範囲第８項記載の装置 （１０）。 １０．車両バッテリ（２８）を有する車両用の時間計であって；上記バッテリ（ ２８）に接続されたスイッチ（２６）；上記スイッチ（２６）を介してバッテリ （２８）に接続された入力端子（４４）と出力端子（４６）とを有する第１の電 圧レギュレータ（１６）； 複数の入力、出力及び入出力ポートを有し、前記入力ポートの１つが上記第１電 圧レギュレータの出力端子（４６）に接続されているマイクロプロセッサ（２０ ）：上記マイクロプロセッサの入／出力ポートの１つに接続された動的ランダム アクセスメモリ装置（３２）；上記動的ランダムアクセスメモリ装置（３２）と マイクロプロセッサ（２０）に接続された非揮発性ランダムアクセスメモリ装置 （３４）；及び 上記マイクロプロセッサ出力ポートの１つに接続されたデジタルディスプレイ装 置（８２）；を備えたことを特徴とする時間計。 １１．前記車両バッテリ（２８）に接続された入力端子（９４）と第１及び第２ の出力端子（９８、１０４）を有し、該第１出力端子（９８）が不揮発性ランダ ムアクセスメモリ装置（３４）に接続されている第２の電圧レギュレータ（４０ ）；及び上記第２電圧レギュレータの第２出力端子（１０４）に接続された第１ の入力端子、車両バッテリ（２８）に接続された第２に入力端子、及び非揮発性 ランダムアクセスメモリ装置（３４）に接続された出力端子を有する電圧検知回 路（４２）；を備えた請求の範囲第１０項記載の時間計。 １２．車両バッテリ（２８）を有する車両の断続的な動作状態が存在する累積時 間を測定、記憶及び表示する方法であって：上記断続的な動作状態を検出し、該 検出状態に応じて制御信号を発生する工程； 所定のクロック周波数信号を発生する工程；上記制御信号とクロック周波数信号 を受取る工程；制御信号と所定サイクル数のクロック周波数信号を受信すると複 数の時間間隔レジスタ内の所定の幾つかを変更し、時間間隔レジスタのうちの第 １の所定のレジスタの変更毎にそれに応じて時間間隔レジスタの内容表示を動的 メモリ装置（３２）にストアする工程；及び 時間間隔レジスタのうちの第２の所定のレジスタの変更毎にそれに応じて動的メ モリ装置（３２）の内容を不揮発性メモリ装置（３４）へ移す工程；から成る方 法。 １３．車両バッテリの電圧を検知する工程、及び該車両バッテリの電圧が所定の 大きさより小さいと動的メモリ装置（３２）の内容を不揮発性メモリ装置（３４ ）へ移す工程を含む請求の範囲第１２項記載の方法。 １４．前記時間間隔レジスタのうち少なくとも第１のレジスタの内容表示を２進 化１０進数として動的及び不揮発性メモリ（３２、３４）の両方にストアする工 程、及び時間間隔レジスタのうちの少なくとも第２のレジスタの内容表示をグレ イコード化２進数として動的及び不揮発性メモリ装置（３２、３４）の両方にス トアする工程を含む請求の範囲第１２項記載の方法。