KR950025551A - 직접 메모리 호출 제어장치 - Google Patents
직접 메모리 호출 제어장치 Download PDFInfo
- Publication number
- KR950025551A KR950025551A KR1019940003059A KR19940003059A KR950025551A KR 950025551 A KR950025551 A KR 950025551A KR 1019940003059 A KR1019940003059 A KR 1019940003059A KR 19940003059 A KR19940003059 A KR 19940003059A KR 950025551 A KR950025551 A KR 950025551A
- Authority
- KR
- South Korea
- Prior art keywords
- burst
- signal
- direct memory
- memory call
- memory
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
- G06F13/20—Handling requests for interconnection or transfer for access to input/output bus
- G06F13/28—Handling requests for interconnection or transfer for access to input/output bus using burst mode transfer, e.g. direct memory access DMA, cycle steal
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
- G06F13/16—Handling requests for interconnection or transfer for access to memory bus
- G06F13/1668—Details of memory controller
- G06F13/1689—Synchronisation and timing concerns
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Mobile Radio Communication Systems (AREA)
- Devices For Supply Of Signal Current (AREA)
Abstract
본 발명은 직접 메모리 호출 제어장치에 관한 것으로서, 이는 데이타 전송을 버스트 모드로 전송하는데 있어서, 회로를 대폭 간소화시켜 버스트 온/오프 시간을 기본클럭에 대해서 기본 시간단위로 수정을 가능토록 한 것이다.
이와같은 본 발명은 외부로 부터 임의 비트로 각각 할당되어 얻어진 버스트 온/오프 데이타를 기록클럭에 따라 선택 저장하여 출력하는 메모리수과, 직접 메모리 호출 콘트롤러에서 얻어지는 버스트 온/오프신호에 따라 동작하여 외부로 부터 얻어지는 메인클럭을 설정값까지 계수하는 제1, 제2카운터수단과, 상기 버스트 온/오프신호의 시작점에서 메모리수단에 저장된 버스트 온/오프 데이타를 로드하고 그 로드값을 제1, 제2 카운터수단에 의해 정의된 시간단위로 다운카운팅하여 버스트 온/오프시간의 끝을 알려주는 신호를 직접 메모리 호출 콘트롤러에 입력하는 제1, 제2 버스트 온/오프 완료 검출수단으로 이루어짐으로써, 달성된다.
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제3도는 본 발명 직접 메모리 호출 제어장치의 구성도.
Claims (4)
- 버스트 온/오프 시간을 위해 외부로 부터 임의 비트로 각각 할당되어 얻어진 버스트 온/오프 데이타를 버스트 온/오프 데이타를 버스트 온/오프 기록클럭에 따라 택 저장하여 메모리수단과, 직접 메모리 호출 콘트롤러에서 얻어지는 버스트 온/오프신호 및 리세트신호에 따라 동작하여 외부로 부터 얻어지는 메인 클럭을 설정값까지 계수하여 버스트 온/오프에 대한 단위시간을 결정하는 제1 및 제2 카운터수단과, 상기 직접 메모리 호출 콘트롤러에서 얻어진 버스트 온/오프신호의 시작점에서 메모리수단에 저장된 버스트 온/오프 데이타를 로드하고 그 로드값을 제1및 제2 카운터수단에 의해 정의된 시간단위로 다운카운팅하여 버스트 온/오프시간의 끝을 알려주는 신호를 직접 메모리 호출 콘트롤러에 입력하는 제1 및 제2 버스트 검출수단을 포함하여 된 직접 메모리 호출 제어장치.
- 제1항에 있어서, 메모리 수단은 8비트 레지스터인 것을 특징으로 한 직접 메모리 호출 제어장치.
- 제1항에 있어서, 제1 및 제2 카운터수단은 10진 카운터인 것을 특징으로 한 직접 메모리 호출 제어장치.
- 제1항에 있어서, 제1 및 제2 버스트 검출수단은 4비트 다운 카운터기인 것을 특징으로 한 직접 메모리 호출 제어장치.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019940003059A KR960009663B1 (ko) | 1994-02-21 | 1994-02-21 | 직접 메모리 호출 제어장치 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019940003059A KR960009663B1 (ko) | 1994-02-21 | 1994-02-21 | 직접 메모리 호출 제어장치 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR950025551A true KR950025551A (ko) | 1995-09-18 |
KR960009663B1 KR960009663B1 (ko) | 1996-07-23 |
Family
ID=19377502
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019940003059A KR960009663B1 (ko) | 1994-02-21 | 1994-02-21 | 직접 메모리 호출 제어장치 |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR960009663B1 (ko) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100455368B1 (ko) * | 1996-06-26 | 2004-12-17 | 삼성전자주식회사 | 버스트카운터및그캐리발생방법 |
-
1994
- 1994-02-21 KR KR1019940003059A patent/KR960009663B1/ko not_active IP Right Cessation
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100455368B1 (ko) * | 1996-06-26 | 2004-12-17 | 삼성전자주식회사 | 버스트카운터및그캐리발생방법 |
Also Published As
Publication number | Publication date |
---|---|
KR960009663B1 (ko) | 1996-07-23 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CA2040014A1 (en) | Display control device for reducing power consumption of display units | |
US4969164A (en) | Programmable threshold detection logic for a digital storage buffer | |
KR910017300A (ko) | 데이타 통신 인터페이스 및 이의 통신 방법 | |
KR910015144A (ko) | 매체 호출 제어기 | |
ES440887A1 (es) | Unidad de control de acceso para controlar un dispositivo dememoria. | |
KR930014089A (ko) | 데이터 전송 장치 | |
KR860700303A (ko) | 시간 계측 장치 및 방법 | |
US4685057A (en) | Memory mapping system | |
KR920008750A (ko) | 메모리 장치 | |
KR910015999A (ko) | 반도체 메모리장치 | |
US5285415A (en) | Data counting memory card and reader | |
KR880011676A (ko) | 캐쉬 메모리를 사용한 블록 액세스 방식 | |
RU2008106758A (ru) | Устройство полупроводниковой памяти | |
KR950025551A (ko) | 직접 메모리 호출 제어장치 | |
EP1001378A3 (en) | Storage device and image data processing apparatus | |
JPS56156978A (en) | Memory control system | |
JP2723038B2 (ja) | 記憶装置のデータ格納方法 | |
KR920018768A (ko) | 고유의 버스트 검색 기능을 가진 데이타 저장 시스템 | |
JP2671768B2 (ja) | Dmaデータ転送方式 | |
KR960015574A (ko) | 스택 겸용 선입 선출 메모리 장치 | |
JPS6126332U (ja) | 積算計回路 | |
JPS57195374A (en) | Sequential access storage device | |
JPH08202650A (ja) | Dma転送制御装置 | |
JPS5640356A (en) | Emergency reporting unit | |
JPH0133848B2 (ko) |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
G160 | Decision to publish patent application | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20050620 Year of fee payment: 10 |
|
LAPS | Lapse due to unpaid annual fee |