JPS6126332U - 積算計回路 - Google Patents
積算計回路Info
- Publication number
- JPS6126332U JPS6126332U JP10897284U JP10897284U JPS6126332U JP S6126332 U JPS6126332 U JP S6126332U JP 10897284 U JP10897284 U JP 10897284U JP 10897284 U JP10897284 U JP 10897284U JP S6126332 U JPS6126332 U JP S6126332U
- Authority
- JP
- Japan
- Prior art keywords
- integrated value
- counter
- breset
- written
- changes
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Measurement Of Distances Traversed On The Ground (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
第1図はこの考案による一実施例を示す回路ブロック図
、第2図はその作動説明図、第3図は第1図における制
御回路3の動作を説明するためのフローチャート図、第
4図は従来例を示す回路ブロック図である。 1・・・ブリセタブルカウンタ、2,2′・・・不揮発
性メ%lJ、3,3′・・・制御回路、4・・・表示器
。
、第2図はその作動説明図、第3図は第1図における制
御回路3の動作を説明するためのフローチャート図、第
4図は従来例を示す回路ブロック図である。 1・・・ブリセタブルカウンタ、2,2′・・・不揮発
性メ%lJ、3,3′・・・制御回路、4・・・表示器
。
Claims (1)
- パルス信号を入力するブリセットカウンタ1、と、書込
み消去可能な不揮発性メモリ2と、前記ブリセットカウ
ンタ1からの出力信号を入力し、その出力信号に対応す
る積算値の最小桁の変化を検出する毎に、前記不揮発生
メモリ2に竺の複数ビットを1つづつ記憶状態に付勢す
ることにより前記積算値の最小桁の変化の回数を書き込
み、かつ回路電源投入時に前記不揮発性メモリ2に書き
込まれた前記積算値の最小桁の変化の回数を計数し、そ
の計数値を前記ブリセットカウンタ2に初期値として供
給する制御回路3とを備え、前記ブリセットカウンタ1
の出力に.対応する積算値を出力してなることを特徴と
する積算計回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP10897284U JPS6126332U (ja) | 1984-07-20 | 1984-07-20 | 積算計回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP10897284U JPS6126332U (ja) | 1984-07-20 | 1984-07-20 | 積算計回路 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS6126332U true JPS6126332U (ja) | 1986-02-17 |
Family
ID=30668143
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP10897284U Pending JPS6126332U (ja) | 1984-07-20 | 1984-07-20 | 積算計回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS6126332U (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS63216132A (ja) * | 1987-03-04 | 1988-09-08 | Nippon Telegr & Teleph Corp <Ntt> | カウンタ回路 |
JPH04372224A (ja) * | 1991-06-20 | 1992-12-25 | Pfu Ltd | 電気的に書き込み消去可能な不揮発性メモリを備えたカウンタ |
-
1984
- 1984-07-20 JP JP10897284U patent/JPS6126332U/ja active Pending
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS63216132A (ja) * | 1987-03-04 | 1988-09-08 | Nippon Telegr & Teleph Corp <Ntt> | カウンタ回路 |
JPH04372224A (ja) * | 1991-06-20 | 1992-12-25 | Pfu Ltd | 電気的に書き込み消去可能な不揮発性メモリを備えたカウンタ |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPS60150700U (ja) | 電源アップ,ダウン時のram保持機能を有するマイクロプロセッサ | |
JPS60238944A (ja) | トレ−ス用記憶装置 | |
ES432832A1 (es) | Disposicion para escribir datos identicos en un primero y en un segundo campos de memoria en una calculadora que fun- ciona en tiempo real. | |
JPS6126332U (ja) | 積算計回路 | |
SU369562A1 (ru) | Устройство для ввода информации | |
SU646373A1 (ru) | Ассоциативное запоминающее устройство | |
SU364026A1 (ru) | Полноточное запоминающее устройство | |
JPS58114595U (ja) | 集積回路記憶素子 | |
SU1179349A1 (ru) | Устройство дл контрол микропрограмм | |
SU507897A1 (ru) | Запоминающее устройство | |
SU1487050A1 (ru) | Устройство доя контроля переходов | |
SU434480A1 (ru) | Запоминающее устройство | |
SU1642472A1 (ru) | Устройство дл контрол выполнени последовательности действий оператора | |
SU1282141A1 (ru) | Буферное запоминающее устройство | |
JPS60137316U (ja) | 電子式オドメ−タ | |
JPS59135600U (ja) | 書き換え可能な不揮発性メモリを有する電子機器 | |
JPS5828340U (ja) | 表示装置 | |
JPS60232595A (ja) | メモリアドレス回路 | |
JPS61654U (ja) | Dma制御回路 | |
JPS60135943U (ja) | メモリ読出装置 | |
JPS5865700U (ja) | リフレツシユ回路 | |
KR950025551A (ko) | 직접 메모리 호출 제어장치 | |
JPS5828346U (ja) | 電子式レジスタ | |
JPS60184144U (ja) | マイクロコンピユ−タ装置 | |
JPS59153590U (ja) | 画像表示回路 |