JPS6360873B2 - - Google Patents
Info
- Publication number
- JPS6360873B2 JPS6360873B2 JP55158721A JP15872180A JPS6360873B2 JP S6360873 B2 JPS6360873 B2 JP S6360873B2 JP 55158721 A JP55158721 A JP 55158721A JP 15872180 A JP15872180 A JP 15872180A JP S6360873 B2 JPS6360873 B2 JP S6360873B2
- Authority
- JP
- Japan
- Prior art keywords
- counter
- time
- data
- data bus
- timer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 230000010355 oscillation Effects 0.000 claims description 4
- 239000013078 crystal Substances 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000003491 array Methods 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 230000033772 system development Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G04—HOROLOGY
- G04G—ELECTRONIC TIME-PIECES
- G04G99/00—Subject matter not provided for in other groups of this subclass
- G04G99/006—Electronic time-pieces using a microcomputer, e.g. for multi-function clocks
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Electric Clocks (AREA)
Description
【発明の詳細な説明】
本発明はマイクロコンピユータシステム内で時
計機能とインタバルタイマ機能を直接プログラム
することなく、時計信号とインタバルタイム信号
をマイクロコンピユータシステム内に提供する為
インタフエースし、さらにはCPUに対して割込
み要求信号を発生するプログラマブルなデバイス
に関する。
計機能とインタバルタイマ機能を直接プログラム
することなく、時計信号とインタバルタイム信号
をマイクロコンピユータシステム内に提供する為
インタフエースし、さらにはCPUに対して割込
み要求信号を発生するプログラマブルなデバイス
に関する。
従来、マイクロコンピユータシステムにおいて
は、時計機能及びインタバルタイマ機能を必要と
する場合、その機能を満足する為のプログラムを
マイクロコンピユータシステムに組み込んでやる
必要があり、その為の時間とマイクロコンピユー
タのメモリ容量を占有してしまつた。
は、時計機能及びインタバルタイマ機能を必要と
する場合、その機能を満足する為のプログラムを
マイクロコンピユータシステムに組み込んでやる
必要があり、その為の時間とマイクロコンピユー
タのメモリ容量を占有してしまつた。
本発明はかかる欠点を除去したもので本デバイ
スをインタフエースして時計機能及びインタバル
タイム機能を通常用いられるデバイス入出力命令
でマイクロコンピユータシステム内へ提供するも
のである。
スをインタフエースして時計機能及びインタバル
タイム機能を通常用いられるデバイス入出力命令
でマイクロコンピユータシステム内へ提供するも
のである。
以下実施例に基づいて本発明を詳しく説明す
る。
る。
第１図は、本発明のプログラマブルなリアルタ
イムクロツク及びインタバルタイマとのシステム
インタフエースのブロツク図を示したものであ
る。１はアドレスバス、２はコントロールバス、
３はデータバス、４はデータバスバツフア、５は
リード／ライトロジツク、６はアドレスコントロ
ール７はインタラプトリクエストコントロール、
８はデータバス、９，１０，１１，１２，１３，
１４はドライブインタフエースコントロール、１
５は32KHz水晶振動子、１６は発振、分周１７は
１／１０秒カウンタ、１８は秒カウンタ、１９は分カ
ウンタ、２０は時カウンタ、２１は日カウンタ、
２２は月カウンタ、２３は年カウンタ、２４はバ
ツテリーチエツク、２５はオートカレンダ、２６
はインタバルセツトダウンカウンタ、２７はイン
ターバルユニツトセレクト、２８はドライブイン
タフエース、各回路である。
イムクロツク及びインタバルタイマとのシステム
インタフエースのブロツク図を示したものであ
る。１はアドレスバス、２はコントロールバス、
３はデータバス、４はデータバスバツフア、５は
リード／ライトロジツク、６はアドレスコントロ
ール７はインタラプトリクエストコントロール、
８はデータバス、９，１０，１１，１２，１３，
１４はドライブインタフエースコントロール、１
５は32KHz水晶振動子、１６は発振、分周１７は
１／１０秒カウンタ、１８は秒カウンタ、１９は分カ
ウンタ、２０は時カウンタ、２１は日カウンタ、
２２は月カウンタ、２３は年カウンタ、２４はバ
ツテリーチエツク、２５はオートカレンダ、２６
はインタバルセツトダウンカウンタ、２７はイン
ターバルユニツトセレクト、２８はドライブイン
タフエース、各回路である。
データバスバツフア４は８ビツトCPUシステ
ムデータバスとインタフエイスする為の３ステー
ト８ビツトバツフアであり、データはCPUの入
出力命令の実行の結果、バツフアを経由して受
信／送信される。リード／ライトロジツク５は
CPUコントロールバス及びアドレスバスより信
号を受け、本デバイスの動作全体に対する制御信
号を発生することであり、これは信号により
イネーブル／デイスエーブルされる。アドレスコ
ントロール６はリード／ライトロジツクによりア
ドレスバス１より受け取つたA0〜A2の信号をデ
コードし、内部のカウンタとデータバスの間でデ
ータのやりとりをする為の制御信号を発生する。
インタラブトリクエストコントロール７はCPU
に対して外部割込み要求信号を発生することであ
り、割込要因としては、バツテリー電圧が規定値
以下になつたことを検出した場合と設定したタイ
ムインタバルセツトカウンタに達した場合であ
る。データバス８は本デバイス内部で用いるデー
タバスラインであり、各カウンタとデータバスバ
ツフアとの間でデータの仲立ちをする。発振分周
１６は本デバイスに計時信号を供給するものであ
り、発振器には32KHzの水晶振動子１５を用い、
出力は必要な分周操作を経て1/10秒信号として以
降の時計カウンタの入力とする。
ムデータバスとインタフエイスする為の３ステー
ト８ビツトバツフアであり、データはCPUの入
出力命令の実行の結果、バツフアを経由して受
信／送信される。リード／ライトロジツク５は
CPUコントロールバス及びアドレスバスより信
号を受け、本デバイスの動作全体に対する制御信
号を発生することであり、これは信号により
イネーブル／デイスエーブルされる。アドレスコ
ントロール６はリード／ライトロジツクによりア
ドレスバス１より受け取つたA0〜A2の信号をデ
コードし、内部のカウンタとデータバスの間でデ
ータのやりとりをする為の制御信号を発生する。
インタラブトリクエストコントロール７はCPU
に対して外部割込み要求信号を発生することであ
り、割込要因としては、バツテリー電圧が規定値
以下になつたことを検出した場合と設定したタイ
ムインタバルセツトカウンタに達した場合であ
る。データバス８は本デバイス内部で用いるデー
タバスラインであり、各カウンタとデータバスバ
ツフアとの間でデータの仲立ちをする。発振分周
１６は本デバイスに計時信号を供給するものであ
り、発振器には32KHzの水晶振動子１５を用い、
出力は必要な分周操作を経て1/10秒信号として以
降の時計カウンタの入力とする。
1/10カウンタ１７、秒カウンタ１８、分カウン
タ１９、時カウンタ２０、日カウンタ２１、月カ
ウンタ２２、年カウンタ２３の各計時カウンタは
8bitの入出力信号が出されており、データバスラ
インと連結される。カウンタはバイナリカウンタ
で構成されBCDで取り扱われる。ドライブイン
タフエイスコントロール９，１０，１１，１２，
１３，１４は内部データバスと各カウンタの間の
データのやり取りを制御する。リード／ライトロ
ジツクからの信号を受けて、内部データバスから
カウンタへのデータの書き込みか、カウンタデー
タの読み出しかの制御を行なう。またアドレスコ
ントロールからの信号を受けて、内部データバス
とカウンタの間のデータのやり取りをイネーブル
にするかデイスイネーブルにする。バツテリーチ
エツク２４は本デバイスの電源電圧が規定値以下
に下がつたことを検出し、インタラプトリクエス
トコントロールに信号を得える。検出電圧は外部
に付加する抵抗値の選択により任意に選ぶことが
できる。オートカレンダ２５は大の月、小の月、
および平年、うるう年の区別により日カウンタ、
月カウンタを自動修正する為の機構でありシステ
ム始動に時刻セツトを１度行なつておけばその後
は月が変つた場合にもカレンダは自動修正され
る。インターバルユニツトセレクト２７は本デバ
イスをインタバルタイマとして使用する場合イン
タバルの設定単位を選択する選択回路であり、設
定単位は1/10秒、１秒、１分、１時間の４つがあ
る。インタバルセツトダウンカウンタ２６はイン
タバルセレクトにより選択されたインタバル設定
単位のクロツク信号を受け、プログラムによりデ
ータバス８に送信されたタイマ設定データを入力
してこのデータに基づくカウント値がセツトさ
れ、このカウンタ値からカウントダウンされてゆ
き０を検出した時に割込み要求信号をインタラプ
トリクエストコントロール７を与えるタイマ用カ
ウンタである。インタバルセツトダウンカウンタ
２６の内部データバス８とのデータのやりとりは
計時カウンタと同様であり、タイマの設定時刻は
インタバルユニツトセレクト２７により選択され
たクロツク信号の時間単位とセツトされたカウン
ト値に基づいて決定される。
タ１９、時カウンタ２０、日カウンタ２１、月カ
ウンタ２２、年カウンタ２３の各計時カウンタは
8bitの入出力信号が出されており、データバスラ
インと連結される。カウンタはバイナリカウンタ
で構成されBCDで取り扱われる。ドライブイン
タフエイスコントロール９，１０，１１，１２，
１３，１４は内部データバスと各カウンタの間の
データのやり取りを制御する。リード／ライトロ
ジツクからの信号を受けて、内部データバスから
カウンタへのデータの書き込みか、カウンタデー
タの読み出しかの制御を行なう。またアドレスコ
ントロールからの信号を受けて、内部データバス
とカウンタの間のデータのやり取りをイネーブル
にするかデイスイネーブルにする。バツテリーチ
エツク２４は本デバイスの電源電圧が規定値以下
に下がつたことを検出し、インタラプトリクエス
トコントロールに信号を得える。検出電圧は外部
に付加する抵抗値の選択により任意に選ぶことが
できる。オートカレンダ２５は大の月、小の月、
および平年、うるう年の区別により日カウンタ、
月カウンタを自動修正する為の機構でありシステ
ム始動に時刻セツトを１度行なつておけばその後
は月が変つた場合にもカレンダは自動修正され
る。インターバルユニツトセレクト２７は本デバ
イスをインタバルタイマとして使用する場合イン
タバルの設定単位を選択する選択回路であり、設
定単位は1/10秒、１秒、１分、１時間の４つがあ
る。インタバルセツトダウンカウンタ２６はイン
タバルセレクトにより選択されたインタバル設定
単位のクロツク信号を受け、プログラムによりデ
ータバス８に送信されたタイマ設定データを入力
してこのデータに基づくカウント値がセツトさ
れ、このカウンタ値からカウントダウンされてゆ
き０を検出した時に割込み要求信号をインタラプ
トリクエストコントロール７を与えるタイマ用カ
ウンタである。インタバルセツトダウンカウンタ
２６の内部データバス８とのデータのやりとりは
計時カウンタと同様であり、タイマの設定時刻は
インタバルユニツトセレクト２７により選択され
たクロツク信号の時間単位とセツトされたカウン
ト値に基づいて決定される。
CPUアドレスバス１からリード／ライトロジ
ツクのCS端子にチツプセレクト信号が入ると、
本デバイスが８ビツトマイクロコンピユータシス
テム内の入出力ポートアレイの１つとして選ばれ
る。そしてCPUコントロールバス２からWRか
RDに信号が入ることにより、内部にデータを書
き込むか、内部のデータを読み出す事ができる。
その読み書きの対象となる各カウンタ及びインタ
バルユニツトセレクト２７の計８個の機能ブロツ
クの選択はCPUアドレスからのデータA0，A1，
A2によりなされる。また本デバイバスにはCPU
に対して外部割込み要求信号を発生するインタラ
プトリクエストコントロール８機能によりバツテ
リ電圧が規定以下になつたことを検出した場合と
設定したタイムインタバルにインタバルセツトダ
ウンカウンタ２６が達した場合に外部割り込み信
号を発生する。
ツクのCS端子にチツプセレクト信号が入ると、
本デバイスが８ビツトマイクロコンピユータシス
テム内の入出力ポートアレイの１つとして選ばれ
る。そしてCPUコントロールバス２からWRか
RDに信号が入ることにより、内部にデータを書
き込むか、内部のデータを読み出す事ができる。
その読み書きの対象となる各カウンタ及びインタ
バルユニツトセレクト２７の計８個の機能ブロツ
クの選択はCPUアドレスからのデータA0，A1，
A2によりなされる。また本デバイバスにはCPU
に対して外部割込み要求信号を発生するインタラ
プトリクエストコントロール８機能によりバツテ
リ電圧が規定以下になつたことを検出した場合と
設定したタイムインタバルにインタバルセツトダ
ウンカウンタ２６が達した場合に外部割り込み信
号を発生する。
以上の例にみられるように本デバイバスは、マ
イクロコンピユータシステムの周辺デバイスとし
てインタフエースされる為、システム開発をする
上で非常に汎用性に富んでいる。応用分野として
はリアルタイム処理で行なうシステムを全般にわ
たつて使用できる。すなわちシステムとして計時
機能を必要とするもの、あるいはタイムインタバ
ル機能を必要とするもの全てに適用できる。特
に、タイムインタバル機能はタイマにセツトした
カウント値とカウントダウンするクロツク信号の
時間単位によりタイマの設定時刻が自由に設定で
き、汎用性に優れている。
イクロコンピユータシステムの周辺デバイスとし
てインタフエースされる為、システム開発をする
上で非常に汎用性に富んでいる。応用分野として
はリアルタイム処理で行なうシステムを全般にわ
たつて使用できる。すなわちシステムとして計時
機能を必要とするもの、あるいはタイムインタバ
ル機能を必要とするもの全てに適用できる。特
に、タイムインタバル機能はタイマにセツトした
カウント値とカウントダウンするクロツク信号の
時間単位によりタイマの設定時刻が自由に設定で
き、汎用性に優れている。
第１図は、本発明のプログラマブルなリアルタ
イムクロツク及びインタバルタイマとのシステム
インタフエースのブロツク図である。
イムクロツク及びインタバルタイマとのシステム
インタフエースのブロツク図である。
Claims (1)
- １ CPUシステムと接続されるデータバスと、
発振分周回路と、該発振分周回路の出力信号に基
づき計時動作を行うと共に前記データバスとの間
で時刻データの入力又は出力を行う複数の計時カ
ウンタと、前記データバスから入力するタイマ設
定データに基づきカウント値が設定されると共に
カウント動作に必要なクロツク信号が供給され、
前記クロツク信号の時間単位及び前記カウント値
に基づいて決まるタイマの設定時刻の到来時に前
記CPUシステムに割込み要求信号を出力するタ
イマ用カウンタと、前記タイマ用カウンタに供給
する前記クロツク信号を前記複数の計時カウンタ
の出力信号の中から選択する選択回路とを具備す
ることを特徴とするリアルタイムクロツク。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP55158721A JPS5782787A (en) | 1980-11-11 | 1980-11-11 | Real time clock |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP55158721A JPS5782787A (en) | 1980-11-11 | 1980-11-11 | Real time clock |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1282379A Division JPH02193097A (ja) | 1989-10-30 | 1989-10-30 | リアルタイムクロック |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5782787A JPS5782787A (en) | 1982-05-24 |
| JPS6360873B2 true JPS6360873B2 (ja) | 1988-11-25 |
Family
ID=15677888
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP55158721A Granted JPS5782787A (en) | 1980-11-11 | 1980-11-11 | Real time clock |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5782787A (ja) |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS52142547A (en) * | 1976-05-21 | 1977-11-28 | Seiko Instr & Electronics Ltd | Electronic digital timepiece |
| JPS54160281A (en) * | 1978-06-07 | 1979-12-18 | Sanyo Electric Co Ltd | Load control unit |
| JPS5557177A (en) * | 1978-10-23 | 1980-04-26 | Seiko Instr & Electronics Ltd | Digital timer |
-
1980
- 1980-11-11 JP JP55158721A patent/JPS5782787A/ja active Granted
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS52142547A (en) * | 1976-05-21 | 1977-11-28 | Seiko Instr & Electronics Ltd | Electronic digital timepiece |
| JPS54160281A (en) * | 1978-06-07 | 1979-12-18 | Sanyo Electric Co Ltd | Load control unit |
| JPS5557177A (en) * | 1978-10-23 | 1980-04-26 | Seiko Instr & Electronics Ltd | Digital timer |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5782787A (en) | 1982-05-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5630172A (en) | Data transfer control apparatus wherein an externally set value is compared to a transfer count with a comparison of the count values causing a transfer of bus use right | |
| US4638457A (en) | Method and apparatus for the non-volatile storage of the count of an electronic counting circuit | |
| JPH0212442A (ja) | 誤書き込み防止機能を備えたｉｃカード | |
| JPS61503059A (ja) | 計時装置及び方法 | |
| EP0535615B1 (en) | Single chip microcomputer having two kinds of timer functions | |
| EP0729088A2 (en) | Single chip microcomputer having a plurality of timer counters | |
| US4330840A (en) | Multi-function electronic digital watch | |
| US6134187A (en) | Real-time clock device suitable for portable computer having auto power-on function | |
| CA2137511C (en) | Dynamically programmable timer-counter | |
| JPS6360873B2 (ja) | ||
| CN1329831C (zh) | 微型计算机及其评价装置 | |
| JPH02193097A (ja) | リアルタイムクロック | |
| EP0660207B1 (en) | Microprocessor control system and postage metering system comprising such control system | |
| KR910003420B1 (ko) | 팩시밀리 시스템에서의 시각설정 및 시각 에러발생시 복구방법 | |
| JPS6348351B2 (ja) | ||
| JPH10233094A (ja) | メモリ素子のリフレッシュ回路 | |
| JPS62272334A (ja) | ウオツチドツグタイマ | |
| JPS6216715Y2 (ja) | ||
| JP2023161717A (ja) | リアルタイムクロックモジュール | |
| JPS6230392B2 (ja) | ||
| JPH0226068Y2 (ja) | ||
| JPS63268058A (ja) | マイクロコンピユ−タ | |
| JPH0520474A (ja) | １チツプマイクロコンピユータ | |
| JPS6110231Y2 (ja) | ||
| JPH0434477Y2 (ja) |