JPS61502429A - マイクロコンピユ−タシステム用外部インタフエ−ス制御回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるため要約のデータは記録されません。

Description

【発明の詳細な説明】 マイクロコンピュータシステム用 外部インタフェース制御回路 発明の背景 本発明は、一般的にはデータ処理システム用外部インタフェース回路に関するも のであり、更に詳しく云うと外部デバイスをマイクロコンピュータに結合させる ための被制御インタフェースに関する。

先行技術のコンピュータシステムにおいては、インタフェース回路および周辺装 置はアトし・ス、データおよび制御線を含むバッファリングインタフェース信号 によってそのようなシステムに一般に追加されている。そのようなシステムでは 、インタフェース回路はコンピュータシステムがオンに切換えられるとパワーア ップされる。Ｒ３−２３２インタフエースのような専用インタフェースもまた開 発されており、その場合には特殊なデバイスが必要であり特殊なデータ転送プロ トコルが用いられる。しかし、これらの先行技術コンピュータシステムは、外部 デバイス又は周辺装置の有無によって規則正しい方法でパワーアップ又はパワー ダウンされる被制御インタフェースを有しない。

発明の目的および要約 従って、本発明の目的は、データ処理回路を外部デバイスに結合させる改良され たインタフェース制御回路を提供することである。

本発明のもう１つの目的は、その有無および作動状態に応じて外部デバイスをパ ワーアップおよびパワーダウンする改良されたインタフェース制御回路を提供す ることである。

簡単に述べると、本発明はデータ処理回路を外部デバイスに結合させるインタフ ェース制御回路を含む。外部デバイスはそれがインタフェース制御回路に結合さ れると表示信号を発生させる回路を含み、また電源の外部デバイスへの投入に応 答し”で作動可能信号を発生させる回路も含む。インタフェース制御回路は電源 制御信号に応答して電源を外部デバイスに投入する回路、およびインタフェース 制御信号に応答してインタフェース・信号をデータ処理回路から外部デバイスに 印加する回路を含む。

データ処理手段は外部デバイス表示信号に応答して電源制御信号を発生させ、外 部デバイス作動可能信号に応答してインタフェース制御信号を発生させる。従っ て外部デバイス表示信号が外部デバイスからインタフェース制御回路に結合され たことを示し外部デバイスが作動可能信号を発生させるまでは、電源およびデー タ処理回路からのインタフェース信号はいづれも外部デバイスに印加されない。

図面の簡単な説明 第１図は、本発明を具体化した外部デバイスおよびマイクロコンピュータシステ ムのブロック図である。

第２図は、第１図のバス制御回路の詳細な回路図である。

第３図は、第１図の代表的な外部デバイスの詳細な回路図である。

第４図は、外部デバイスを制御するために第１図のマイクロコンピュータによっ て実行されるプロセスステップのフローチャートである。

第５図は、第１図のマイクロコンピュータシステムと外部デバイスとの間に結合 された選択された信号のためのタイミング図である。

好ましい実施例の詳細な説明 第１図には本発明を具体化したマイクロコンピュータシステム１００に結合され ている外部デバイス８００を含むデータ処理システムが示されている。外部デバ イス８００は例えば固定メモリ、ランダムアクセスメモリ、プリンタ、ライトペ ン、ＭＯＤＥＭＳ、その他のデータ処理周辺装置などの多数の周辺装置のうらの どれでもよい。マイクロコンピュータシステム１００はマイクロコンピュータ１ ０２．バス制御回路１０４２周辺インタフェースアダプタおよび電源スィッチ１ ０８を含む。

本発明の好ましい実施例においては、マイクロコンピュータ１０２はモトローラ 型Ｍ６８０１シングルチップマイクロコンピュータであるが、任意の適当なコン ピュータ又はマイクロコンピュータを本発明を実施する場合に利用できる。周辺 インタフェースアダプタ１０６はモトローラ型ＭＣ１４６８３２ＰＩＡである。

電源スィッチｌＯ８は＋７．５■バツテリによって与えられるＶ。０を５■の＋ ■に変換するインターシル型ＩＣＬ７６６３プログラマブル電圧調整器であるこ とが好ましい。

＊ 電源スィッチ１０８はＰＳＣ制御信号に応答してオン又はオフになる。電源スィ ッチ１０８はマイクロコンピュータシステム１００のＶＣＣ電源電圧から切換え られた＋Ｖ電源電圧を発生させる。バス制御回路１０４内の特殊な回路が第２図 に更に詳しく示されている。ＰＩＡ１０６はアドレス、データおよびｊｔｉｌＪ 御線によってマイクロコンピュータ−０２に結合されており、周辺装置使用禁止 信号Ｐ　Ｄ＊および周辺装置制御信号ｐｃを発生させ、バッファゲートにより外 部デバイス８００から作動可能／割込要求信号ＲＥＡＤＹ＊／ＩＲＱ＊および周 辺装置挿入信号ＰＩ＊を受信する。プルアップ抵抗はＲＥＡＤＹ”／ＩＲＱ＊信 号およびＰ　Ｉ”信号を対応する電源電圧に結合してこれらの信号を予め選択さ れた電圧状態に維持する。

次に第２図を参照すると、第１図のバス制御回路１０４の詳細な回路図が示され ている。マイクロコンピュータ−０からのＳＤＩはバス制御回路１０４によって 外部デバイス８００に結合される。マイクロコンピュータ−０２と外部デバイス ８００の間でバス制御回路１０４によって結合されるすべての信号は＊ ＰＤ　信号によってゲートされるので、外部デバイス８００が使用禁止になると 、外部デバイス８００にバス制御回路１０４によって印加されたすべての信号は ２進零状態になる。バス制御回路１０４の好ましい実施例はＣＭＯＳデバイスか らなるので、外部デバイス８００に印加されるすべてのインタフェース信号はＣ ＭＯＳデバイスのＳＣＲラッチアップを防ぐために２進零状態にあることが好ま しい。更に、外部デバイス８００が存在しＲＦ、ＡＤＹ　信号でマイクロコンピ ュータシステム１００に応答しない限り、インタフェース信号は外部デバイス８ ００に印加されない。

更に詳しく第２図を参照すると、アドレス信号Ａ３−Ａ１７はＰＤ＊信号でゲー トされ、８つのゲートによって外部デｉ＜イス８００に印加され、それらのゲー トのうちの１つがブロック２０２に示されている。アドレス／データ信号Ａ　Ｄ 　Ｏ−Ａ　Ｄ　７またＰＤ＊信号でゲートされ、８つの双方向ゲートによって外 部デバイスに印加され、それらのゲートのうちの１つがブロック２０６に示され ている。ＡＤＯ−ＡＤ？上にあるアドレス信号はデマルチプレクス（ｄｅｓｕｌ ｔｉｐｌｅｘ）され、アドレス信号ＡＯ−Ａ７として外部デバイス８００に印加 するためラッチ２０４に記憶される。ラッチ２０４を使用可能にするための制御 信号はゲート２１０によって供給され、ゲート２０６の３状態ノ＜ツファを制御 するための制御信号はオアゲート２０８によって供給される。

インタフェース信号ＡＳ、Ｅ、Ｒ／Ｗ　も同様にそれぞれゲート２１２，２１３ ．２１４および２１５によってＰＤ＊でゲートされる。直列インタフェース信号 ＳＤＯおよびＳＤＩはそれぞれ３状態バツフア２２２および２２１によって結合 され、これらのバッファはＰＤ＊信号によって制御される。直列インタフェース 信号ＳＤＯおよびＳＤＩは例えばＲ３−２３２インタフエースのような直列デー タインタフェースを具えるために追加回路とともに用いてもよい。

次に第３図を参照すると、ランダムアクセスメモリ　（ＲＡＭ）３０２を含む外 部デバイス８００の詳細な回路図が示されている。ＲＡＭ３０２はアドレス復号 回路３０４および遅延ゲー１−３０８とともに、マイクロコンピュータシステム １００のコネクタ内に挿入可能氏なプリント回路基板上に具えてもよい。

挿入されると、信号ＰＩ　が接地され、ＲＡＭ３０２がマイクロコンピュータシ ステム１００内に挿入されたことを示す信号を与える。遅延回路３０８はＰＣ信 号および＋Ｖ雷電圧結合され、ＲＥ　Ａ　Ｄ　Ｙ＊倍信号発生させるため多数の 縦続バッファゲートを含んでいてもよい。アドレス復号回路３０４は、ＲＡＭ３ ０２に割当てられた特定のアドレスを復号するためアドレス・信号Ａ１３−Ａ１ ７および制御信−，ｒＡＶ　およびＰＣに結合される論理ゲートを含んでいても よい。アドレス信号ＡＯ−〜Ａ１２はＲＡＭ３０２のＡＯ〜Ａ１２人力に印加さ れる。データ信号ＡＤＯ−ＡＤ７はＲＡＭ３０２のデータ入力ＤＯ−Ｄ７に印加 される。制御信号Ｒ／Ｗ　およびＥはＲＡＭ３０２の入力Ｒ／Ｗ＊およびＣ３２ に印加される。更に、制御信号Ｅは反転ゲート３０６に結合され、ＲＡＭ３０２ の入力ＯＥ　に印加される。ＲＡＭ３０２は日立ＨＮ　６２６４型８ＫＸ８ＲＡ Ｍでもよい。

本発明によると、マイクロコンピュータシステムがそれによって与えられるメモ リ位置を用いる必要がある場合には、マイクロコンピュータシステム１００によ ってパワーアップされる。

従って例えば大きなスクラッチパッドメモリを特徴とする特定のサブルーチンが マイクロコンピュータ−０２によって実行されると、ＲＡＭ３０２がパワーアッ プされるかもしれない、＋■主電源らの電流ドレインを保存することが望ましい ので、ＲＡＭ３０２はその特定のサブルーチンが実行される時だけパワーアップ される必要がある。本発明のこの独特な特徴は、一般にバッテリから供給される ＋■主電源らの電流ドレインを最少にする。プリンタ、固定メモリ、電話線ＭＯ ＤＥＭｓ、ＲＦＭＯＤＥＭｓ、　ライトベンおよびその他のデータ処理装置など の他の多くの種類の外部デバイス８００をマイクロコンピュータシステム１００ とともに用いてもよい。

第４図には、外部デバイス８００がパワーアップおよびパワーダウンされると実 行されるプロセスステップの詳細なフローチャートが示されている。外部デバイ ス８００がパワーアップされると、第４図のフローチャートが開始ブロック４０ ２において入力される。判断ブロック４０４においては、ＰＩ＊信号が２進零状 態を有しているかどうかを知るた砺にチェックが行われる。もし２進零状態を有 していないと、Ｎｏ分岐が復帰（＊ ｒｅ　ｔｕｒｎ）へ進む。ＰＩ　信号が２進１状態を有している場合には、外部 デバイスはマイクロコンピュータシステム１００内に＊ 挿入されていない。ＰＩ　信号が２進零状態を有していると、Ｙ　Ｅ　Ｓ分岐が ブロック４１０へ進み、そこで周辺装置への電源＊ はＰＳＣ信号の２進零状態を発生されることによってオンになる０次にブロック ４１２において、０．５秒の遅延が生じて、外部デバイス８００がオンになって 安定するための時間を与える０次にブロック４１３においで、０．５秒タイマが 初期設定される。ＲＥＡＤＹ　信号が２進零状態かどうかを決定するためにＲＥ 　Ａ　Ｄ　Ｙ　信号が判断ブロック４１４においてチェックされる。もし２進零 状態にないと、Ｎｏ分岐は判断ブロック４１５へ進み、そこで０．５秒タイマが 切れたかどうかを決定するためにチェックが行われる。もしそのタイマが切れて いれは、ＹＥＳ分岐はブロック４２８へ進み、そこで電源はＰＳＣ信号の２進１ 状態を発生させることによってオフになる。さもなければＮｏ分岐が判断ブロッ ク４１４へ進む。

ＲＥＡＤＹ　信号が２進零状態を有すると、ＹＥＳ分岐は第４図の判断ブロック ４１４からブロック４１６へ進み、そこでバス制御回路１０４と外部デバイス８ ００との間のバス上のインタフェース信号はＰＤ　信号の２進１状態を発生させ ることによって使用可能にされる。その後ブロック４１８においてＰＣ信号に関 して２進ｌ状態が生じる。このＰＣ信号は外部デバイス８００を使用可能にする ために用いられる。第３図のＲＡＭの場合には、このＰＣ信号はアドレス復号回 路３０４によって復号されたＲＡＭアドレスの一部である。ブロック４２０にお いて２マイクロ秒タイマが初期設定される。次に判断ブロワ＊ り４２２において、ＲＥＡＤＹ　信号が２進１状態を有するかどうかを知るため にチェックが行われる。もし２進１状態を有していると、ＹＥＳ分岐が復帰へ進 み、外部デバイス８００が適当にパワーアップされていることを示ず。もしＲＥ ＡＤＹ＊信号が２進１状態を有しないと、Ｎｏ分岐が判断ブロック４２３へ進み 、そこで２マイクロ秒タイマが切れたかどうかを知るためにチェックが行われる 。もし切れていなければＮｏ分岐が判断ブロック４２２へ戻る。さもなければＹ ＥＳ分岐が４２４へ進み、外部デバイスをパワーダウンさせる。

ひとたび外部デバイス８００が適当にパワーアップされると、１？ＥＡＤＹ＊／ ＩＲＱ＊信号はマイクロコンピュータ−０２に割込むためのＩＲＱ＊信号として 処理される。ＩＲＱ＊信号の２進状態はサービスを要求するため外部デバイス８ ００によって２進零状態に変えられる。ひとたび外部デバイス８００がサービス されると、ＩＲＱ＊信号は変化して２進ｌ状態に戻る。

本発明の代わりの実施例によると、ブロック４２０．４２２および４２３は破線 ４３０によって示されているように／イイバスされてもよい。この操作モードで は、ＲＥＡＤＹ　、／［ＲＱ＊信号がＰ＊ Ｃ信号が２進ｌ状態ζ′変化した後も２進零状態ととどまっていると、ＲＥＡＤ Ｙ＊／Ｉ　ＲＱ＊信号は即時サービス要求として処理される。ひとたびサービス されると列部デバイス８００はＲＥＡＤＹ＊／Ｉ　ＲＱ＊信号を２進１状態に変 える。この独特な操作モ・−ドは本発明の好まｊ２い実施例に利用されている。

外部デバイス８００がパワーダウンされると、ブロック４０６．４２４．および ４２８がマイクロコンピュータ夕１０２によって実行される。外部デバイス８０ ０が必要とされない場合、又は外部デバイス８００がパワーアップ順序の期間中 にマイクロコンピュータ−０２によって実行されたプロセスステップに適当に応 答しない場合には、外部デバイス８００はパワーダウンされるかもしれない。換 言すると、外部デバイス８００がＲＥＡＤＹ＊信号の２進状態を適当に順序づけ しないと、外部デバイスはパワーダウンされる。ＹＥＳ分岐が判断ブロック４１ ５又は判断ブロック４２３から進むと、外部デバイスはパワーダウンされる。パ ワーダウンプロセスの期間中に、ＰＣ信号の２進零状態がブロック４２４におい て発生ずる。次にブロック４２６において、バス制御回路１０４と外部デバイス ８００との間のバスはＰ　Ｄ　信号の２進零状態を発生さゼることによって使用 禁ｌ二にされる。最後に、外部デバイス８００への電源は＊ ブロック４２８においてＰＳＣ信号の２進ｌ状態を発生さ七゛る、二とによって オフされる。

本発明の更にもう１−）の特徴によると、外部デバイスは使用されてはいない時 にはパワーダウンされる必要はなく、使用禁止にするだけでよい。この操作モー ドはマイクロコンピュータ−０２がブＩ′Ｉツク８０Ｇ、８２４および８２６を 実行する場合に用いられる。このモードではブロック８２４においてＰＣＣ信 号の２進零状態が生じ、グロック８２６においてＰＤ　信号の２進零状態が生じ る。外部デバイス８００がサービスを要求すると、ＲＥＡＤＹ　／ＩＲＱ＊信号 の２進状態は変化してマイク＊ ロコンピューター０２に割込むことができる。ひとたび割込まれると゛マイクロ コンピューター０２は開始ブロック４０２で始まるパワーアップフローチャー１ ・を実行する。

第４図のフローチ・ヤードは外部デバイス８００をパワーアップおよびパワーダ ウンするためマイクロコンピュータによって実行されるプロセスステップの詳細 な説明を与える。第４図のフローチャートのプロセスステップを適当な従来のマ イクロコンピュータの適当な命令に符号化することは当業者にとっては単なる機 械的ステップにすぎない。電気回路図に対する類推によると、第４図の詳細なフ ローチャートは、電気回路部品の正確な部品値の規定がブロック又はフローチャ ートのための正確なコンピュータ命令の規定に対応する電気回路用の詳細な概略 図に相当する。

次に第５図に参照すると、マイクロコンピュータシステム１００と外部デバイス ８００との間に結合される選択された制御信号のタイミング図が示されている。

波形５０４は電源スイン＊ チ１０８をオンおよびオフにするＰＳＣ信号を示す、ｐｓｃが２進零状態を有す ると、電源スィッチ１０８によって＋■が外部デバイス８００に印加される。パ ワーアッププロセスの前に２進零状態が波形５１０によって示されているＰ　Ｉ ＊　信号上に外部デバイス８００によって発生する。次に２進零状態がＰＳＣ＊ ＳＣ上信号上る。次に、波形５１２によって示されているＲＥＡＤＹ　信号が２ 進１状態から２進零状態に変化する。

次に、ＰＤ”信号が波形５０６によって示されているように２進零状態から２進 １状態に変化し、バス制御回路１０４と外部デバイス８００との間のバスを使用 可能にする。

次に、波形５０８によって示されているＰＣ信号が２進零状態から２進ｌ状態に 状態を変え、外部デバイス８００の動作を可能にする。外部デバイス８００をパ ワーダウンさせたいと希望する場合には、ＰＣ信号が２進１状態から２進零状態 に変化し、その後でＰＤ　信号が２進１状態がら２進零状態に変化し、最後にｐ ｓｃ　信号が２進零状態から２進１状態に変化する。

第５図の波形によって示されている信号の２進状態の変化は示されている順序で 起きるが、２進状態の変化間の時間はマイクロコンピュータシステム１０ｏと外 部デバイス８００の両方の実際の遅延に応じて変化するかもしれない。

要約すると、データ処理回路を外部デバイスに結合させる独特なインタフェース 制御回路が説明されている。外部デバイスが存在する場合にのみインタフェース 回路がパワーアップすることを保証しインタフェース信号の状態が制御されてイ ンタフェース制御回路内のデバイスの破壊を防ぐことを保証する独特のプロセス によって、外部デバイスはパワーアップおよびパワーダウンされる。本発明のイ ンタフェース回路は、デバイス処理回路が外部データに対してインタフェースを とる任意の応用例に利用できる。

国際調査報告

Claims (1)

1. 【特許請求の範囲】 １．外部手段がインタフエース回路に結合される場合、表示信号を発生させる手 段および外部デバイスヘの電源の投入に応答して作動可能信号を発生させる手段 を有する外部デバイスに処理手段インタフエース信号を結合させるインタフエー ス制御回路にして、 電源制御信号に応答して電源を外部デバイスに投入する手段と、 インタフエース制御信号に応答して処理手段インタフエース信号を外部デバイス に印加する手段と、外部デバイス表示信号に応答して電源制御信号を発生させ、 外部デバイス作動可能信号に応答してインタフエース制御信号を発生させる処理 手段と、を具えるインタフエース制御回路． ２．前記処理手段は外部デバイス表示信号のないことに応答して前記電源投入手 段を使用禁止にし、それによつて外部デバイスから電力を除去する前記第１項に よるインタフエース制御回路。 ３．前記処理手段は外部デバイス表示信号のないことに応答して前記電源投入手 段および前記インタフエース信号印加手段を使用禁止にし、それによつて外部デ バイスから電力および処理手段インタフエース信号を除去する前記第１項による インタフエース制御回路。 ４．外部デバイスの作動可能信号発生手段は外部デバイスヘの電源の投入に応答 して作動可能信号の状態を第１状態から第２状態に変え、その後でデバイス制御 信号に応答して作動可能信号の状態を第２状態から第１状態に変え、前記処理手 段は外部デバイス作動可能信号の第１状態から第２状態への変化に応じてインタ フエース制御信号を発生させ、その後に前記外部デバイスにサービスするためデ バイス制御信号を発生させる前記第１項によるインタフエース制御回路。 ５．前記処理手段は外部デバイス表示信号のないことに応答して前記電源投入手 段を使用禁止にし、それにより外部デバイスから電力を除去する前記第４項によ るインタフエース制御回路。 ６．前記処理手段は外部デバイス作動可能信号の状態の第２状態から第１状態へ のその後の変化がないことに応答して前記電源投入手段および前記インタフエー ス信号印加手段を使用禁止にし、それにより外部デバイスから電力および処理手 段インタフエース信号を除去する前記第４項によるインタフエース制御回路。 ７．外部デバイスが使用されていない場合には前記処理手段が前記インタフエー ス信号印加手段を使用禁止にする前記第１項によるインタフエース制御回路。 ８．前記処理手段は外部デバイス作動可能信号の状態の変化に応答して前記イン タフエース信号を再び使用可能にする前記第１項によるインタフエース制御回路 。 ９．前記処理手段は更に外部デバイス作動可能信号に応答してデバイス制御信号 を発生させ、前記外部デバイスはデバイス制御信号に応答してその動作を可能に する手段を含む前記第１項によるインタフエース制御回路。 １０．前記インタフエース信号印加手段は、処理手段インタフエース信号とイン タフエース制御信号とを組合せて複合信号を発生させ外部デバイスに印加する手 段を含む前記第１項によるインタフエース制御回路。 １１．前記処理手段は外部デバイス作動可能信号の状態のその後の変化に応答し て前記外部デバイスにサービスする前記第１項によるインタフエース制御回路。 １２．（ａ）（ｉ）外部デバイスが存在することを示す表示信号を発生させる手 段と、 （ｉｉ）外部デバイスヘの電源役人に応答して作動可能信号を発生させる手段と を含む、 外部デバイスと、 （ｂ）インタフエース信号を発生させ、外部デバイス表示信号に応答して電源制 御信号を発生させ、外部デバイス作動可能信号に応答してインタフエース制御信 号を発生させる処理手段と、 （ｃ）（ｉ）電源制御信号に応答して電源を外部デバイスに投入する手段と、 （ｉｉ）インタフエース制御信号に応答して処理手段インタフエース信号を外部 デバイスに印加する手段とを含む、前記処理手段を前記外部デバイスに結合させ るインタフエース制御回路との組合せからなる システム。 １３．前記処理手段は外部デバイス表示信号のないことに応答して前記電源投入 手段を使用禁止にし、それによつて外部デバイスから電力を除去する前記第１２ 項によるシステム。 １４．前記処理手段は外部デバイス表示信号のないことに応答して前記電源投入 手段および前記インタフエース信号印加手段を使用禁止にし、それによつて外部 デバイスから電力および処理手段インタフエース信号を除表する前記第１２項に よるシステム。 １５．作動可能信号発生手段は外部デバイスヘの電源投入に応答して作動可能信 号の状態を第１状態から第２状態に変え、その後デバイス制御信号に応答して作 動可能信号の状態を第２状態から第１状態に変え、前記処理手段は外部デバイス 作動可能信号の状態の第１状態から第２状態への変化に応答してインタフエース 制御信号を発生させ、その後デバイス制御信号を発生させて前記外部デバイスに サービスする前記第１２項によるシステム。 １６．前記処理手段は外部デバイス表示信号のないことに応答して前記電源投入 手段を使用禁止にし、それにより外部デバイスから電力を除去する前記第１５項 によるシステム。 １７．前記処理手段は外部デバイス信号の状態の第２状態から第１状態へのその 後の変化のないことに応答して前記電源投入手段および前記インタフエース信号 印加手段を使用禁止にし、それにより外部デバイスから電力および処理手段イン タフエース信号を除去する前記第１５項によるシステム。 １８．外部デバイスが使用されていない時には前記処理手段が前記インタフエー ス信号印加手段を使用禁止にする前記第１２項によるシステム。 １９．前記処理手段は外部デバイス作動可能信号の状態の変化に応答して前記イ ンタフエース信号印加手段を再び使用可能にする前記第１８項によるシステム。 ２０．前記処理手段は更に外部デバイス作動可能信号に応答してデバイス制御信 号を発生させ、前記外部デバイスはデバイス制御信号に応答してその動作を使用 可能にする手段を含む前記第１２項によるシステム。 ２１前記インタフエース信号印加手段は、処理手段インタフエース信号とインタ フエース制御信号とを組合せて複合信号を発生させて外部デバイスに印加する手 段を含む前記第１２項によるシステム。 ２２．前記処理手段は外部デバイス作動可能信号の状態のその後の変化に応答し て前記外部デバイスにサービスする前記第１２項によるシステム。 ２３．電源制御信号に応答じて電源を外部デバイスに投入するステツプと、 インタフエース制御信号に応答して処理手段インタフエース信号を外部デバイス に印加するステツプと、外部デバイス表示信号に応答して電源制御信号を発生さ せるステツプと、 外部デバイス作動可能信号に応答してインタフエース制御信号発生させるステツ プとを含む、 外部デバイスが前記インタフエース回路に結合されると表示信号を発生させる手 段および電源の外部デバイスヘの投入に応答して作動可能信号を発生させる手段 を有する外部デバイスに処理手段インタフエース信号を結合させる方法。 ２４．外部デバイス表示信号のないことに応答して前記電源投入手段を使用禁止 にし、それによつて電力を外部デバイスから除去するステツプを更に含む前記第 ２３項による方法。 ２５．外部デバイス表示信号のないことに応答して前記電源投入手段および前記 インタフエース信号印加手段を使用禁止にし、それによつて外部デバイスから電 源および処理手段インタフエース信号を除去するステツプを更に含む前記第２３ 項による方法。 ２６．外部デバイスの作動可能信号発生手段は外部デバイスヘの電源投入に応答 して作動可能信号の状態から第１状態から第２状態に変化させ、その後デバイス 制御信号に応答して作動可能信号の状態を第２状態から第１状態に変化させ、前 記インタフエース制御信号発生ステツプは外部デバイス作動可能信号の状態の第 １状態から第２状態への変化に応答してインタフエース制御信号を発生させ、そ の後デバイス制御信号を発生させて前記外部デバイスにサービスする前記第２３ 項による方法。 ２７．外部デバイス表示信号のないことに応答して前記電源投入手段を使用禁止 にし、それによつて外部デバイスから電力を除去するステツプを更に含む前記第 ２６項による方法。 ２８．外部デバイス作動可能信号の状態の第２状態から第１状態へのその後の変 化のないことに応答して前記電源投入手段および前記インタフエース信号印加手 段を使用禁止にし、それによつて外部デバイスから電力および処理手段インタフ エース信号を除去するステツプを更に含む前記第２６項による方法。 ２９．外部デバイスが使用されていない時に前記インタフエース信号印加手段を 使用禁止にするステツプを更に含む前記第２３項による方法。 ３０．外部デバイス作動可能信号の状態の変化に応答して前記インタフエース信 号印加手段を再び使用可能にするステツプを更に含む前記第２９項による方法。 ３１．外部デバイス作動可能信号に応答してデばイス制御信号を発生させるステ ツプを更に含み、前記外部デバイスはデバイス制御信号に応答してその動作を可 能にする手段を含む前記第２３項による方法。 ３２．前記インタフエース信号印加ステツプは処理手段インタフエース信号およ びインタフエース制御信号を組合せて複合信号を発生させ外部デバイスに印加す るステツプを含む前記第２３項による方法。 ３３．外部デバイス作動可能信号の状態のその後の変化に応答して前記外部デバ イスにサービスするステツプを更に含む前記第２３項による方法。 ３４．外部デバイスが存在する場合に表示信号を発生させる手段と、 外部デバイスヘの電源投入に応答して作動可能信号を発生させる手段とを含む、 処理装置インタフエース信号に結合されており、前記処理装置は外部デバイス表 示信号に応答して電源を外部デバイスに投入し、電源投入後所定の時間がたつて から処理装置インタフエース信号を外部デバイスに印加し、外部デバイス作動可 能信号に応答して前記外部デバイスにサービスする外部デバイス。 ３５．外部デバイスの作動可能信号発生手段は、外部デバイスヘの電源役人に応 答して作動可能信号の状態を第１状態から第２状態に変化させその後デバイス制 御信号に応答して作動可能信号の状態を第２状態から第１状態に変化させる手段 を含み、前記処理装置は外部デバイス作動可能信号状態の第１状態から第２状態 への変化に応答してインタフエース制御信号を発生させ、その後デバイス制御信 号を発生させて前記外部デバイスにサービスる前記第３４項によるシステム。 ３６．前記処理装置は外部デバイス表示信号かその後無いことに応答して電力を 外部デバイスから除去する前記第３５項による外部デバイス。 ３７．前記処理装置は外部デバイス作動可能信号の状態の第２状態から第１状態 への前記のその後の変化が無いことに応答して電源および処理装置インタフエー ス信号を外部デバイスから除去する前記第３５項による外部デバイス。 ３８．前記処理装置は外部デバイスか使用されていない時にはデバイス制御信号 を除去する前記第３５項による外部デバイス。 ３９．前記作動可能信号発生手段は外部デバイス作動可能信号の状態を変化させ てサービスを要求する手段を含み、前記処理装置は外部デバイス作動可能信号の 状態の変化に応答してデバイス制御信号を再び印加し前記外部デバイスにサービ スする前記第３８項による外部デバイス。 ４０．外部デバイスがサービスされていないと前記処理装置が前記インタフエー ス信号を除去する前記第３４項による外部デバイス。 ４１．前記作動可能信号発生手段は作動可能信号の状態を変化させてサービスを 要求する手段を含み、前記処理装置は外部デバイス作動可能信号の状態の変化に 応答して前記インタフエース信号を再び印加して前記外部デバイスにサービスす る前記第４０項による外部デバイス。 ４２．前記処理手段は外部デバイス作動可能信号に応答してデバイス制御信号を 発生させ、外部デバイスはデバイス制御信号に応答してその動作を可能にする手 段を含む前記第３４項による外部デバイス。 ４３．外部デバイスが使用されていない時には前記処理装置がデバイス制御信号 を除去する前記第４２項による外部デバイス。 ４４．前記作動可能信号発生手段は作動可能信号の状態を変化させてサービスを 要求する手段を含み、前記処理装置は外部デバイス作動可能信号の状態の変化に 応答してデバイス制御信号を再び印加し前記外部デバイスにサービスする前記第 ４３項による外部デバイス。 ４５．前記作動可能信号発生手段は作動可能信号の状態を変化させてサービスを 要求する手段を含み、前記処理装置は外部デバイス作動可能信号の状態のその後 の変化に応答して前記外部デバイスにサービスする前記第３４項による外部デバ イス。 ４６．外部デバイスがサービスされていない時には前記処理手段がデバイス制御 信号を除去する前記第４項によるインタフエース制御回路。 ４７．前記作動可能信号発生手段は作動可能信号の状態を変化させてサービスを 要求する手段を含み、前記処理手段は外部デバイス作動可能信号の状態の変化に 応答してデバイス制御信号を再び印加し前記外部デバイスにサービスする前記第 ４６項によるインタフエース制御回路。 ４８．外部デバイスがサービスされていない時には前記処理手段がデバイス制御 信号を除去する前記第１５項によるシステム。 ４９．前記作動可能信号発生手段は作動可能信号の状態を変化させてサービスを 要求する手段を含み、前記処理手段は外部デバイス作動可能信号の状態の変化に 応答してデバイス制御信号を再び印加し、前記外部デバイスにサービスする前記 第４８項によるシステム。 ５０．前記インタフエース制御信号発生ステツプは、外部デバイスがサービスさ れていない時にはデバイス制御信号を除去するステツプを含む前記第２６項によ る方法。 ５１．前記作動可能信号発生手段は作動可能信号の状態を変化させてサービスを 要求する手段を含み、前記インタフエース制御信号発生ステツプは外部デバイス 作動可能信号の状態の変化に応答してデバイス制御信号を再び印加し前記外部デ バイスにサービスするステツプを含む前記第５０項による方法。