KR860700166A - 마이크로 컴퓨터 시스템용 외부 인터페이스 제어회로 - Google Patents

마이크로 컴퓨터 시스템용 외부 인터페이스 제어회로

Info

Publication number
KR860700166A
KR860700166A KR1019860700075A KR860700075A KR860700166A KR 860700166 A KR860700166 A KR 860700166A KR 1019860700075 A KR1019860700075 A KR 1019860700075A KR 860700075 A KR860700075 A KR 860700075A KR 860700166 A KR860700166 A KR 860700166A
Authority
KR
South Korea
Prior art keywords
external device
signal
state
interface
response
Prior art date
Application number
KR1019860700075A
Other languages
English (en)
Inventor
프레드릭 피커트(외 2) 윌리암
Original Assignee
빈센트 죠셉 로너
모토로라 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 빈센트 죠셉 로너, 모토로라 인코포레이티드 filed Critical 빈센트 죠셉 로너
Publication of KR860700166A publication Critical patent/KR860700166A/ko

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G06F13/4063—Device-to-bus coupling
    • G06F13/4068—Electrical coupling
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/06—Addressing a physical block of locations, e.g. base addressing, module addressing, memory dedication
    • G06F12/0646—Configuration or reconfiguration
    • G06F12/0684—Configuration or reconfiguration with feedback, e.g. presence or absence of unit detected by addressing, overflow detection

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Software Systems (AREA)
  • Power Sources (AREA)

Abstract

내용 없음

Description

마이크로 컴퓨터 시스템용 외부 인터페이스 제어회로
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 외부 장치 및 본 발명을 구체화 한 마이크로컴퓨터 시스템의 블록 다이어그램.

Claims (51)

  1. 외부 장치가 인터페이스회로에 연결되어 있을때 지시신호를 발생시키기 위한 수단 및 외부 장치로의 전력인가에 응답하여 준비 신호를 발생시키기 위한 수단을 갖는 외부 장치에 처리 수단 인터페이스 신호를 연결시키기 위한 인터페이스 제어회로에 있어서, 전력제어 신호에 응답하여 외부 장치에 전력을 인가하기 위한 수단, 인터페이스 제어 신호에 응답하여 외부 장치에 처리수단 인터페이스 신호를 인가하기 위한 수단 및 전력제어 신호르 발생시키기 이해 외부 장치 지시 신호에 응하며 또하 인터페이스 제어 신호를 발생시키기 위해 외부 장치 준비 신호에 응하는 처리 수단을 포함하고 있는 것을 특징으로 하는 마이크로 컴퓨터 시스템용 외부 인터페이스 제어회로.
  2. 제1항에 있어서, 상기 처리 수단이 상기 전력 인가 수단을 불능시키기 위해 외부 장치 지시신호의 부재에 응답하므로서 외부 장치로 부터 전력이 제거되는 것을 특징으로 하는 마이크로 컴퓨터 시스템용 외부 인터페이스 제어회로.
  3. 제1항에 있어서, 상기 처리 수단이 상기 전력 인가 수단 및 상기 인터페이스 신호 인가 수단을 불능시키기 위한 외부 장치 지지신호의 부재에 응답하므로서 외부 장치로서 전력 및 처리수단 인터페이스 신호가 제거되는 것을 특징으로 하는 마이크로 컴퓨터 시스템용 외부 인터페이스 제어회로.
  4. 제1항에 있어서, 외부 장치의 준비 신호 처리 수단이 준비 신호의 상태를 외부 장치로의 전력 인가에 응답하여 제1상태에서 제2상태로 변화시키며, 그런뒤에 장치 제어 신호에 응답하여 준비 신호의 상태를 제2상태에서 제1상태로 변화시키며, 상기 처리수단이 인터페이스 제어 신호를 발생시키기 위해 외부장치 준비 신호의 상태가 제1상태에서 제2상태로의 변화에 응답하며, 그런뒤에 상기 외부 장치를 서비스하기위해 장치 제어 신호를 발생시키는 것을 특징으로 하는 마이크로 컴퓨터 시스템용 외부 인터페이스 제어회로.
  5. 제4항에 있어서, 상기 처리 수단이 상기 전력 인가 수단을 불능시키기 위해 외부 장치지시 신호의 부재에 응답하므로서, 외부 장치로부터 전력이 제거되는 것을 특징으로 하는 마이크로 컴퓨터 시스템용 외부 인터페이스 제어회로.
  6. 제4항에 있어서, 상기 처리 수단이 전력 인가수단 및 상기 인터페이스신호 인가 수단을 불능시키기 위해 외부 장치 준비 신호의 상태가 제2사애에서 제1상태로의 연속변화의 부재에 응답하므로서, 외부 장치로부터 전력 및 처리수단 인터페이스 신호가 제거되는 것을 특징으로 하는 마이크로 컴퓨터 시스템용 외부 인터페이스 제어회로.
  7. 제1항에 있어서, 외부 장치가 사용되지 않을때 상기 처리 수단이 상기 인터페이스 신호 인가 수단을 불능시키는 것을 특징으로 하는 마이크로 컴퓨터 시스템용 외부 인터페이스 제어회로.
  8. 제7항에 있어서, 상기 처리 수단이 상기 인터페이스 신호 인가 수다을 제능동시키기 위해 외부 장치 준비 신호의 상태 변화에 응답하는 것을 특징으로 하는 마이크로 컴퓨터 시스템용 외부 인터페이스 제어회로.
  9. 제1항에 있어서, 상기 처리 수다이 장치 제어 신호를 발생시키기 위해 외부 장치 준비 신호에 응답하며, 상기 외부 장치가 그것의 동작을 능동시키기 위해 장치 제어 신호에 응하는 수단을 포함하는 것을 특징으로 하는 마이크로 컴퓨터 시스템용 외부 인터페이스 제어회로.
  10. 제1항에 있어서, 상기 인터페이스 신호 인가 수단이 외부 장치로의 인가를 위한 결합된 신호를 발생시키기 위하여 처리 수단 인터페이스 신호와 인터페이스 제어 신호를 결합시키는 수당르 포함하는 것을 특징으로 하는 마이크로 컴퓨터 시스템용 외부 인터페이스 제어회로.
  11. 제1항에 있어서, 상기 처리수단이 외부장치를 서비스하기 위해 외부 장치 준비 신호 상태의 연속 변화에 응답하는 것을 특징으로 하는 마이크로 컴퓨터 시스템용 외부 인터페이스 제어회로.
  12. 외부장치가 존재하지 않는다는 것을 지시하는 지시신호를 발생시키는 수단 및 외부 장치로의 전력인가에 응답하여 준비 신호를 발생시키는 수단을 포함하는 외부 장치와, 이터페이스 신호를 발생시키며 전력제어 신호를 밸상새키기 위해 외부 장치 지시 신호에 응답하고 인터페이스 제어신호를 발생시키기 위해 외부 장치 준비 신호에 응답하는 처리 수단과, 전력 제어 신호에 응답하여 외부 장치로 전력을 인가시키는 수단 및 인터ㅔㅍ이스 제어 신호에 응답하여 외부장치에 처리 수단 인터페이스 신호를 인가시키기 위한 수단을 포함하여 상기 외부 장치에 상기 처리 수단을 연결시키기 위한 인터페이스 제어회로등으로 이루어진 것을 특징으로 하는 마이크로 컴퓨터 시스템.
  13. 제12항에 있어서, 상기 처리 수단이 상기 전원 인가 수단을 불능시키기 위해 외부 장치 지시의 부재에 응답하여, 그러므로써 외부 장치에서 전력이 제거되는 것을 특징으로 하는 마이크로 컴퓨터 시스템.
  14. 제12항에 있어서, 상기 처리 수단이 상기 전원 이가 수단 및 상기 인터페이스 신호 인가 수단을 불능시키기 위해 외부 장치지시 신호의 부재에 응답하는 것을 특징으로 하는 마이크로 컴퓨터 시스템.
  15. 제12항에 있어서, 외부 장치의 준비신호 발생 수단이 외부 장치로의 전력인가에 응답하여 준비신호의 상태를 제1상태에서 제2상태로 변화시키르로써 장치 제어신호에 응답하여 준비신호의 상태를 제2상태에서 제1상태로 변화시키고, 상기 처리 수단이 인터페이스 제어 신호를 발생시키기 위해 외부 장치 준비 신호의 상태가 제1상태에서 제2상태로의 변화에 응답하므로써 상기 외부 장치를 서비스하기 위한 장치 제어신호가 발생되는 것을 특징으로 하는 마이크로 컴퓨터 시스템.
  16. 제15항에 있어서, 상기 처리 수단이 상기 전원 인가 수단을 불능시키기 위해 외부 장치 지시 신호의 부재에 응답하므로서 외부장치에서 전력이 제거되는 것을 특징으로 하는 마이크로 컴퓨터 시스템.
  17. 제15항에 있어서, 상기 처리수단이 상기 전원 인가 수단 및 상기 인터페이스 신호 인가 수단을 불능시키기위해 외부 장치 준비 신호의 상태가 제2상태에서 제1상태로 연속 변화의 부내에 응답하므로써 외부 장치로부터 전력 및 처리 수단 인터레이스 신호가 제거되는 것을 특징으로 하는 마이크로 컴퓨터 시스템.
  18. 제12항에 있어서, 외부 장치가 사요되지 않을때 상기 처리수단은 상기 인터페이스 신호 인가수단을 불능시키는 것을 특징으로 하는 마이크로 컴퓨터 시스템.
  19. 제18항에 있어서, 상기 처리 수단이 상기 인터페이스 신호 인가 수단을 재-능공시키기 위해 외부장치 준비 신호의 변화에 응답하는 것을 특징으로 하는 마이크로 컴퓨터 시스템.
  20. 제12항에 있어서, 상기 처리 수단이 장치 제어 신호를 발생시키기 위해 외부 장치 준비 신호에 응답하며, 상기 외부 장치가 그것의 동작을 능동시키기 위해 장치 제어 신호에 응답하는 수단을 포함하는 것을 특징으로 하는 마이크로 컴퓨터 시스템.
  21. 제12항에 있어서, 상기 인터페이스 신호 인가 수단이 외부장치로의 인가를 위한 결합된 신호를 발생시키기 위하여 처리수단 인터페이스 신호 및 인터페이스 제어 신호를 결합시키기 위한 수단을 구비하는 것을 특징으로 하는 마이크로 컴퓨터 시스템.
  22. 제12하에 있어서, 상기 처리 수단이 상기 외부 장치를 서비스하기 위해 외부 장치 준비 신호 상태의 연속 변화에 응답하는 것을 특징으로 하는 마이크로 컴퓨터 시스템.
  23. 외비장치에 외부 장치가 상기 인터페이스 회로에 연결되었을때 지시 신호를 발생시키기 위한 수단 및 외부 장치로의 전력 인가에 응답하여 준비 신호를 발생시키기 위한 수단을 갖는 처리 수단 인터페이스 신호를 연결시키는 방법에 있어서, 전력 제어신호에 응답하여 전력을 외부 장치에 인가시키며, 처리 수단 이터페이스 신호를 인터페이스 제어 신호에 응답하여 외부 장치체 인가시키고, 외부 장치 지시신호에 응답하여 전력 제어 신호를 발생시키고,외부 장치준비 신호에 응답하여 인터페이스 제어신호를 발생시키는 과정을 포함하는 것을 특징으로 하는 처리 수단 인터페이스 신호를 외부 장치에 연결시키는 방법.
  24. 제23항에 있어서, 외부 장치 지시 신호의 부재에 응답하여 상기 전력 인가 수단을 불능시키르모서 외부 장치에서 전력이 제거되는 단계로 이루어진 것을 특징으로 하는 처리 수단 인터페이스 신호를 외부 장치에 연결시키는 방법.
  25. 제23항에 있어서, 외부 장치 지시 신호의 부재에 응답하여 상기 전력 인가 수단 및 상기 인터페이스 신호 인가 수단을 불능시키므로서 외부 장치에서 전력 및 처리 수단 인터페이스 신호가 제거되는 단계로 이루어진 것을 특징으로 하는 처리 수단 인터페이스 신호를 외부 장치에 연결시키는 방법.
  26. 제23항에 있어서, 외부 장치의 분비 신호 발생수단이 외부 장치로의 전력인가에 응답하여 준비 신호의 상태를 제1상태에서 제2상태로 변화시킨 뒤에 장치 제어 신호에 응답하여 준비 신호의 상태를 제2상태에서 제1상태로 변화시키며, 상기 인터페이스 제어 신호가 외부 장치 준비 신호의 상태를 제1상태에서 제2상태로의 변화에 응답하여 인터페이스 제어 신호를 발생시키는 과정을 발생시키며, 그런 뒤에 상기 외부장치를 서비스 하기 위해 장치 제어 신호를 발생시키는 단계로 이루어진 것을 특징으로 하는 처리 수단 인터페이스 신호를 외부 장치에 연결시키는 방법.
  27. 제26항에 있어서, 외부 장치 지시 신호의 부재에 응답하여 상기 전원 인가 수단을 불능시키므로서 외부 장치에서 전원이 제거되는 단계로 이루어진 것을 특징으로 하는 처리 수단 인터페이스 신호를 외부 장치에 연결시키는 방법.
  28. 제26항에 있어서, 외부 장치 준비 신호의 상태가 제2상태에서 제1상태로의 연속 변화의 부재에 응답하여 상기 전력인가 수단 및 상기 인터페이스 신호 인가 수단을 불능시키르므로서, 외부 장치로부터 전력 및 처리 수단 인터페이스 신호가 제거되는 단계로 이루어진 것을 특징으로 하는 처리 수단 인터페이스 신호를 외부 장치에 연결시키는 방법.
  29. 제23항에 있어서, 외부 장치가 사용되지 않을때 상기 인터페이스 신호 이간 수단을 불능시키는 단계로 이루어진 것을 특징으로 하는 처리수단 인터페이스 신호를 외부 장치에 연결시키는 방법.
  30. 제29항에 있어서, 외부 장치 준비 신호의 상태 변화에 응답하여 상기 인터페이스 신호 인가 수단을 재-능동시키는 단계로 이루진 것을 특징으로 하는 처리 수단 인터페이스 신호를 외부 장치에 연결시키는 방법.
  31. 제23항에 있어서, 외부 장치 준비 신호에 응답하여 장치 제어 신호를 발생시키르로써 상기 외부장치가 그것의 동작을 능동시키기 위해 장치 제어 신호에 응답하는 수단을 구비하는 단계로 이루어진 것을 특징으로 하는 처리 수단 인터페이스 신호를 외부장치에 연결시는 방법.
  32. 제23항에 있어서, 상기 인터페이스 신호 인가 과정이 외부 장치로 인가를 위한 결합된 신호를 발생시키기 위하여 처리 수단 인터페이스 신호 및 인터페이스 제어 신호를 결합하는 단계로 이루어진 것을 특징으로 하는 처리 수단 인터페이스 신호를 외부장치에 연결시는 방법.
  33. 제23항에 있어서, 외부 장치준비 신호 상태의 연속 변화에 응답하여 상기 외부 장치를 서비스 하는 단계로 이루어진 것을 특징으로 하는 처리 수단 인터페이스 신호를 외부장치에 연결시는 방법.
  34. 처리장치 인터페이스 신호에 결합된 외부장치로, 상기 처리장치는 외부장치 지시 신호에 응답하여 외부장치에 전력을 공급하고, 전력이 공급된 후 처리 장치 인터페이스 신호르 선정된 시간 간격동안 외부장치에 인가시키며, 외부 장치 준비신호에 응답하여 상기 외부 장치를 동작시키며, 상기 외부장치가 존재할때 지시신호를 발생하는 수단과 외부 장치로의 전력 공급에 응답하여 준비신호를 발생하기 위한 수단으로 이루어진 것을 특징으로 하는 외부장치.
  35. 제34항에 있어서, 외부장치의 준비신호 발생 수단이 준비신호의 상태를 외부장치로의 전력 공급에 응답하여 제1상태에서 제2상태로 변환시키고, 그후 장치 제어신호에 응답하여 제2상태에서 제1상태로 변환시키는 수단을 포함하며, 상기 처리 장치가 제1상태에서 제2상태로의 외부장치 준비 신호 상태 변화에 응답하여 인터레이스 제어신호를 발생하고 그후 상기 외부장치를 동작시키기 위한 장치 제어신호를 발생시키는 것을 특징으로 하는 외부장치.
  36. 제35항에 있어서, 상기 처리장치가 외부장치 지지신호의 연속적이 무존재에 응답하여 외부장치로의 전력 공급을 중단시는 것을 특징으로 하는 외부장치.
  37. 제35항에 있어서, 상기 처리장치가 제2상태로부터 제1상태로의 외부장치 준비신호 상태의 순차적인 변화가 없음에 응답하여 외부장치로의 전력 공급 및 처리 장치 인터페이스 신호 공급을 중단시키는 것을 특징으로 하는 외부장치.
  38. 제35하에 있어서, 상기 처리장치가 외부장치가 동작하기 않을때 장치 제어신호를 제거시키는 것을 특징으로하는 외부장치.
  39. 제38항에 있어서, 상기 준비신호 발생수단이 준비신호의 상태를 요청 써비스로 변환시키기 위한 수단은 포함하며, 상기 처리장치가 외부장치 준비신호의 상태 변화에 응답하여 장치 제어신호를 재인가시키고 상기 외부장치를 동작시키는 것을 특징으로 하는 외부장치.
  40. 제34항에 있어서, 상기 처리장치가 외부 장치가 동작하지 않을 때 상기 인터페이스 신호를 제거시키는 것을 특징으로 하는 외부장치.
  41. 제40항에 있어서, 상기 준비신호 발생 수단이 준비신호의 상태를 요청서비스로 변환시키는 수단을 포함하며, 상기 처리장치가 외부장치준비신호에 응답하여 상기 인터페이스 신호를 재인가시키고 상기 외부장치를 동작시키는 것을 특징으로 하는 외부장치.
  42. 제34항에 있어서, 상기 처리장치가 외부장치 준비신호에 응답하여 장치 제어를 발생시키고, 상기 외부장치가 장치 제어신호에 응답하여 외부장치의 동작을 능동시키는 수다을 포함하는 것을 특징으로 하는 외부장치.
  43. 제42항에 있어서, 상기 처리장치가 외부 장치가 동작하지 않을대 장치 제어신호를 제거하는 것을 특징으로 하는 외부장치.
  44. 제43항에 있어서, 상기 준비신호 발생수단이 준비신호의 상태를 요청 서비스로 변환시키는 수단을 포함하며, 상기 처리장치가 외부장치 준비신호의 상태 변화에 응답하여 상기 외부장치를 동작시키는 것을 특징으로 하는 외부장치.
  45. 제34항에 있어서, 상기 준비신호 발생 수단이 중비신호의 상태를 요청 서비스로 변환시키는 수단을 포함하며, 상기 처리장치가 외부장치 준비신호 상태의 연속적인 변화에 응답하여 상기 외부장치를 동작시키는 것을 특징으로 하는 외부장치.
  46. 제4항에 있어서, 상기 처리수단이 외부장치가 동작되지 않을때 장치 제어신호를 제거시키는 것을 특징으로 하는 마이크로 컴퓨터 시스템용 외부 인터페이스 제어회로.
  47. 제46항에 있어서, 상기 준비신호 발생수단이 준비신호 상태를 요청서비스로 변환시키는 수단을 포함하며, 상기 처리장치가 외부장치 준비신호의 상태 변화에 응답하여 장치 제어신호를 재인가시키고 상기 외부장치를 동작시키는 것을 특징으로 하는 마이크로 컴퓨터 시스템용 외부 인터페이스 제어회로.
  48. 제15항에 있어서, 상기 처리수단이 외부장치가 동작하지 않을때 장치 제어신호를 제거하는 것을 특징으로 하는 마이크로 컴퓨터 시스템.
  49. 제48항에 있어서, 상기 준비신호 발생수단이 준비신호 상태를 요청 서비스로 변환시키는 수단을 포함하며, 상기 처리수단이 외부장치 준비신호의 상태 변화에 응답하여 장치 제어신호를 재인가시키고 상기 외부장치를 동질시키는 것을 특징으로 하는 마이크로 컴퓨터 시스템.
  50. 제26항에 있어서, 상기 인터페이스 제어신호 발생 단계에 외부 장치가 동작하지 않을때 장치 제어신호를 제거시키는 단계를 포함하는 것을 특징으로 하는 처리 수단 인터페이스 신호를 외부장치에 연결시키는 방법.
  51. 제50항에 있어서, 상기 준비신호 발생 수단이 준비신호의 상태를 요청서비스로 변환시키는 수단을 포함하여, 상기 인터페이스 제어신호 발생 단계에 외부 장치 준비 신호의 상태 변화에 응답하여 장치 제어신호를 재인가 시키고 상기 외부 장치를 동작시키는 단계를 포함하는 것을 특징으로 하는 처리 수단 인터페이스 신호를 외부장치에 연결시키는 방법.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019860700075A 1984-06-07 1985-06-05 마이크로 컴퓨터 시스템용 외부 인터페이스 제어회로 KR860700166A (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US61811584A 1984-06-07 1984-06-07
PCT/US1985/001061 WO1986000154A1 (en) 1984-06-07 1985-06-05 External interface control circuitry for microcomputer systems
US618115 1990-11-26

Publications (1)

Publication Number Publication Date
KR860700166A true KR860700166A (ko) 1986-03-31

Family

ID=24476379

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019860700075A KR860700166A (ko) 1984-06-07 1985-06-05 마이크로 컴퓨터 시스템용 외부 인터페이스 제어회로

Country Status (6)

Country Link
EP (1) EP0187159A4 (ko)
JP (1) JPS61502429A (ko)
KR (1) KR860700166A (ko)
CA (1) CA1233909A (ko)
IL (1) IL75374A (ko)
WO (1) WO1986000154A1 (ko)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4774422A (en) * 1987-05-01 1988-09-27 Digital Equipment Corporation High speed low pin count bus interface
FR2628863B1 (fr) * 1988-03-21 1990-08-17 Silicone Sa Dispositif d'activation a distance d'un micro-ordinateur
JPH03144716A (ja) * 1989-10-31 1991-06-20 Toshiba Corp パーソナルコンピュータ
EP0429780B1 (en) * 1989-11-29 1997-11-12 Kabushiki Kaisha Toshiba Computer system capable of connecting an expansion unit
US5241643A (en) * 1990-06-19 1993-08-31 Dell Usa, L.P. Memory system and associated method for disabling address buffers connected to unused simm slots

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4218740A (en) * 1974-10-30 1980-08-19 Motorola, Inc. Interface adaptor architecture
JPS5335667A (en) * 1976-09-16 1978-04-03 Teijin Seiki Co Ltd Method and device for controlling pressure applying machine
US4213174A (en) * 1977-05-31 1980-07-15 Andover Controls Corporation Programmable sequence controller with drum emulation and improved power-down power-up circuitry
US4161787A (en) * 1977-11-04 1979-07-17 Motorola, Inc. Programmable timer module coupled to microprocessor system
US4266271A (en) * 1978-10-10 1981-05-05 Chamoff Martin E Reconfigurable cluster of data-entry terminals
JPS5731018A (en) * 1980-07-31 1982-02-19 Fujitsu Ltd Power supply controlling system
GB2130405B (en) * 1980-08-30 1984-11-21 British Aerospace Electronic calculator
JPS57106924A (en) * 1980-12-24 1982-07-03 Fujitsu Ltd Power source controlling system for input and output equipment
JPS58154026A (ja) * 1982-03-08 1983-09-13 Hitachi Ltd 情報処理装置のエラ−処理方式

Also Published As

Publication number Publication date
IL75374A (en) 1989-02-28
CA1233909A (en) 1988-03-08
JPS61502429A (ja) 1986-10-23
WO1986000154A1 (en) 1986-01-03
EP0187159A4 (en) 1986-11-07
EP0187159A1 (en) 1986-07-16
IL75374A0 (en) 1985-09-29

Similar Documents

Publication Publication Date Title
EP1199697A3 (en) Low power-consumption monitor standby system
GB2295041A (en) Method and apparatus for controlling the provision of power to computer peripherals
KR970049302A (ko) 컴퓨터 주변기기기의 전원 제어 장치 및 방법
KR860700166A (ko) 마이크로 컴퓨터 시스템용 외부 인터페이스 제어회로
JPS57168367A (en) Handshake method of master central processing unit and slave central processing unit
TW340207B (en) Cursor control device
JPS57100551A (en) Computer system
JPS6459414A (en) Power source control system
KR0155212B1 (ko) 컴퓨터의 전원오프장치
JPS62172439A (ja) プリント板未実装検出方式
KR970002672A (ko) 마이크로 컴퓨터의 웨이크 업 장치
JPS5715545A (en) Line switching device
TW372289B (en) Automatic power-on method and apparatus for computer peripherals
KR100210820B1 (ko) 전전자 교환기의 전원 공급 방법 및 그 장치
JPS5755431A (en) Automatic power supply application device for information processing system
JPS5688521A (en) Operation informing system
JPS57206969A (en) Fault deciding device of computer system
JPS56114021A (en) Electric power source controller
JPS57147762A (en) Interruption controlling system
KR900017261A (ko) 전원 공급 제어방법 및 회로
JPS6278616A (ja) 電源断時におけるスタンバイ制御方式
KR840007188A (ko) 기계 체크 개입중단(interrupt)처리 시스템
JPH0187401U (ko)
KR970063245A (ko) 에스 · 램 인터페이스 회로
KR950025524A (ko) 플로피 디스크 구동장치의 접속/이탈 인터페이스 장치

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid