JPH04233021A - マイクロコンピュータ - Google Patents
マイクロコンピュータInfo
- Publication number
- JPH04233021A JPH04233021A JP3140648A JP14064891A JPH04233021A JP H04233021 A JPH04233021 A JP H04233021A JP 3140648 A JP3140648 A JP 3140648A JP 14064891 A JP14064891 A JP 14064891A JP H04233021 A JPH04233021 A JP H04233021A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- voltage
- data processing
- storage element
- low voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000012545 processing Methods 0.000 claims abstract description 27
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 claims description 9
- 239000000872 buffer Substances 0.000 description 9
- 238000000034 method Methods 0.000 description 6
- 230000001276 controlling effect Effects 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 230000006870 function Effects 0.000 description 4
- 238000013500 data storage Methods 0.000 description 2
- 230000008569 process Effects 0.000 description 2
- 230000001105 regulatory effect Effects 0.000 description 2
- 101100295702 Arabidopsis thaliana OM64 gene Proteins 0.000 description 1
- 238000004364 calculation method Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 239000002537 cosmetic Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000001914 filtration Methods 0.000 description 1
- 231100001261 hazardous Toxicity 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 238000012795 verification Methods 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Power Sources (AREA)
- Microcomputers (AREA)
- Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】本発明は、パーソナルコンピュー
タに係り、特に、ディジタルデータを処理または記憶す
る電気的に動作する要素に電源を供給するパーソナルコ
ンピュータ電源に関する。
タに係り、特に、ディジタルデータを処理または記憶す
る電気的に動作する要素に電源を供給するパーソナルコ
ンピュータ電源に関する。
【０００２】
【従来の技術】一般にパーソナルコンピュータシステム
および特にＩＢＭパーソナルコンピュータは、今日の社
会の多くの分野に対して計算機能を与えるために広く使
用されている。パーソナルコンピュータシステムは、単
一のシステムプロセッサおよび関連する揮発性および不
揮発性メモリを有するシステムユニット，表示モニタ，
キーボード，１つ以上のディスケットドライブ，固定デ
ィスク記憶装置，およびオプションとしてのプリンタで
構成されたデスクトップ，フロアスタンディングまたは
ポータブル式のマイクロコンピュータとして与えられる
のが普通である。これらのシステムの著しい特徴の１つ
は、これらの要素を電気的に接続するマザボードまたは
システムプレーナを使用することにある。これらのシス
テムは、主としてそれぞれのユーザに対して独立した計
算機能を与えるように設計されており、また価格も個人
や小企業向きに安価になされている。このようなパーソ
ナルコンピュータシステムには、例えばＩＢＭ社のＰＥ
ＲＳＯＮＡＬ ＣＯＭＰＵＴＥＲ ＡＴやＩＢＭ社
のＰＥＲＳＯＮＡＬ ＳＹＳＴＥＭ／２ Ｍｏｄｅ
ｌｓ２５，３０，５０，５５，６０，６５，７０，およ
び８０が知られている。
および特にＩＢＭパーソナルコンピュータは、今日の社
会の多くの分野に対して計算機能を与えるために広く使
用されている。パーソナルコンピュータシステムは、単
一のシステムプロセッサおよび関連する揮発性および不
揮発性メモリを有するシステムユニット，表示モニタ，
キーボード，１つ以上のディスケットドライブ，固定デ
ィスク記憶装置，およびオプションとしてのプリンタで
構成されたデスクトップ，フロアスタンディングまたは
ポータブル式のマイクロコンピュータとして与えられる
のが普通である。これらのシステムの著しい特徴の１つ
は、これらの要素を電気的に接続するマザボードまたは
システムプレーナを使用することにある。これらのシス
テムは、主としてそれぞれのユーザに対して独立した計
算機能を与えるように設計されており、また価格も個人
や小企業向きに安価になされている。このようなパーソ
ナルコンピュータシステムには、例えばＩＢＭ社のＰＥ
ＲＳＯＮＡＬ ＣＯＭＰＵＴＥＲ ＡＴやＩＢＭ社
のＰＥＲＳＯＮＡＬ ＳＹＳＴＥＭ／２ Ｍｏｄｅ
ｌｓ２５，３０，５０，５５，６０，６５，７０，およ
び８０が知られている。
【０００３】これらのシステムは２つの一般的なファミ
リに分類することができる。第１のファミリは、通常は
ｆａｍｉｌｙ Ｉ Ｍｏｄｅｌｓと呼ばれ、例えば
ＩＢＭ社のＰＥＲＳＯＮＡＬ ＣＯＭＰＵＴＥＲ
ＡＴおよびその他の「ＩＢＭコンパティブル」マシンに
より示されるバスアーキテクチャを使用している。第２
のファミリは、Ｆａｍｉｌｙ ＩＩ Ｍｏｄｅｌｓ
と呼ばれ、例えばＩＢＭ社のＰＥＲＳＯＮＡＬ ＳＹ
ＳＴＥＭ／２ Ｍｏｄｅｌｓ ５０〜８０により示
されるＩＢＭ社のＭＩＣＲＯ ＣＨＡＮＮＥＬ バ
スアーキテクチャを使用している。Ｆａｍｉｌｙ Ｉ
モデルは、システムプロセッサとして一般的なＩＮ
ＴＥＬ８０８８または８０８６マイクロプロセッサを使
用するのが通常である。これらのプロセッサは１メガバ
イトのメモリをアドレスする機能を有している。Ｆａｍ
ｉｌｙＩＩモデルは、高速ＩＮＴＥＬ８０２８６，８０
３８６，および８０４８６マイクロプロセッサを使用す
るのが普通であり、これらのマイクロプロセッサは、よ
り低速のＩＮＴＥＬ８０８６マイクロプロセッサをエミ
ュレートするリアルモードで、またはいくつかのモデル
に対して１メガバイトから４ギガバイトまでアドレス範
囲を拡張する保護モードで動作可能である。基本的には
、８０２８６，８０３８６，および８０４８６プロセッ
サのリアルモードの特徴は、８０８６および８０８８マ
イクロプロセッサに対して書かれたソフトウェアとのハ
ードウェアコンパティビリティを与えることにある。
リに分類することができる。第１のファミリは、通常は
ｆａｍｉｌｙ Ｉ Ｍｏｄｅｌｓと呼ばれ、例えば
ＩＢＭ社のＰＥＲＳＯＮＡＬ ＣＯＭＰＵＴＥＲ
ＡＴおよびその他の「ＩＢＭコンパティブル」マシンに
より示されるバスアーキテクチャを使用している。第２
のファミリは、Ｆａｍｉｌｙ ＩＩ Ｍｏｄｅｌｓ
と呼ばれ、例えばＩＢＭ社のＰＥＲＳＯＮＡＬ ＳＹ
ＳＴＥＭ／２ Ｍｏｄｅｌｓ ５０〜８０により示
されるＩＢＭ社のＭＩＣＲＯ ＣＨＡＮＮＥＬ バ
スアーキテクチャを使用している。Ｆａｍｉｌｙ Ｉ
モデルは、システムプロセッサとして一般的なＩＮ
ＴＥＬ８０８８または８０８６マイクロプロセッサを使
用するのが通常である。これらのプロセッサは１メガバ
イトのメモリをアドレスする機能を有している。Ｆａｍ
ｉｌｙＩＩモデルは、高速ＩＮＴＥＬ８０２８６，８０
３８６，および８０４８６マイクロプロセッサを使用す
るのが普通であり、これらのマイクロプロセッサは、よ
り低速のＩＮＴＥＬ８０８６マイクロプロセッサをエミ
ュレートするリアルモードで、またはいくつかのモデル
に対して１メガバイトから４ギガバイトまでアドレス範
囲を拡張する保護モードで動作可能である。基本的には
、８０２８６，８０３８６，および８０４８６プロセッ
サのリアルモードの特徴は、８０８６および８０８８マ
イクロプロセッサに対して書かれたソフトウェアとのハ
ードウェアコンパティビリティを与えることにある。
【０００４】従来、このようなパーソナルコンピュータ
の要素を付勢する電力は、制御論理，スイッチングトラ
ンジスタ，電力変圧器，整流器，およびフィルタを用い
て、アメリカ合衆国で供給される１１０ボルト６０ヘル
ツ電流などの商用ライン電圧や電流からパーソナルコン
ピュータの動作に要求される直流電圧や電流に電力を変
換する電源により供給されている。電源への供給電圧を
スイッチングすることにより、このような電源の動作を
制御するのが従来の方法である。上記の例では、このよ
うなスイッチングは１１０ボルト６０ヘルツ主電源供給
電流をオン・オフ切り替えることにより実現されている
。一般に供給される商用電圧のこのようなスイッチング
は、パーソナルコンピュータの動作要素と共に通常使用
されるかなり低い電圧および電流に比べて少なくともあ
る程度は確実に動作するスイッチを必要としている。
の要素を付勢する電力は、制御論理，スイッチングトラ
ンジスタ，電力変圧器，整流器，およびフィルタを用い
て、アメリカ合衆国で供給される１１０ボルト６０ヘル
ツ電流などの商用ライン電圧や電流からパーソナルコン
ピュータの動作に要求される直流電圧や電流に電力を変
換する電源により供給されている。電源への供給電圧を
スイッチングすることにより、このような電源の動作を
制御するのが従来の方法である。上記の例では、このよ
うなスイッチングは１１０ボルト６０ヘルツ主電源供給
電流をオン・オフ切り替えることにより実現されている
。一般に供給される商用電圧のこのようなスイッチング
は、パーソナルコンピュータの動作要素と共に通常使用
されるかなり低い電圧および電流に比べて少なくともあ
る程度は確実に動作するスイッチを必要としている。
【０００５】従来、米国特許第４，７２３，２６９号明
細書に示されるように、パーソナルコンピュータ電源の
動作を制御するために低レベル電圧を使用する方法が提
案されている。この米国特許では、電話用リング検出器
が光学的に結合された半導体装置を通して作用し、比較
的高電圧の供給電流の通過を制御するようにしている。 しかしながら、このような回路では比較的高電圧のスイ
ッチの操作によりコンピュータ電源に対して手動制御が
常になされなければならないという問題点がある。
細書に示されるように、パーソナルコンピュータ電源の
動作を制御するために低レベル電圧を使用する方法が提
案されている。この米国特許では、電話用リング検出器
が光学的に結合された半導体装置を通して作用し、比較
的高電圧の供給電流の通過を制御するようにしている。 しかしながら、このような回路では比較的高電圧のスイ
ッチの操作によりコンピュータ電源に対して手動制御が
常になされなければならないという問題点がある。
【０００６】
【発明が解決しようとする課題】本発明は、上記従来技
術の欠点に鑑みなされたもので、第１の目的はコンピュ
ータへの電源の比較的高い電圧にパーソナルコンピュー
タのユーザが不必要にさらされないようにすることにあ
る。この第１の目的に従い、主電源電圧を直接制御する
のに高電圧の光学的に隔離されたまたは電気機械式スイ
ッチを必要とせずに、手動的または遠隔的に制御されて
電源のパルス幅変調器の制御要素の動作を制御する比較
的低電圧の信号を送出する手段が提供される。
術の欠点に鑑みなされたもので、第１の目的はコンピュ
ータへの電源の比較的高い電圧にパーソナルコンピュー
タのユーザが不必要にさらされないようにすることにあ
る。この第１の目的に従い、主電源電圧を直接制御する
のに高電圧の光学的に隔離されたまたは電気機械式スイ
ッチを必要とせずに、手動的または遠隔的に制御されて
電源のパルス幅変調器の制御要素の動作を制御する比較
的低電圧の信号を送出する手段が提供される。
【０００７】本発明の第２の目的は、論理レベルの電圧
で低電流の電気信号によりパーソナルコンピュータの動
作に対する制御を可能にすることにある。この第２の目
的によれば、オペレータにより用いられる手動制御と同
様なやり方でコンピュータの動作要素に対する電力供給
を遠隔制御する可能性が開かれる。
で低電流の電気信号によりパーソナルコンピュータの動
作に対する制御を可能にすることにある。この第２の目
的によれば、オペレータにより用いられる手動制御と同
様なやり方でコンピュータの動作要素に対する電力供給
を遠隔制御する可能性が開かれる。
【０００８】
【課題を解決するための手段】上記目的を達成すために
、本発明によるマイクロコンピュータは、電気的に付勢
されるデータ処理・記憶要素とパルス幅変調スイッチン
グ電源とを有する。データ処理・記憶要素はディジタル
データを処理すると共に記憶する。パルス幅変調スイッ
チング電源は、交流主電源と接続され、そして直流電力
を前記データ処理・記憶要素に供給してその動作をイネ
ーブルする。スイッチング電源は、制御可能要素とこれ
に動作的に接続された信号発生回路とを有する。制御可
能要素は低電圧直流電気信号の有無に応答し、前記デー
タ処理・記憶要素に対する電力の供給をイネーブルおよ
びディスエーブルする。信号発生回路は前記制御可能要
素と交流主電源に動作的に接続され、主電源から低電圧
直流信号を制御可能に導出して前記制御可能要素に送出
する。これにより、マイクロコンピュータのユーザは、
前記信号発生回路から前記制御可能要素への前記低電圧
直流信号の印加を制御することにより、電気的に付勢さ
れるデータ処理・記憶要素の付勢を制御することができ
る。
、本発明によるマイクロコンピュータは、電気的に付勢
されるデータ処理・記憶要素とパルス幅変調スイッチン
グ電源とを有する。データ処理・記憶要素はディジタル
データを処理すると共に記憶する。パルス幅変調スイッ
チング電源は、交流主電源と接続され、そして直流電力
を前記データ処理・記憶要素に供給してその動作をイネ
ーブルする。スイッチング電源は、制御可能要素とこれ
に動作的に接続された信号発生回路とを有する。制御可
能要素は低電圧直流電気信号の有無に応答し、前記デー
タ処理・記憶要素に対する電力の供給をイネーブルおよ
びディスエーブルする。信号発生回路は前記制御可能要
素と交流主電源に動作的に接続され、主電源から低電圧
直流信号を制御可能に導出して前記制御可能要素に送出
する。これにより、マイクロコンピュータのユーザは、
前記信号発生回路から前記制御可能要素への前記低電圧
直流信号の印加を制御することにより、電気的に付勢さ
れるデータ処理・記憶要素の付勢を制御することができ
る。
【０００９】
【実施例】以下において本発明は、その好適な実施例が
示してある添付図面により更に詳細に説明されるが、当
業者はここに示した本発明を変形し、なお本発明の好ま
しい結果を実現できることが先ず理解されるべきである
。従って、以下に示す説明は、当業者に対する広い教示
であり、本発明に制限を加えるものではない。
示してある添付図面により更に詳細に説明されるが、当
業者はここに示した本発明を変形し、なお本発明の好ま
しい結果を実現できることが先ず理解されるべきである
。従って、以下に示す説明は、当業者に対する広い教示
であり、本発明に制限を加えるものではない。
【００１０】さて、添付図面を参照すると、本発明を具
体化するマイクロコンピュータが図示され、参照番号１
０で表示してある（図１）。上記のように、コンピュー
タ１０は、関連するモニタ１１，キーボード１２，およ
びプリンタまたはプロッタ１４を備えている。コンピュ
ータ１０は、ディジタルデータを処理および記憶するた
めの電気的に付勢されるデータ処理・記憶要素を受け入
れる閉じかつシールドされた空間を画定する際にシャシ
１９と協働作用する化粧仕上げ外部部材１６（図２）お
よび内部シールド部材１８により形成されたカバー１５
を有する。これらの要素の少なくともあるものはプレー
ナ２０上に装着され、このプレーナ２０は、シャシ１９
に装着されると共に上記要素や、フロッピィディスクド
ライブ、各種形態のダイレクトアクセス記憶装置、アク
セサリカードまたはボードなどのその他の関連する要素
を含むコンピュータ１０の諸要素を電気的に接続する手
段を提供するものである。
体化するマイクロコンピュータが図示され、参照番号１
０で表示してある（図１）。上記のように、コンピュー
タ１０は、関連するモニタ１１，キーボード１２，およ
びプリンタまたはプロッタ１４を備えている。コンピュ
ータ１０は、ディジタルデータを処理および記憶するた
めの電気的に付勢されるデータ処理・記憶要素を受け入
れる閉じかつシールドされた空間を画定する際にシャシ
１９と協働作用する化粧仕上げ外部部材１６（図２）お
よび内部シールド部材１８により形成されたカバー１５
を有する。これらの要素の少なくともあるものはプレー
ナ２０上に装着され、このプレーナ２０は、シャシ１９
に装着されると共に上記要素や、フロッピィディスクド
ライブ、各種形態のダイレクトアクセス記憶装置、アク
セサリカードまたはボードなどのその他の関連する要素
を含むコンピュータ１０の諸要素を電気的に接続する手
段を提供するものである。
【００１１】シャシ１９は２２で示した基部と、２４で
示した前部パネル、および２５で示した後部パネルを有
している（図２）。前部パネル２４は、磁気または光学
ディスク用のディスクドライブやテープバックアップド
ライブなどのデータ記憶装置を受け入れる少なくとも１
つの開放ベイ（図示したものでは４個のベイ）を画定す
る。図示の場合、１対の上部ベイ２６，２８，および１
対の下部ベイ２９，３０が設けられている。上部ベイ２
６，２８は第１サイズの周辺ドライブ（５．２５インチ
ドライブとして知られるような）を受け入れるように構
成され、一方下部ベイは他のサイズの装置（３．５イン
チドライブとして知られるような）を受け入れるように
構成される。
示した前部パネル、および２５で示した後部パネルを有
している（図２）。前部パネル２４は、磁気または光学
ディスク用のディスクドライブやテープバックアップド
ライブなどのデータ記憶装置を受け入れる少なくとも１
つの開放ベイ（図示したものでは４個のベイ）を画定す
る。図示の場合、１対の上部ベイ２６，２８，および１
対の下部ベイ２９，３０が設けられている。上部ベイ２
６，２８は第１サイズの周辺ドライブ（５．２５インチ
ドライブとして知られるような）を受け入れるように構
成され、一方下部ベイは他のサイズの装置（３．５イン
チドライブとして知られるような）を受け入れるように
構成される。
【００１２】上記構造を本発明に関係づける前に、パー
ソナルコンピュータシステム１０の一般的な動作につい
て簡単に示すことにする。図３を参照すると、本発明に
よるシステム１０などのコンピュータシステムの各種要
素およびプレーナ２０に装着された要素やＩ／Ｏスロッ
トへのプレーナの接続部材、およびパーソナルコンピュ
ータシステムのその他のハードウェアを示すパーソナル
コンピュータシステムのブロック図が示してある。プレ
ーナにはマイクロプロセッサで構成されたシステムプロ
セッサ３２が接続され、このシステムプロセッサ３２は
高速ＣＰＵローカルバス３４によりバス制御タイミング
ユニット３５を介してメモリ制御ユニット３６に接続さ
れ、このメモリ制御ユニット３６は更に揮発性ランダム
アクセスメモリ（ＲＡＭ）３８に接続されている。マイ
クロプロセッサは適切なもの、例えばＩＮＴＥＬ社から
販売されている８０３８６が適している。
ソナルコンピュータシステム１０の一般的な動作につい
て簡単に示すことにする。図３を参照すると、本発明に
よるシステム１０などのコンピュータシステムの各種要
素およびプレーナ２０に装着された要素やＩ／Ｏスロッ
トへのプレーナの接続部材、およびパーソナルコンピュ
ータシステムのその他のハードウェアを示すパーソナル
コンピュータシステムのブロック図が示してある。プレ
ーナにはマイクロプロセッサで構成されたシステムプロ
セッサ３２が接続され、このシステムプロセッサ３２は
高速ＣＰＵローカルバス３４によりバス制御タイミング
ユニット３５を介してメモリ制御ユニット３６に接続さ
れ、このメモリ制御ユニット３６は更に揮発性ランダム
アクセスメモリ（ＲＡＭ）３８に接続されている。マイ
クロプロセッサは適切なもの、例えばＩＮＴＥＬ社から
販売されている８０３８６が適している。
【００１３】以下において本発明は図３のシステムブロ
ック図を特に参照して説明されるが、本発明による装置
および方法はプレーナボードのその他のハードウェア構
成と共に使用してもよいように意図されている点につき
先ず理解されるべきである。例えば、システムプロセッ
サにはＩｎｔｅｌ８０２８６または８０４８６形マイク
ロプロセッサを用いてもよく、またシステムバスにはＭ
ｉｃｒｏｃｈａｎｎｅｌまたはＡＴ形のものを用いても
よい。
ック図を特に参照して説明されるが、本発明による装置
および方法はプレーナボードのその他のハードウェア構
成と共に使用してもよいように意図されている点につき
先ず理解されるべきである。例えば、システムプロセッ
サにはＩｎｔｅｌ８０２８６または８０４８６形マイク
ロプロセッサを用いてもよく、またシステムバスにはＭ
ｉｃｒｏｃｈａｎｎｅｌまたはＡＴ形のものを用いても
よい。
【００１４】ここで図３に戻ると、ＣＰＵローカルバス
３４（データ，アドレス，および制御要素で構成されて
いる。）はマイクロプロセッサ３２，マス・コプロセッ
サ３９，キャッシュコントローラ４０，およびキャッシ
ュメモリ４１を接続する。更に、ＣＰＵローカルバス３
４にはバッファ４２が結合される。バッファ４２自体は
、アドレス，データ，および制御要素で構成されたより
低速の（ＣＰＵローカルバスに比べて）システムバス４
４に接続される。このシステムバス４４はバッファ４２
と他のバッファ５１の間に延在配置される。システムバ
ス４４は更に、バス制御・タイミングユニット３５およ
びＤＭＡユニット４８に接続される。このＤＭＡユニッ
ト４８は中央アービトレーション・ユニット４９および
ＤＭＡコントローラ５０で構成されている。バッファ５
１はシステムバス４４とＭＩＣＲＯ ＣＨＡＮＮＥＬ
バス５２などのオプショナルな機能拡張用バスの間でイ
ンタフェースとして作用する。バス５２にはＭＩＣＲＯ
ＣＨＡＮＮＥＬアダプタカードを受け入れる複数の
Ｉ／Ｏスロット５４が接続され、前記アダプタカードは
更にＩ／Ｏ装置またはメモリに接続される。
３４（データ，アドレス，および制御要素で構成されて
いる。）はマイクロプロセッサ３２，マス・コプロセッ
サ３９，キャッシュコントローラ４０，およびキャッシ
ュメモリ４１を接続する。更に、ＣＰＵローカルバス３
４にはバッファ４２が結合される。バッファ４２自体は
、アドレス，データ，および制御要素で構成されたより
低速の（ＣＰＵローカルバスに比べて）システムバス４
４に接続される。このシステムバス４４はバッファ４２
と他のバッファ５１の間に延在配置される。システムバ
ス４４は更に、バス制御・タイミングユニット３５およ
びＤＭＡユニット４８に接続される。このＤＭＡユニッ
ト４８は中央アービトレーション・ユニット４９および
ＤＭＡコントローラ５０で構成されている。バッファ５
１はシステムバス４４とＭＩＣＲＯ ＣＨＡＮＮＥＬ
バス５２などのオプショナルな機能拡張用バスの間でイ
ンタフェースとして作用する。バス５２にはＭＩＣＲＯ
ＣＨＡＮＮＥＬアダプタカードを受け入れる複数の
Ｉ／Ｏスロット５４が接続され、前記アダプタカードは
更にＩ／Ｏ装置またはメモリに接続される。
【００１５】アービトレーション制御バス５５はＤＭＡ
コントローラ５０および中央アービトレーション・ユニ
ット４９をＩ／Ｏスロット５４およびディスケットアダ
プタ５６に結合する。システムバス４４には更に、メモ
リコントローラ５９，アドレスマルチプレクサ６０，お
よびデータバッファ６１で構成されたメモリ制御ユニッ
ト３６が接続される。メモリ制御ユニット３６は更にＲ
ＡＭモジュール３８により代表されるランダムアクセス
メモリに接続される。更に、メモリ制御ユニット３６は
、マイクロプロセッサ３２への、およびそれからのアド
レスをＲＡＭ３８の特定領域にマップする論理を有する
。この論理は、ＢＩＯＳにより既に占有されたＲＡＭを
再利用するために用いられる。更に、メモリ制御ユニッ
ト３６により、ＲＯＭ６４をイネーブルまたはディスエ
ーブルするためのＲＯＭセレクト信号（ＲＯＭＳＥＬ）
が発生される。
コントローラ５０および中央アービトレーション・ユニ
ット４９をＩ／Ｏスロット５４およびディスケットアダ
プタ５６に結合する。システムバス４４には更に、メモ
リコントローラ５９，アドレスマルチプレクサ６０，お
よびデータバッファ６１で構成されたメモリ制御ユニッ
ト３６が接続される。メモリ制御ユニット３６は更にＲ
ＡＭモジュール３８により代表されるランダムアクセス
メモリに接続される。更に、メモリ制御ユニット３６は
、マイクロプロセッサ３２への、およびそれからのアド
レスをＲＡＭ３８の特定領域にマップする論理を有する
。この論理は、ＢＩＯＳにより既に占有されたＲＡＭを
再利用するために用いられる。更に、メモリ制御ユニッ
ト３６により、ＲＯＭ６４をイネーブルまたはディスエ
ーブルするためのＲＯＭセレクト信号（ＲＯＭＳＥＬ）
が発生される。
【００１６】マイクロコンピュータシステム１０は、こ
こでは基本的な１メガバイトＲＡＭモジュールを有する
ものとして示されるが、図３でオプションとしてのメモ
リモジュール６５〜６７により代表されるようにメモリ
を付加、接続してもよい。本発明は、接続のみを目的と
して、基本的な１メガバイトメモリモジュール３８に関
して説明される。
こでは基本的な１メガバイトＲＡＭモジュールを有する
ものとして示されるが、図３でオプションとしてのメモ
リモジュール６５〜６７により代表されるようにメモリ
を付加、接続してもよい。本発明は、接続のみを目的と
して、基本的な１メガバイトメモリモジュール３８に関
して説明される。
【００１７】システムバス４４とプレーナＩ／Ｏバス６
９の間には他のバッファ６８が結合される。プレーナＩ
／Ｏバス６９はアドレス，データ，および制御要素をそ
れぞれ有している。プレーナバス６９に沿って、各種の
Ｉ／Ｏアダプタ、およびディスプレイアダプタ７０（こ
れはモニタ１１を駆動するために用いられる。），クロ
ック７２，以下ではＮＶＲＡＭと呼ぶ不揮発性ＲＡＭ７
４，ＲＳ２３２アダプタ７６，パラレルアダプタ７８，
複数のタイマ８０，ディスケットアダプタ５６，割込み
コントローラ８４，およびリードオンリメモリ６４など
のその他の要素が結合される。リードオンリメモリ６４
はＩ／Ｏ装置とマイクロプロセッサ３２のオペレーティ
ングシステムとをインタフェースするために用いられる
ＢＩＯＳを有する。ＲＯＭ６４に格納されたＢＩＯＳは
ＲＡＭ３８にコピーでき、その実行時間を低減させるこ
とができる。ＲＯＭ６４は更にメモリ制御ユニット３６
に応答する（ＲＯＭＳＥＬ信号を介して）。ＲＯＭ６４
がメモリコントローラ３６によりイネーブルされたとき
は、ＢＩＯＳはＲＯＭから取り出されて実行される。Ｒ
ＯＭ６４がメモリ制御ユニット３６によりディスエーブ
ルされたときは、ＲＯＭはマイクロプロセッサ３２から
のアドレス照合には応答しない（即ち、ＢＩＯＳはＲＡ
Ｍから取り出されて実行される。）。
９の間には他のバッファ６８が結合される。プレーナＩ
／Ｏバス６９はアドレス，データ，および制御要素をそ
れぞれ有している。プレーナバス６９に沿って、各種の
Ｉ／Ｏアダプタ、およびディスプレイアダプタ７０（こ
れはモニタ１１を駆動するために用いられる。），クロ
ック７２，以下ではＮＶＲＡＭと呼ぶ不揮発性ＲＡＭ７
４，ＲＳ２３２アダプタ７６，パラレルアダプタ７８，
複数のタイマ８０，ディスケットアダプタ５６，割込み
コントローラ８４，およびリードオンリメモリ６４など
のその他の要素が結合される。リードオンリメモリ６４
はＩ／Ｏ装置とマイクロプロセッサ３２のオペレーティ
ングシステムとをインタフェースするために用いられる
ＢＩＯＳを有する。ＲＯＭ６４に格納されたＢＩＯＳは
ＲＡＭ３８にコピーでき、その実行時間を低減させるこ
とができる。ＲＯＭ６４は更にメモリ制御ユニット３６
に応答する（ＲＯＭＳＥＬ信号を介して）。ＲＯＭ６４
がメモリコントローラ３６によりイネーブルされたとき
は、ＢＩＯＳはＲＯＭから取り出されて実行される。Ｒ
ＯＭ６４がメモリ制御ユニット３６によりディスエーブ
ルされたときは、ＲＯＭはマイクロプロセッサ３２から
のアドレス照合には応答しない（即ち、ＢＩＯＳはＲＡ
Ｍから取り出されて実行される。）。
【００１８】クロック７２は日付計算の時間のために使
用され、ＮＶＲＡＭ７４はシステムコンフィギュレーシ
ョンデータを格納するために使用される。即ち、ＮＶＲ
ＡＭはシステムの現在のコンフィギュレーションを記述
する値を格納することになる。例えば、ＮＶＲＡＭは、
固定ディスクまたはディスケットの容量，ディスプレイ
の種類，メモリ容量，時刻，日付けなどを記述する情報
を格納する。特に重要なのは、ＮＶＲＡＭは、メモリコ
ントローラ３６により使用されてＢＩＯＳがＲＯＭまた
はＲＡＭから取り出されて処理されるか否か、そしてＢ
ＩＯＳ ＲＡＭによる使用が意図されるＲＡＭを再利
用するか否かを決定するデータ（１ビットで可能である
。）を格納する。更に、これらのデータはＳＥＴ Ｃ
ｏｎｆｉｇｕｒａｔｉｏｎなどの特定のコンフィギュレ
ーション・プログラムが実行される場合は常にＮＶＲＡ
Ｍに格納される。ＳＥＴ Ｃｎｆｉｇｕｒａｔｉｏｎ
プログラムの目的は、システムのコンフィギュレーショ
ンを特徴づける値をＮＶＲＡＭに格納することにある。
用され、ＮＶＲＡＭ７４はシステムコンフィギュレーシ
ョンデータを格納するために使用される。即ち、ＮＶＲ
ＡＭはシステムの現在のコンフィギュレーションを記述
する値を格納することになる。例えば、ＮＶＲＡＭは、
固定ディスクまたはディスケットの容量，ディスプレイ
の種類，メモリ容量，時刻，日付けなどを記述する情報
を格納する。特に重要なのは、ＮＶＲＡＭは、メモリコ
ントローラ３６により使用されてＢＩＯＳがＲＯＭまた
はＲＡＭから取り出されて処理されるか否か、そしてＢ
ＩＯＳ ＲＡＭによる使用が意図されるＲＡＭを再利
用するか否かを決定するデータ（１ビットで可能である
。）を格納する。更に、これらのデータはＳＥＴ Ｃ
ｏｎｆｉｇｕｒａｔｉｏｎなどの特定のコンフィギュレ
ーション・プログラムが実行される場合は常にＮＶＲＡ
Ｍに格納される。ＳＥＴ Ｃｎｆｉｇｕｒａｔｉｏｎ
プログラムの目的は、システムのコンフィギュレーショ
ンを特徴づける値をＮＶＲＡＭに格納することにある。
【００１９】更に、シールドされたエンクロージャ内に
はコンピュータの上記要素に関連してコンピュータ１０
の諸要素に電力を供給する電源（図２で９０で示した）
が装着される。好適には、また一般にパーソナルコンピ
ュータ分野で知られ適用されているように、電源９０は
、交流主電源と接続されかつ直流電力をデータ処理・記
憶要素に供給してその動作をイネーブルするパルス幅変
調スイッチング電源である。このような電源は、例えば
、１９８９年の著作権の下でニューヨークのＢｒａｎｄ
ｙ社により刊行された「Ｔｈｅ Ｗｉｎｎ Ｒｏｓ
ｃｈ Ｈａｒｄｗａｒｅ Ｂｉｂｌｅ」に示されて
いる。 これによれば、スイッチング形の電源は線形のものより
も効率的であると共に安価な場合が多い。これらの設計
は多様であるが、通常のスイッチング電源は入力された
６０Ｈｚの商用電力を２０ｋＨｚの範囲内の高周波のパ
ルスに変換する。電流の周波数が増加されると同時に、
この電流はパルス幅変調として知られるディジタル手法
により調整される。各々の電力パルスの幅は給電される
コンピュータ回路の必要度に応じて変えられる。パルス
の幅は電流を電気的にオン・オフ・スイッチすることに
より制御され、従ってこの手法の名称が与えられる。こ
のようなスイッチングは、このような機能のために設計
され、ここでは図示または説明されない一連の他の回路
要素と共に動作する特殊目的のチップ内で行われる。こ
のような説明は、当業者にはよく知られていると考えら
れるのでここでは省略する。これらのパルスは変圧器に
より電圧が低減され、整流およびろ波により純粋な直流
に変換される。
はコンピュータの上記要素に関連してコンピュータ１０
の諸要素に電力を供給する電源（図２で９０で示した）
が装着される。好適には、また一般にパーソナルコンピ
ュータ分野で知られ適用されているように、電源９０は
、交流主電源と接続されかつ直流電力をデータ処理・記
憶要素に供給してその動作をイネーブルするパルス幅変
調スイッチング電源である。このような電源は、例えば
、１９８９年の著作権の下でニューヨークのＢｒａｎｄ
ｙ社により刊行された「Ｔｈｅ Ｗｉｎｎ Ｒｏｓ
ｃｈ Ｈａｒｄｗａｒｅ Ｂｉｂｌｅ」に示されて
いる。 これによれば、スイッチング形の電源は線形のものより
も効率的であると共に安価な場合が多い。これらの設計
は多様であるが、通常のスイッチング電源は入力された
６０Ｈｚの商用電力を２０ｋＨｚの範囲内の高周波のパ
ルスに変換する。電流の周波数が増加されると同時に、
この電流はパルス幅変調として知られるディジタル手法
により調整される。各々の電力パルスの幅は給電される
コンピュータ回路の必要度に応じて変えられる。パルス
の幅は電流を電気的にオン・オフ・スイッチすることに
より制御され、従ってこの手法の名称が与えられる。こ
のようなスイッチングは、このような機能のために設計
され、ここでは図示または説明されない一連の他の回路
要素と共に動作する特殊目的のチップ内で行われる。こ
のような説明は、当業者にはよく知られていると考えら
れるのでここでは省略する。これらのパルスは変圧器に
より電圧が低減され、整流およびろ波により純粋な直流
に変換される。
【００２０】スイッチング電源はそれらの効率および低
コストを２つの方法で得ている。即ち、スイッチング調
整は、電力の熱への変換が少ないのでより効率的である
。エネルギーを損失する代りに、スイッチングレギュレ
ータは全ての電流をオン・オフに切り換えている。更に
、高周波のため変圧器およびフィルタ回路はより小形で
あり、安価である。今日のパーソナルコンピュータのほ
どんど全てはスイッチング電源を使用している。
コストを２つの方法で得ている。即ち、スイッチング調
整は、電力の熱への変換が少ないのでより効率的である
。エネルギーを損失する代りに、スイッチングレギュレ
ータは全ての電流をオン・オフに切り換えている。更に
、高周波のため変圧器およびフィルタ回路はより小形で
あり、安価である。今日のパーソナルコンピュータのほ
どんど全てはスイッチング電源を使用している。
【００２１】上述したような通常のスイッチング電源で
は、コンピュータの動作要素に対して電圧を供給するか
否かの制御は通常の商用電圧源をオン・オフして行われ
る。米国ではこのような商用主電源は１１０ボルト６０
Ｈｚ交流を供給している。ユーザに対する危険性および
Ｕｎｄｅｒｗｒｉｔｅｒｓ Ｌａｂｏｒａｔｒｉｅｓ
などが定めている安全規制は、パーソナルコンピュータ
の設計者には既知である。
は、コンピュータの動作要素に対して電圧を供給するか
否かの制御は通常の商用電圧源をオン・オフして行われ
る。米国ではこのような商用主電源は１１０ボルト６０
Ｈｚ交流を供給している。ユーザに対する危険性および
Ｕｎｄｅｒｗｒｉｔｅｒｓ Ｌａｂｏｒａｔｒｉｅｓ
などが定めている安全規制は、パーソナルコンピュータ
の設計者には既知である。
【００２２】本発明による電源は、低電圧直流電気信号
の有無に応答してパルス幅変調器の「オン」または「オ
フ」状態を制御することによってデータ処理・記憶要素
に対する電力の供給をイネーブルおよびディスエーブル
する制御可能要素と、この制御可能要素および交流主電
源と動作的に接続されて主電源から低電圧直流信号を制
御可能に導出して前記制御可能要素に送出する信号発生
回路とで構成される。このような接続により、コンピュ
ータのユーザは、信号発生回路から制御可能要素への低
電圧直流信号の印加を制御することにより電気的に付勢
されるデータ処理・記憶要素の付勢を制御することがで
きる。本実施例においては、制御可能要素はパルス幅変
調器制御回路（図４の９１）であり、これはＭｏｔｏｒ
ｏｌａ社からＳＧ１５２５Ａ／１１５２７Ａシリーズの
装置として市販されている従来の形態のものである。上
記信号発生回路は、コンパレータ９２およびこのコンパ
レータに信号を供給する第１および第２の信号回路を含
むいくつかの要素で構成される。
の有無に応答してパルス幅変調器の「オン」または「オ
フ」状態を制御することによってデータ処理・記憶要素
に対する電力の供給をイネーブルおよびディスエーブル
する制御可能要素と、この制御可能要素および交流主電
源と動作的に接続されて主電源から低電圧直流信号を制
御可能に導出して前記制御可能要素に送出する信号発生
回路とで構成される。このような接続により、コンピュ
ータのユーザは、信号発生回路から制御可能要素への低
電圧直流信号の印加を制御することにより電気的に付勢
されるデータ処理・記憶要素の付勢を制御することがで
きる。本実施例においては、制御可能要素はパルス幅変
調器制御回路（図４の９１）であり、これはＭｏｔｏｒ
ｏｌａ社からＳＧ１５２５Ａ／１１５２７Ａシリーズの
装置として市販されている従来の形態のものである。上
記信号発生回路は、コンパレータ９２およびこのコンパ
レータに信号を供給する第１および第２の信号回路を含
むいくつかの要素で構成される。
【００２３】コンパレータ９２は、第１の信号回路から
、適切な小形変圧器９６により主電源電圧から変換され
た整流電流を供給される分圧器９４，９５によって定め
られる低電圧直流基準信号を受取る。コンパレータ９２
は更に、第１の電圧とそれよりも高い第２の電圧の間で
変化する制御された低電圧イネーブル・ディスエーブル
信号を受取る。このイネーブル・ディスエーブル信号は
、抵抗器９８と関連するツェナダイオード９９により形
成される調整された分圧器によって与えられる。これら
の抵抗器とダイオードとの接続点はこの接続点を接地す
るスイッチ装置の形態の電流ドレインに接続されている
。上記スイッチ装置は、主電源の電圧（通常は１００ボ
ルト以上のオーダの）から区別される低い論理レベル電
圧（通常は５ボルト）で機能し、手動スイッチ１００ま
たはコンピュータ論理で動作可能なスイッチ１０１の形
にすることができる。いずれの場合も、スイッチ１００
または１０１の動作は、イネーブル・ディスエーブル信
号のために第１および第２の電圧の間で選択するように
機能する。コンパレータ９２は、印加された信号電圧の
変化に応答して、制御回路９１の停止または禁止ピンへ
信号を送出するかあるいは送出せず、そしてこれにより
コンピュータ内の給電されるデータ処理・記憶要素に供
給される電力を制御する。コンピュータ論理で動作可能
なスイッチ１０１は、例えば、電気通信装置と組合せる
ことができ、これによれば、コンピュータ１０の電力オ
ン・オフ状態を遠隔制御することができる。
、適切な小形変圧器９６により主電源電圧から変換され
た整流電流を供給される分圧器９４，９５によって定め
られる低電圧直流基準信号を受取る。コンパレータ９２
は更に、第１の電圧とそれよりも高い第２の電圧の間で
変化する制御された低電圧イネーブル・ディスエーブル
信号を受取る。このイネーブル・ディスエーブル信号は
、抵抗器９８と関連するツェナダイオード９９により形
成される調整された分圧器によって与えられる。これら
の抵抗器とダイオードとの接続点はこの接続点を接地す
るスイッチ装置の形態の電流ドレインに接続されている
。上記スイッチ装置は、主電源の電圧（通常は１００ボ
ルト以上のオーダの）から区別される低い論理レベル電
圧（通常は５ボルト）で機能し、手動スイッチ１００ま
たはコンピュータ論理で動作可能なスイッチ１０１の形
にすることができる。いずれの場合も、スイッチ１００
または１０１の動作は、イネーブル・ディスエーブル信
号のために第１および第２の電圧の間で選択するように
機能する。コンパレータ９２は、印加された信号電圧の
変化に応答して、制御回路９１の停止または禁止ピンへ
信号を送出するかあるいは送出せず、そしてこれにより
コンピュータ内の給電されるデータ処理・記憶要素に供
給される電力を制御する。コンピュータ論理で動作可能
なスイッチ１０１は、例えば、電気通信装置と組合せる
ことができ、これによれば、コンピュータ１０の電力オ
ン・オフ状態を遠隔制御することができる。
【００２４】本発明では、パルス幅変調要素が接続され
る電源の主電力変圧器の二次または出力側に対して制御
が行われ、従ってユーザは危険な電圧から分離される。
る電源の主電力変圧器の二次または出力側に対して制御
が行われ、従ってユーザは危険な電圧から分離される。
【００２５】コンピュータ１０のユーザは、手動スイッ
チ１００を操作して電源のオン・オフ機能を制御し、ま
たこれにより電力会社または利用設備から得られる主電
源を通して通常供給される高電圧，大電流にさらされる
ことを回避しながらコンピュータを使用することができ
る。以上のように図面および明細書では本発明の好適な
実施例が示され、また特定の用語が使用されているが、
これらは一般には記述的な意味での用語を用いているの
みであり、本発明に制限を加えるものではない。
チ１００を操作して電源のオン・オフ機能を制御し、ま
たこれにより電力会社または利用設備から得られる主電
源を通して通常供給される高電圧，大電流にさらされる
ことを回避しながらコンピュータを使用することができ
る。以上のように図面および明細書では本発明の好適な
実施例が示され、また特定の用語が使用されているが、
これらは一般には記述的な意味での用語を用いているの
みであり、本発明に制限を加えるものではない。
【００２６】
【発明の効果】以上説明したように、本発明によれば、
手動または遠隔的に制御されて電源のパルス幅変調制御
要素の動作を制御する比較的低電圧信号の送出を行うこ
とによりコンピュータ電源の比較的高い電圧からパーソ
ナルコンピュータのユーザを保護できる効果があり、更
にオペレータの手動制御と適合する形でコンピュータの
動作要素に対する電源の供給を遠隔制御することが可能
になる。
手動または遠隔的に制御されて電源のパルス幅変調制御
要素の動作を制御する比較的低電圧信号の送出を行うこ
とによりコンピュータ電源の比較的高い電圧からパーソ
ナルコンピュータのユーザを保護できる効果があり、更
にオペレータの手動制御と適合する形でコンピュータの
動作要素に対する電源の供給を遠隔制御することが可能
になる。
【図１】本発明を実施するパーソナルコンピュータの斜
視図である。
視図である。
【図２】シャシ，カバー，電気機械式直接アクセス記憶
装置，および平面ボードを含む図１のパーソナルコンピ
ュータの要素およびこれらの要素の間の関係を示す展開
斜視図である。
装置，および平面ボードを含む図１のパーソナルコンピ
ュータの要素およびこれらの要素の間の関係を示す展開
斜視図である。
【図３】図１および図２の要素の概略図である。
【図４】図１〜図３のコンピュータに用いられる電源お
よび制御要素の回路図である。
よび制御要素の回路図である。
１０ マイクロコンピュータ
１１ モニタ
１２ キーボード
１４ プリンタまたはプロッタ
１５ カバー
１６ 化粧外部部材
１８ 内部シールド部材
１９ シャシ
２０ プレーナ
２２ 基部
２４ 前部パネル
２５ 後部パネル
２６，２８ 上部ベイ
２９，３０ 下部ベイ
３２ システムプロセッサ
３４ ローカルバス
３５ バス制御タイミングユニット
３６ メモリ制御ユニット
３８ 揮発性ランダムアクセスメモリ３９ マス・
コプロセッサ ４０ キャッシュコントローラ ４１ キャッシュメモリ ４２，５１ バッファ ４４ システムバス ４９ 中央アービトレーション・ユニット５０ Ｄ
ＭＡコントローラ ５２ オプション機能拡張用バス ５４ Ｉ／Ｏスロット ６５〜６７ オプション・メモリモジュール９１
パルス幅変調器制御回路 ９２ コンパレータ ９４，９５ 分圧器 ９６ 小形変圧器 ９８ 抵抗器 ９９ ツェナダイオード １００ 手動スイッチ
コプロセッサ ４０ キャッシュコントローラ ４１ キャッシュメモリ ４２，５１ バッファ ４４ システムバス ４９ 中央アービトレーション・ユニット５０ Ｄ
ＭＡコントローラ ５２ オプション機能拡張用バス ５４ Ｉ／Ｏスロット ６５〜６７ オプション・メモリモジュール９１
パルス幅変調器制御回路 ９２ コンパレータ ９４，９５ 分圧器 ９６ 小形変圧器 ９８ 抵抗器 ９９ ツェナダイオード １００ 手動スイッチ
Claims (9)
- 【請求項１】ディジタルデータを処理および記憶する電
気的に付勢されるデータ処理・記憶要素と、交流主電源
に接続されると共に直流電力を前記データ処理・記憶要
素に供給してそれらの動作をイネーブルするパルス幅変
調スイッチング電源とを備え、このパルス幅変調スイッ
チング電源は、低電圧直流電気信号の有無に応答して、
前記データ処理・記憶要素に対する電力の供給をイネー
ブルおよびディスエーブルする制御可能要素と、この制
御可能要素と交流主電源に接続されて、前記交流主電源
から低電圧直流信号を制御可能に導出して前記制御可能
要素に送出する信号発生回路とを有し、前記信号発生回
路から前記制御可能要素への前記低電圧直流信号の供給
を制御することにより、前記データ処理・記憶要素の付
勢を制御するマイクロコンピュータ。 - 【請求項２】前記制御可能要素はパルス幅変調制御回路
を備える請求項１記載のマイクロコンピュータ。 - 【請求項３】前記信号発生回路は、コンパレータと、こ
のコンパレータに低電圧直流基準信号を供給する第１の
信号回路と、前記コンパレータに第１の電圧と第２の電
圧の間で変化する低電圧イネーブル・ディスエーブル信
号を制御可能に供給する制御可能な第２の信号回路とを
備え、前記コンパレータは、前記基準信号および前記第
１の電圧を有する前記イネーブル・ディスエーブル信号
を供給されたとき、前記制御可能要素に前記低電圧直流
電気信号を送出する請求項１記載のマイクロコンピュー
タ。 - 【請求項４】前記第１の信号回路は、前記基準信号に対
して予め選択された電圧レベルを確立する分圧器を備え
る請求項３記載のマイクロコンピュータ。 - 【請求項５】前記第２の信号回路は、前記イネーブル・
ディスエーブル信号に対し予め選択された電圧レベルお
よび電流ドレインを確立する分圧器を備える請求項３記
載のマイクロコンピュータ。 - 【請求項６】前記第２の信号回路は、前記イネーブル・
ディスエーブル信号に対し第１および第２の電圧の間で
選択し、これにより前記データ処理・記憶要素に供給さ
れる電力を制御する手動スイッチを備える請求項５記載
のマイクロコンピュータ。 - 【請求項７】前記第２の信号回路は、イネーブル・ディ
スエーブル信号に対し第１および第２電圧の間で選択し
、これにより前記データ処理・記憶要素に供給される電
力を制御するコンピュータ論理動作スイッチを備える請
求項５記載のマイクロコンピュータ。 - 【請求項８】ディジタルデータを処理および記憶する電
気的に付勢されるデータ処理・記憶要素と、交流主電源
に接続されると共に直流電力を前記データ処理・記憶要
素に供給してそれらの動作をイネーブルするパルス幅変
調スイッチング電源とを備え、前記パルス幅変調スイッ
チング電源は、低電圧直流電気信号の有無に応答して、
前記データ処理・記憶要素に対する電力の供給をイネー
ブルおよびディスエーブルする制御可能パルス幅変調器
と、前記制御可能パルス幅変調器および交流主電源に接
続されて、前記交流主電源から低電圧直流信号を制御可
能に導出して前記制御可能パルス幅変調器に送出する信
号発生回路とを有し、前記信号発生回路は、コンパレー
タと、このコンパレータに低電圧直流基準信号を供給す
る第１の信号回路と、前記コンパレータに第１の電圧と
第２の電圧の間で変化する低電圧イネーブル・ディスエ
ーブル信号を制御可能に供給する制御可能な第２の信号
回路とを備え、前記コンパレータは、前記第１の電圧を
有する前記イネーブル・ディスエーブル信号および前記
基準信号を供給されたとき、前記制御可能パルス幅変調
器に前記低電圧直流電気信号を送出し、前記信号発生回
路から前記制御可能パルス幅変調器への前記低電圧直流
信号の供給を制御することにより、前記データ処理・記
憶要素の付勢を制御するマイクロコンピュータ。 - 【請求項９】前記第２の信号回路は、前記イネーブル・
ディスエーブル信号に対し予め選択された電圧レベルお
よび電流ドレインを確立する分圧器と、イネーブル・デ
ィスエーブル信号に対し第１および第２の電圧の間で選
択し、これにより前記データ処理・記憶要素に供給され
る電力を制御する手動スイッチとを備える請求項８記載
のマイクロコンピュータ。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US536751 | 1990-06-14 | ||
| US07/536,751 US5008829A (en) | 1990-06-14 | 1990-06-14 | Personal computer power supply |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04233021A true JPH04233021A (ja) | 1992-08-21 |
| JPH073648B2 JPH073648B2 (ja) | 1995-01-18 |
Family
ID=24139794
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3140648A Expired - Lifetime JPH073648B2 (ja) | 1990-06-14 | 1991-05-17 | マイクロコンピュータ |
Country Status (7)
| Country | Link |
|---|---|
| US (1) | US5008829A (ja) |
| EP (1) | EP0461825A3 (ja) |
| JP (1) | JPH073648B2 (ja) |
| KR (1) | KR940006800B1 (ja) |
| CN (1) | CN1019695B (ja) |
| AU (1) | AU628776B2 (ja) |
| BR (1) | BR9102411A (ja) |
Families Citing this family (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5008829A (en) * | 1990-06-14 | 1991-04-16 | International Business Machines Corporation | Personal computer power supply |
| US5410713A (en) * | 1992-01-02 | 1995-04-25 | Smith Corona/Acer | Power-management system for a computer |
| DE4314533C1 (de) * | 1993-05-03 | 1994-05-19 | Siemens Ag | Schaltungsanordnung zur Überwachung der Versorgungsspannung einer Prozessoreinheit |
| US5497494A (en) * | 1993-07-23 | 1996-03-05 | International Business Machines Corporation | Method for saving and restoring the state of a CPU executing code in protected mode |
| US5511202A (en) * | 1993-07-26 | 1996-04-23 | International Business Machines Corporation | Desktop computer system having zero-volt system suspend and control unit for ascertaining interrupt controller base address |
| US5499184A (en) * | 1994-01-28 | 1996-03-12 | Compaq Computer Corp. | Power switch circuitry for electrically isolating the power switch from a power supply |
| US5758174A (en) * | 1995-06-07 | 1998-05-26 | International Business Machines Corporation | Computer system having a plurality of stored system capability states from which to resume |
| US5715464A (en) * | 1995-06-07 | 1998-02-03 | International Business Machines Corporation | Computer system having suspend once resume many sessions |
| US5682550A (en) * | 1995-06-07 | 1997-10-28 | International Business Machines Corporation | System for restricting user access to default work area settings upon restoration from nonvolatile memory where the settings are independent of the restored state information |
| US5752044A (en) * | 1995-06-07 | 1998-05-12 | International Business Machines Corporation | Computer system having multi-level suspend timers to suspend from operation in attended and unattended modes |
| US5726901A (en) * | 1996-01-25 | 1998-03-10 | Dell Usa, L.P. | System for reporting computer energy consumption |
| US6014325A (en) * | 1996-04-15 | 2000-01-11 | Paragon Electric Company, Inc. | Controlled DC power supply for a refrigeration appliance |
| US6806977B1 (en) * | 1998-12-31 | 2004-10-19 | Automated Business Companies | Multiple integrated machine system |
| US6629248B1 (en) * | 2000-03-30 | 2003-09-30 | Intel Corporation | Apparatus and method for maintaining a security association for manageability across power failures |
| US7340907B2 (en) * | 2004-05-10 | 2008-03-11 | Computer Process Controls, Inc. | Anti-condensation control system |
| US7547996B2 (en) * | 2006-06-14 | 2009-06-16 | Hon Hai Precision Industry Co., Ltd. | Power supply system for computer |
| US20090265779A1 (en) * | 2008-04-17 | 2009-10-22 | Chih-Wei Hsu | Time-switch device and method for the same |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4723269A (en) * | 1985-12-23 | 1988-02-02 | Compaq Telecommunications Corporation | Method and apparatus for power-up of unattended computer |
| US4873618A (en) * | 1987-04-16 | 1989-10-10 | Camera Platforms International, Inc. | Power supply for D.C. arc lamps |
| JP2600843B2 (ja) * | 1988-09-14 | 1997-04-16 | 日本電気株式会社 | 電源制御回路 |
| JP2877378B2 (ja) * | 1989-09-29 | 1999-03-31 | 株式会社東芝 | パーソナルコンピュータ |
| US5008829A (en) * | 1990-06-14 | 1991-04-16 | International Business Machines Corporation | Personal computer power supply |
-
1990
- 1990-06-14 US US07/536,751 patent/US5008829A/en not_active Expired - Lifetime
-
1991
- 1991-04-23 AU AU75239/91A patent/AU628776B2/en not_active Ceased
- 1991-05-14 CN CN91103121A patent/CN1019695B/zh not_active Expired
- 1991-05-14 KR KR1019910007734A patent/KR940006800B1/ko not_active IP Right Cessation
- 1991-05-17 JP JP3140648A patent/JPH073648B2/ja not_active Expired - Lifetime
- 1991-06-10 EP EP19910305182 patent/EP0461825A3/en not_active Ceased
- 1991-06-11 BR BR919102411A patent/BR9102411A/pt unknown
Also Published As
| Publication number | Publication date |
|---|---|
| EP0461825A2 (en) | 1991-12-18 |
| KR920001301A (ko) | 1992-01-30 |
| CN1057529A (zh) | 1992-01-01 |
| US5008829A (en) | 1991-04-16 |
| JPH073648B2 (ja) | 1995-01-18 |
| BR9102411A (pt) | 1992-01-14 |
| AU628776B2 (en) | 1992-09-17 |
| EP0461825A3 (en) | 1994-06-15 |
| AU7523991A (en) | 1991-12-19 |
| KR940006800B1 (ko) | 1994-07-27 |
| CN1019695B (zh) | 1992-12-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5432946A (en) | LAN server personal computer with unattended activation capability | |
| JPH04233021A (ja) | マイクロコンピュータ | |
| US5765001A (en) | Computer system which is operative to change from a normal operating state to a suspend state when a power supply thereof detects that an external source is no longer providing power to said power supply at a predetermined level | |
| US5860001A (en) | Computer system having at least two boot sequences | |
| US5794058A (en) | Extension device for a computer system capable of operating in at least three states of power management | |
| TW227053B (en) | Power management system for a computer | |
| US5481732A (en) | CRT monitor power control unit | |
| JPH0962622A (ja) | コンピュータシステム | |
| KR900006842A (ko) | 컴퓨터 시스템의 전력소모 감소장치 | |
| EP0508685A2 (en) | Power-on control system for a computer | |
| TW424176B (en) | Control circuit and method using a peripheral device having a MIDI port to power on or wake up a computer | |
| US5276864A (en) | Personal computer with alternate system controller error detection | |
| US5898843A (en) | System and method for controlling device which is present in media console and system unit of a split computer system | |
| JP2970081B2 (ja) | 駆動機構の識別を行うパーソナル・コンピュータ | |
| US5485585A (en) | Personal computer with alternate system controller and register for identifying active system controller | |
| EP0172344A2 (en) | Power saving system | |
| EP0754319B1 (en) | Dasd capacity in excess of 528 megabytes apparatus and method for personal computers | |
| JPH0588791A (ja) | マイクロコンピユータ、不在時動作方法及びオプシヨン・カード | |
| JPH0619593A (ja) | データ装置 | |
| CA2065997C (en) | Personal computer with alternate system controller | |
| JPS61502429A (ja) | マイクロコンピユ−タシステム用外部インタフエ−ス制御回路 | |
| US5586302A (en) | Personal computer system having storage controller with memory write control | |
| EP0588469A1 (en) | Personal computer with SCSI bus power control | |
| WO1990003611A2 (en) | Computer memory backup system | |
| JP3389576B2 (ja) | 拡張ユニットを備えた携帯型コンピュータ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080118 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090118 Year of fee payment: 14 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090118 Year of fee payment: 14 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100118 Year of fee payment: 15 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100118 Year of fee payment: 15 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110118 Year of fee payment: 16 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120118 Year of fee payment: 17 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120118 Year of fee payment: 17 |