JPS61500823A - 過渡能動プルダウン - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるため要約のデータは記録されません。

Description

【発明の詳細な説明】 過渡能動プルダウン 発明者：マイケル・アレン 発明の分野 この発明は、一般に、容量性負荷を駆動する論理回路のための、出力電圧駆動装 置に関するものであり、特に、容量性負荷を駆動するエミッタ結合論理回路のた めの過渡能動プルダウンを与えるための出力電圧駆動装置に関するものである。

発明の背景 エミッタ結合論理（ｊ　（、Ｌ　）は、それが非常に高速なスイッチング時間を 提供するため、論理回路のために望ましい技術である。非常に高速な動作を必要 とするコンピュータおよび他の論理装置がＥ、ＣＬを用いて実現されている。

ＥＣＬとともに利用できる高速スイッチング以外に、その技杯ｉは、たとえば論 理ＯＲ出力およびコンプリメンタリ論理Ｎ、ＯＲ出力を与える回路を設計者に捉 示するというさらに他の利点を提供する。したがって、Ｅ　Ｃｌで設計を行なう 融通性は、コンプリ°メンクリな出力を与えない他の論理回路技術よりも大ぎい 。もちろん、ＥＣＬは、同様に、当該技術分野で公知なように、他の論理演算を 行なうように構成されてもよい。

従半、ＥＣＬ回路の出力電圧はエミッタフォロアトランジスタで駆動されていた 。エミッタフォロアトランジスタは、出力電圧をローの値からハイの値へ駆動づ る電流を能動的に与える低インピーダンス出力を与える。しがじながら、ＥＣＬ 出力がハイの値からローの値へ切換わるべきときエミッタフォロア出力トランジ スタは出ツノ電圧をプルダウンするためのソースを与えるものではない。むしろ 、その電圧は受動的に降下するように残されていた。

６０１回路の出力電圧が容量性負荷を駆動すれば、ハイの電圧からローの電圧へ の揺れの間の出力のスイッチング時間は、能動プルダウン電流なしで容量性負荷 のため増大するであろう。したがって、容量性負荷が実質的にＥＣＬ出力を次第 に低下させる。

容量性負荷を駆動するＥＣＬ出力のためハイ電圧からロー？！圧へのスイッチン グ時間を改善するための１つの方法電流をプルするための定常状Ｂｚ流源、また は容量性負荷のためのプルダウン電流を与えるために、エミッタ゛フォロアを介 して定常状態の間に電流が追随することができる抵抗を設けることであった。し かしながら、負荷の８世が増えると、受、入れることができるスイッチング速度 を得るのに必要な定常状態プルダウン電流の優は大きがったということがわかっ ている。回路の速度を増大するため高定常状態プルダウン電流の大きさが増大し た状態で、回路により消費される電力は好ましくないくらい増大する。

集積回路技術の出現および与えられたチップ上に永久に増える素子の数のため、 チップ上のＥＣＬゲートの負荷容量が同様に増大している。この負荷容量は、部 分的には、多数の素子を与えられた出力へ接続するためにチップ上に形成される 永久に長くなっていくリードの量のため、かつ与えられた出力が各々固有のキャ パシタンスを有する非常に多くの装置を駆動するのに要求されるという事実のた めである。６０１回路によって駆動されている装置のこのような増大された数は 、特定の６０１回路の出力電圧の増大する出力数として定義されることができる 。したがうて、６０１回路の出力数が増大すると、負荷容量も増大する。

６０１回路の基礎についての優れｌ；議論が、ディピット・エイ・ホッジーズお よびホレイス・ジー・ジャクソンによるディジタル集積回路の解析および設計（ Ａ　ｎａｌｙｓｉｓ　ａｎ７１頁ないし２８３頁（マグロ−ヒルブックカンパニ ー。

１９８３）に見ることができる。

負荷容量における増大が６０１回路によって駆動されている状態で、ＤＣプルダ ウン電流を持つエミッタフォロアトランジスタからなる先行技術の出力駆ｖＪ装 置回路は、Ｅおける限定ファクタであるということを立証している。したがって 、容量性負荷を駆動する６０１回路に対する与えられた定常状態の電力消散でよ り織速なスイッチングＲ間を与える出力電圧駆動装置回路に対する必要性がある 。

発明の概要 前述に従って、この発明は負荷を駆動する論理回路のための出力電圧駆動装置を 提供する。出力電圧駆動装置は、出カニミッタ接続点および基準エミッタ接続点 を有するエミッタフォロア手段を含む。負荷を駆動するための出力電圧は、論理 回路の状態によって決定される出カニミッタ接続点で供給され、かつ出力電圧が 一方レベルから他方レベルへ揺れるときにチャージアップｆｆ電流を負荷へ与え る。さらに、プルダウントランジスタ手段が出カニミッタ接続点でエミッタフォ ロア手段へ接続されて、出力電圧が他方レベルから一方レベルへ揺動するときに 過渡プルダウン電流を負荷へ与える。プルダウントランジスタ手段をバンアスす るためのバイアス手段が、エミッタ７１０７手段上の基準エミッタ接続点と、プ ルダウントランジスタ手段上のバイアス°接続点との間に接続される。エミッタ フォロア手段は、負荷に独立な基準エミッタ接続点を介してバイアス手段へ基準 出力電圧を与え、か□つしたがって、負荷が、出カニミッタ接続点でその出力電 圧の変化に抗しようとする容量性コンポーネントまたは他のコンポーネントを含 むときバイアス手段を介してプルダウントランジスタ手段を駆動するように出カ ニミッタ接続点のスイッチングを行なう。

図面の簡単な説明 第１図は先□行技術の出力電圧駆動装置を備えた従来の６０１回路を示す概略図 である。

第２図はこの発明の弛の実施例の概略図である。

第３図はこの発明の他の実施例の概略図である。

第４図はこの発明のざらに他の実施例の概略図である。

好ましい実施例の詳細な説明 この発明の好ましい実施例の詳細な説明を図面を参照して行なう。

２人力ＯＲゲートとして接続される従来のＥＣＬ回路１ｏｏが第１図に示される 。この回路は第１の入力トランジスタ１０１と、第２の入力トランジスタ１０２ とを含む。

当該技術分野で知られているように、ただ１個の入力トランジスタのみが６０１ 回路に用いられれば、回路の機能はインバータまたは信号伝播回路となり得る。

さらに、２よりも多い入力トランジスタは多入力論理装置を形成するように含ま れてもよい。

入力トランジスタ１０１．１０２のエミッタはＥＣＬ共通接続点１０３へ接続さ れる。エミッタ抵抗１０４がバイアスおよび電流制限の目的でＥＣＬ共通接続点 １０３がらソース電位ｖＥ　！へ接続される。

入力トランジスタ１ｏ１．１０２のコレクタは第１図において共通コレクタ接続 点１０５へ接続される。共通フレフタ接続点１０５と、ソース電位Ｖ（（との間 には、第１のコレクタ抵抗１０６が接続される。ＶＣＣから共通コレクタ接続点 １０５ヘコレクタ抵抗１０６を横切る経路は、図面において矢印で示されるよう に第１の経路１０７と名付けられる。

−例として、■６．）ユ、典型的には、ソース電位Ｖεεよりも、典型的には、 ５．２ボルト高い。しばしば、Ｖｃ、は接地から抽出され、他方Ｖεεは−５， ２ボルトの電圧供給源から抽出される。ＥＣＬ回路に用いられるトランジスタは ほとんどしばしばＮＰＮ型であり、そのためソース電位はＮＰＮ型回路に対して 与えられる。もちろん、ＰＮＰトランジスタがエミッタ結合論理のための回路に 用いられれば、基準電位は逆となろう。

ＥＣＬ回路１００のスイッチング特性は、Ｖｃｃと、ＥＣＬ共通接続点１０３と の間で第１図における矢印によって示される第２の経路１０８があるために与え られる。この第２の経路１０８は第２のコレクタ抵抗１０９の一端へ接続される コレクタと、ＥＣＬ共通接続点１０３へ接続されるエミッタと、電圧Ｖａａへ接 続されるベースとを備える基準トランジスタ１１０を含む。第２のコレクタ抵抗 １０９の他方端は基準電圧Ｖｃｃへ接続される。第２のコレクタ接続点１１１は トランジスタ１１０のコレクタと、第２のコレクタ抵抗１０９との間に配置され る。

接地から抽出されるｖｃｃで、電圧Ｖｓａは、典型的に゛は約−１，２ボルトで ある。もちろん、電圧ＶａＢは、当該技術分野で公知なように、ＥＣＬ回路の所 望のスイッチングレベルに従って変化してもよい。約−１，２ボルトのＶａａで は、もしも入力トランジスタ１０１．１０２のベースのすべての入力電圧がロー であれば、ＥＣＬ共通接続点１０３の電圧はＶａａよりも下のほぼダイオード降 下分、すなわち約−１，９ボルトであろう。入力電位は、入力トランジスタ１０ １．１０２が約−１，９のエミッタ電圧を有する入力トランジスタ１０１．１０ ２に対してターンオン以下になるように選ばれる。したがって、約−１，６の低 電圧が典型的なものであろう。

入力トランジスタ１０１．”１０２の両方がオフの状態で、電流が第２の経路１ ０８に沿って流れる。しかしながら、入力トランジスタ１０１．１０２の一方が 、入力トランジスタ１０１．１０２の一方のベースの電圧を、−０，７５ボルト のようなハイレベルまで上昇させることによってターンオンされれば、基準トラ ンジスタ１１０がターンオフし、電流が第１の経路１０７へ切換ゎる。

このように、Ｅ　Ｃ，１回路の電流が第１経路１０７または第２経路１０８に沿 って流れているかどうかを示す出力電圧を与えることによって、論理スイッチン グ装置が提供される。第１図において、出り電圧は、第２コレクタ接続点１１１ の電圧を、出力電圧駆動回路１１５でサンプリングすることによって与えられる 。

先行技術の出力電圧駆動回路１１５はエミッタフォロアトランジスタ１１２から なる。エミッタフォロアトランジスタ１１２のベースはサンプリングライン１１ ６を横切って第２のコレクタ接続点１１１へ接続される。エミッタフォロアトラ ンジスタ１１２のコレクタはｖｃｃへ接続され、かつエミッタフォロアトランジ スタ１１２のエミッタは出力電圧を与える出力接続点１１３へ接続される。出力 接続点１１３とＶｃｃとの間には電流制限抵抗１１４が設けらな論理レベル、第 １図のＮＯＲ出力を与えるため第１のコレクタ接続点１０５からサンプリングさ れる。

第２の経路１０８に沿って電流が流れない状態では、接続点１１３の出力電“圧 は約Ｖｃｃマイナスエミッタフォロアトランジスタ１１２を通じてのダイオード 降下分、すなわち、約−０，７５であり、これはここに説明するサンプルに対す るハイ入力レベルに等しいことがわかる。経路１０８に治って゛電流が流れる状 態では、第２のコレクタ抵抗１０９およびエミッタ抵抗１０４は、第２のコレク タ接続点１１１の電圧が約−０，９ボルトとなるように選ばれ、そのため出力接 続点１１３の出力電圧はローの値、すなわち約−１，６となる。出力接続点１１ ３の出力電圧のレベルは、エミッタフォロアトランジスタ１１２を流れる電流が 、エミッタフォロアトランジスタ１１２のベースーエミ、ツタ接合に約−０，７ ５ボルトのダイオード降下を維持するのに十分なものであることを確実にするこ とによって、安定化されることができることがわかる。このように、電流制限ト ランジスタ１１４が通常、最も低い出力電位で、エミッタフォロア１１２のエミ ッタを流れるＮ流が杓０１７５ボルトのダイオード降下を維持するのに十分なよ うに与えられる。

第１図に示す先行技術の回路は非常にわずかな固有の容量しかない負荷に対して 非常に高速で切換ねる。しかしながら、負荷ＯＬ　（第１図の点線で示ｔ）のキ ャパシタンスが増大するにしたがって、回路のスイッチング時間は、出力接続点 １１３の出力電圧の揺れがハイレベルからローレベルへ進むときに増大する。ロ ーレベルからハイレベルへは、エミッタフォロアトランジスタ１１２が負荷に対 してチャージアップ電流を与え、したがって高速スイッチング時間を維持する。

しかしながら、出力電圧駆動回路１１３を流れる定常状態電流を制限する電流制 限抵抗１１４を流れる場合を除き、ハイからロー°へ進むときにプルダウン電流 は何ら与えられない。高速スイッチング時間は電流制限抵抗１１４の値を下げる ことによってかつそれによって出力電圧駆動回路１１５を流れる定常状態電流を 増大させかつ負荷に対するより大ぎなプルダウン電流を与えることによって、得 られることができる。しかしながら、これ（よ大きな定常状態電流かつしたがっ て装置を作動するための多量の電力を必要とする。

この発明の議論の目的のために、エミッタフォロアトランジスタ１１２のベース から第２コレクタ接続点１１１への第１図におけるサンプリングライン１１６は 、コンプリメンタリな出力を与えるため第１のコレクタ接続点１０５へ容易に接 続されることができることに注目されたい。出力電圧駆動回路１１５の動作はそ のような状況では変化されない。

第２図は、ＥＣｌ−のような論理回路のための出力電圧駆動回路１１５のための 過渡能動プルダウン電流を与えるこの発明の一実施例を示す。第２図のサンブリ ンクライン１１６は第１図のサンプリングラインに相当し、すなわち、それは論 理回路の状態を示づ信号を搬送する。

第２図に示す出力電圧駆動回路１１５において、出カニミッタ１１８を有するエ ミッタフォロア手段１１７が設けられて、出カニミッタ接続点１１っで負荷を駆 動するための出力電圧を与える。エミッタフォロア手段１１７はまた基準エミッ タ接続点１２１で基準出力電圧を与えるための基準エミッタ１２０を含む。エミ ツタ７４０ア手段１１７は、第２図に示すように、多エミッタトランジスタ１２ ２を含んでもよく、または第１のトランジスタおよび第２のトランジスタを含ん でもよく、第２のトランジスタは第２のトランジスタ（図示せず）のそれぞれコ レクタおよびベースへ接続される第１のトランジスタのコレクタおよびベースを 有する第１のものに整合する。その効果はｉ置の製造における場合を除き変わら ない。

エミッタフォロア手段１１７に加えて、プルダウントランジスタ手段１２３が設 けられる。プルダウントランジスタ手段１２３は出カニミッタ接続点１１９に接 続されて、出力電圧が、ハイからローへ示されるように一方レベルから他方レベ ルへ揺れるときに過渡プルダウン電流を負荷へ与える。

第２図に示される実施例に対して、プルタウントランジスタ手段１２３は出カニ ミッタ接続点１１９へ接続されるエミッタを備えたバイポーラＰＮＰトランジス タ１２４である。ＰＮＰ型バイポーラトランジスタ１２４のコレクタはＶＥＥへ 接続される。

第２図かられかるように、エミッタフォロア手段１１７はＮＰＮ技術を用いて構 成されているのに対し、プルダウントランジスタ手段１２３はＰＮＰ技術を用い て構成されている。ちらろん、エミッタフォロア手段１１７がＰＮＰ型素子であ れば、好ましい実施例におけるプルダウントランジスタ手段１２３はＮＰＮ型素 子であろう。

プルダウントランジスタ手ａｌＬ２３をバイアスするためのバイアス手段１２５ は基準エミッタ接続点１２１と、プルダウントランジスタ手段１２３との間に接 続される。ＰＮＰトランジスタ１２４のベースはバイアス接続点１２７でバイア ス手段１２５へ接続される。

第２図に示す実施例のバイアス手段１２５は、基準エミッタ接続点１２１からバ イアス接続点１２７へ接続される、シ１ットキダイオードのようなダイオード手 段１２６を含み、これに対してＰＮＰトランジスタ１２４のベースが接続される 。バイアス接続点１２７からｖｌ：εへは、Ｎ流制限抵抗１２８が接続される。

電流制限抵抗１２８は、もちろん、定電流源のような他の電流制限手段によって 置換えられてもよい。

先行技術を参照してＩ　ｍしたように約−〇、７５ボルトに、出カニミッタ１１ ８にかかる電圧降下を維持することによって出カニミッタ１１６の出力電圧を安 定化させるために、ＤＣプルダウン定電流源１２９が、第２図において、出カニ ミッタ接続点１１９からＶＥＥへ接続されて示される。第２図に示、すＤＣプル ダウン定電流源１２９は、出力エミラタ接続点１１９へ接続されるコレクタと電 位Ｖｃｓへ接続されるベースと、抵抗１３１を横切ってＶＥＥへ接続されるエミ ッタとを有するトランジスタ１３０を含む。

抵抗１３１および基ｒ４電位Ｖｅｓは、トランジスタ１３０が出カニミッタ接続 点１１９の揺れおよび出力電圧に関係なく、一定電流を導通させるように選ばれ る。この態様で、小さなりＣプルダウン電流が、出カニミッタ１１８にかかる電 圧降下を安定化させるため出カニミッタ１１８を介して与えられる。もちろん、 ＤＣプルダウン定電流源１２９行　先行技術において知られているような゛電流 制限抵抗まアこは他の電流制限手段によって置換えられるであろう。

手段１１７は実質的にチャージアップ電流を負荷へ与える、なぜならばベースか ら出カニミッタ１１８への電圧は、負荷容ｊＩ　ＣＬが電圧ダウンを保持しよう とすれば、エミッタフォロア手段１１７を順方向バイアスするからである。

しかしながら、電圧揺れがハイの値からローの値になるとき、負荷容量ＣＬはエ ミツタ７４０フ手段１１７を逆バイアスする傾向になり、何らかのプルダウン電 流が定電流源１２９を流れる場合を除き流れるのを防辻する。しかしながら、基 準エミッタ接続点１２１の電圧は、出カニミッタ接続点１１９を拘束する負荷容 ｆｆｉ　Ｃ、、に関係なく降下する。したがって、Ｍ準エミッタ接続点１２１に 追随するバイアス接続点１２７の電圧は、Ｍ準エミッタ接続点１２１の電圧より も約１ショットキダイオード電圧降下分低い。

負荷容ＩＣＬは出カニミッタ接続点１１９をハイの値に保持する傾向にあるのに 対し、プルダウントランジスタ手段１２３のＰＮＰｈランジスタ１２４は順方向 にバイアスされ、かつ高い過渡プルダウン電流を負荷へ与える。定常状態におい て、出カニミッタ接続点１１９の出力電圧が基準エミッタ接続点１２１の電圧と 等しい状態で、バイアス接続点１２７の電圧は出力電圧よりも約１ショットキダ イオード降下分低く、かつしたがってプルダウントランジスタ手段１２３のＰＮ Ｐｔ−ランジスタ１２４のターンオン電圧よりも小さく、電流がプルダウントラ ンジスタ手段１２３を流れるのを防止する。このように、定常状態においては、 流れる唯一の電流は、ＤＣｆ電流源１２９において与えられるものだけである。

ＤＣプルダウン定電流源１２９のみを用いて利用できるであろうものと比べて、 第２図の回路を用いるとはるかに速いスイッチング時間が与えられることがわか る。

定常状態の間にプルダウントランジスタ手段１２３のターンオフをＭ１実にする ために、小ざな抵抗１５０（点線で示す）が出カニミッタ接ｖｃ点１１９と、Ｐ ＮＰトランジスタ１２４のエミッタとの間に含まれてもよい、。さらに、ちしも 小さな抵抗１５０が回路に含まれれば、バイアス手段１２５のショットキダイオ ードが従来のダイオードと置換えられてもよい。さらに、もしも小さな抵抗１５ ０が回路に含まれれば、製造者は、その出力を安定化させるためかつさもなくば 生じるかもしれない撮動を防止するために出カニミッタ接続点１１９とＰＮＰト ランジスタ１２４のエミッタとの間の抵抗をバランスさせるために出カニミッタ １１８と出カニミッタ接続点１１９との間に平衡抵抗（点線で示す）を含むこと かできる。

この発明の出力電圧駆動回路１１５のざらに他の実施例を第３図に見ることがで きる。この実施例において、バイアス手段１２５はプルダウントランジスタ手段 １２３に整合するバイアストランジスタ手段１３２を含む。したがって、バイア ストランジスタ手段１３２は、プルダウントランジスタ手段１２３のＰＮＰＩ− ランジスタ１２４に整合するＰ　Ｎ　、Ｐ　ｌ−ランジスタ１３３である。ＰＮ Ｐトランジスタ１３３のエミッタは基準エミッタ接続点１２１へ接続される。バ イアストランジスタ手段１３２のＰＮＰトランジスタ１３３のベースおよびコレ クタは共にバイアス接続点１−２７へ接続される。サンプリングライン１１６に 沿う電圧はハイからローまたは〇−からハイへ１ヱれるとぎ、第３図に示す実施 例は第２図で＆ｉ諭したと同じ態様で動作することがわかる。すなわち、ローか らハイの揺れに対しては、エミッタフォロア手段１１７はチャージアップ電流を 電荷へ与える。サンプリングライン１１６に治う電圧がハイからローへ揺れると き、プルダウントランジスタ手段１２３がターンオンされ、それによって過渡プ ルダウンＮ流が容量性負荷からの電荷をプルダウンする。

しかしながら、定常状態の間、第３図の回路は第２因に関して議論しｌ；ものと はわずかに異なる作動をする。バイアストランジスタ手段１３２はプルダウント ランジスタ手段１２３のＰＮＰｔ−ランジスタ１２４と整合するＰＮＰトランジ スタ１３３であるので、プルダウントランジスタ手段１２３およびバイアストラ ンジスタ手段１３２のベースは共通に接続され、かつ定常状態の間、基準エミッ タ接続点１２１の電圧は出カニミッタ接続点１１９の電圧に等しく、かつカレン トミラー状況が生じる。したがって、電流制限抵抗１２８を介して基準エミッタ １２０からバイアストランジスタ手段１３２を流れる電流は、出カニミッタ接続 点１１９からプルタウントランジスタ手段１２３を介してＶＥεへの経路を流れ 続ける電流によって定常状態の開鎖のように映し出される。したがって、第３図 に示す実施例は、第２図の加えられたＤＣプルダウン定電流源１２９−　なしで 、出カニミッタ接続点１１９の出力電圧を安定化させるため出カニミッタ１１８ を流れる電流を与える。もちろん、Ｎ流制限抵抗１２８は、回路の機能を変化さ せることなく、当該技術分野において知られている定電流源または他の゛２Ｉ流 制限手段によって置換えられることができる。

州在の技術に対しては、ＮＰＮトランジスタと比べてＰＮＰトランジスタに対す るスイッチング速度が比較的遅い。

したがって、第２図および第３図における回路に対しハイからＯ−へのスイッチ ング時間の制限ファクタ、はプルダウントランジスタ手段１２３の“ベータ”利 得および過ＭｖＩ間である。第４図において、プルダウントランジスタ手段１２ ３の″ベータ”利得は、出力電圧がハイからローへ揺れるときにダーリントン対 として作用するような態様で、プルダウントランジスタ手段１２３の第１のＰＮ Ｐトランジスタ１２４へ接続される第２のＰＮＰトランジスタ１３４の付加によ って増大される。

第４図かられかるように、電流ミラー効果は、バイアストランジスタ手ａ１３２ の整合ＰＮＰトランジスタ１３３を゛プルダウントランジスタ手段１２３の第１ のＰＮＰＩ−ランジスタ１２４と接続することによって、かつ定常状態の間同じ になるように、２個のＰＮＰＩ−ランジスタ１３３゜１２４のベースからエミッ タへの電圧を抑制することによりて、保持される。しかしながら、出カニミッタ 接続点１１９の電圧が、出力がハイからローに揺れるときに基準エミッタ接続点 １２１の電圧よりも高い電圧に簡単に保持されるとき、バイアストランジスタ手 段１３２のＰＮＰトランジスタ１３３は本質的にターンオフされて、（れによっ て、バイアス手段１３２のＰＮＰＩ−ランジスタ１３３のコレクタの電圧がＶｔ ε方向ｌ＼降下する。プルダウントランジスタ１２３の第２のＰＮＰｔ−ランジ スタ１３４のベースは、バイアストランジスタ手０段１３２のＰＮＰトランジス タ１３３のコレクタで接続される。したがって、第２のＰＮＰトランジスタ１３ ４のベースから出カニミッタ接続点１１９への電圧が順バイアスされ、かつダー リントン対の高Ｎ流利得が与えられて、出カニミッタ接続点１１９から負荷のた めの高過渡プルダウン電流を生じる。

好ましい実施例において、第４図に示すような出力電圧駆動回路１１５が集積回 路上に製造されており、そこにおいて、Ｅ　Ｃ１回路群はＮＰＮ型装置で作られ ており、かつ出力電圧駆動回路１１５において、バイアストランジスタ手段１３ ２およびプルダウントランジスタ手段１２３がＰＮＰトランジスタを用いて構成 される。さらに、プルダウントランジスタ手段１２３の第２のＰＮＰＩ−ランジ スタ１３４は垂直ＰＮＰ型から構成されることができ、そこでは、第２のＰＮＰ トランジスタ１３４のコレクタは集積回路チ゛ツブの接地面へ接続される。集積 回路チップ上の垂直ＰＮＰ型トランジスタは集積回路チップ上の従来の横方向に 構成されたＰＮＰ型素子と比べて、非常に高い利得および高速過渡時間を提供で きる。したがって、高利ｉ＋４１−ランジスタが、垂直ＰＮＰ技術を利用してプ ルダウントランジスタ手段１２３の第２のＰＮＰｔ−ランジスタ１３４として用 いられることができる。ラテラルＰＮＰが、プルダウントランジスタ手段１２３ の第１のトランジスタ１２４として用いられる、なぜならばそれはバイアストラ ンジスタ手Ｄ１３２のＰＮＰＩ−ランジスタ１３３と整合しなければならないか らであり、かつバイアストランジスタ手段１３２のＰＮＰＩ−ランジスタ１３３ のコレクタは接地へ接続されないので、それは垂直ＰＮＰ素子でなくてもよい。

第４図に示す回路は８のベータを有するプルダウントランジスタ手段１２３の第 １のＰＮＰトランジスタ１２４および３０のベータを有するプルダウントランジ スタ手段１２３の第２のＰ　ＮＰ　ｌ−ランジスタ１３４とシミュレートされた コンピュータであって、上述した垂直および横方向（ラテラル）配置をシミュレ ートした。同様に、プルダウントランジスタ手段１３２のＰＮＰｉ−ランジスタ １３３は第１のトランジスタ１２４と整合するように８のベータとシミュレート される。バイアストランジスタ手段１３２のＰ　Ｎ、Ｐ　ｌ−ランジスタ１３３ およびプルダウントランジスタ手段１２３の第１のＰＮＰＩ−ランジスタ１２４ のための過ａｍ間は５ナノ秒でシミュレートされた。プルダウントランジスタ手 段１３３の第２のＰＮＰトランジスタ１３４の垂直ＰＮＰに対する過渡時間は０ ．７５ナノ秒として与えられた。１２０マイクロアンペアの定常状態ＤＣプルタ ウン電流では、シミュレーションの結果、５ピコフアラツドの負荷に対しで、装 置のスイッチングの速度において約４０％の改善が得られた。さらに、負荷の容 量が増大するに従って、先行技術回路と比べてスイッチング時間におけるバーヒ ンテージの改善が増大されるということがわかった。

このように、この発明は、回路が容量性負荷を駆動しなければならないとき、Ｄ Ｃプルダウン電流を増大させることなく、装置のスイッチング時間を改善するエ ミッタ結合論理回路のための出力電圧駆動回路１１５を与える。そのため本願発 明は与えられた定常状態の電力を用いかつ以前可能であったよりも高いスイッチ ング速度を維持して、ユーザが非常に数多くの論理装置を駆動するのを可能にす る。

この発明の他の局面および利点は明細書、図面および添付の請求の範囲から明ら かであろう。

国際調査報告

Claims (12)

【特許請求の範囲】
1. １．負荷を駆動するための回路のための出力電圧駆動装置であって、 （ａ）回路へ接続可能な入力と、基準エミッタ接続点と、出力エミッタ接続点と を有し、前記基準エミッタ接続点で基準出力電圧を与えかつ前記出力エミッタ接 続点で出力電圧を与えて負荷を駆動する、エミッタフォロア手段を備え、前記エ ミッタフォロア手段は出力電圧が一方レベルから他方レベルへ揺れるときに負荷 へチャージアッブ電流を与え、 （ｂ）前記出力エミッタ接続点へ接続されて、前記出力電圧は他方レベルから一 方レベルへ揺れるときに過渡プルダウン電流を容量性負荷へ与えかつバイアス接 続点を有するブルダウントランジスタ手段と、 （ｃ）前記基準エミッタ接続点と、前記バイアス接続点との間に接続されて、前 記ブルダウントランジスタ手段をバイアスするためのバイアス手段とを備えた、 出力電圧駆動装置。
2. ２．前記バイアス手段は前記ブルダウントランジスタ上の前記基準エミッタ接続 点および前記バイアス接続点間に接続され、そのため、前記プルダウントランジ スタ手段は、前記出力電圧がターンオン電圧に等しいかまたはそれよりも大きい 量だけ、前記バイアス接続点の電圧よりも高いときに、前記過渡ブルダウン電流 を供給するように付勢される、請求の範囲第１項記載の装置。
3. ３．前記出力電圧を安定化させるため前記エミッタフォロア手段を流れる実質的 に一定のＤＣ電流を与えるための定電流源手段をさらに備えた、請求の範囲第１ 項記載の装置．
4. ４．前記エミッタフォロア手段はＮＰＮバイボーラトランジスタ技術を用いて構 成され、かつ 前記ブルダウントランジスタ手段はＰＮＰバイボーラトランジスタ技術を用いて 構成される、請求の範囲第１項記載の装置。
5. ５．前記エミッタフォロア手段はＰＮＰバイボーラトランジスタ技術を用いて構 成され、かつ 前記ブルダウントランジスタ手段はＮＰＮバイボーラトランジスタ技術を用いて 構成される、請求の範囲第１項記載の装置。
6. ６．前記エミッタフォロア手段は第１のエミッタおよび第２のエミッタを有する 多エミッタトランジスタを含み、前記第１のエミッタは前記出力エミッタ接続点 で前記出力電圧を供給し、かつ 前記第２のエミッタは前記基準エミッタ接続点で前記基準出力電圧を供給する、 請求の範囲第１項記載の装置。
7. ７．前記エミッタフォロア手段は第１のペース、第１のコレクタおよび第１のエ ミッタを有する第１のバイボーラトランジスタを備え、かつ 第２のベース、第２のコレクタおよび第２のエミッタを有する第２のバイポーラ トランジスタをさらに備え、前記第１のベースは前記第２のベースと共通な第１ の接続点へ接続され、 前記第１のコレクタは前記第２のコレクタと共通な第２の接続点へ接続され、 前記第１のエミッタは前記出力エミッタ接続点で前記出力電圧を供給し、かっ 前記第２のエミッタは前記基準エミッタ接続点で前記基準出力電圧を供給する、 請求の範囲第１項記載の装置。
8. ８．前記バイアス手段は、定常状態の間前記基準エミッタ接続点と前記バイアス 接続点との間で、前記ターンオン電圧よりも小さい電圧降下を与えるダイオード 手段を含み、かつ 前記バイアス手段における定常状態電流を制限するための電流制限手段をさらに 備えた、請求の範囲第２項記載の装置。
9. ９．前記ダイオード手段はショットキダイオードを含む、請求の範囲第８項記載 の装置。
10. １０．前記バイアス手段は前記ブルダウントランジスタ手段に整合するバイアス トランジスタ手段を含み、前記バイアストランジスタ手段はバイアスエミッタ、 バイアスベースおよびバイアスコレクタを有し、前記バイアスエミッタは前記基 準エミッタ接続点へ接続され、かつ 前記バイアスコレクタおよびバイアスベースは前記バイアス接続点へ共通に接続 され、そのため前記バイアストランジスタ手段および前記ブルダウントランジス タ手段は定常状態の間力レントミラーとして動作して、前記出力電圧を安定化さ せるため定常状態の間実質的に一定のＤＣ電流を与える、請求の範囲第２項記載 の装置。
11. １１．前記ブルダウントランジスタ手段はダーリントン対として接続される第１ のトランジスタおよび第２のトランジスタを含み、かつ 前記第１のトランジスタは前記バイアストランジスタ手段と整合し、かつ定常状 態の間前記バイアストランジスタ手段とともにカレントミラーとして作動するよ うに接続される、請求の範囲第１０項記載の装置。
12. １２．容量性負荷を駆動するためのＥＣＬ回路のための出力電圧駆動装置であっ て、前記ＥＣＬ回路は入力トランジスタのうちの少なくとも一方がターンオンさ れれば電流が第１の経路に沿って流れるようにさせる共通接続点へ接続されたエ ミッタを有する１またはそれ以上の入力トランジスタと、 入力トランジスタのどれもがターンオンされなければ第１の経路に沿って電流が 流れるようにする共通接続点へ接続されるエミッタを有する基準トランジスタと を有し、前記出力電圧駆動装置は、 出力エミッタ接続点を有し、ＥＣＬ回路の第１の経路または第２の経路のいずれ かに沿って電流が流れることによって決定される容量性負荷を駆動するための出 力電圧を与えかつ前記出力電圧が一方レベルから他方レベルへ揺れるときに容量 性負荷へチャージアッブ電流を与えるためのエミッタフォロア手段を備え、 前記エミッタフォロア手段はさらに基準出力電圧を与えるための基準エミッタ接 続点を有し、 前記出力エミッタ接続点へ接続されて、前記出力電圧が他方レベルから一方レベ ルへ揺れるときに過渡ブルダウン電流を容量性負荷へ与えかつバイアス接続点を 有するプルダウントランジスタ手段と、 前記基準エミッタ接続点と前記バイアス接続点との間に接続されて前記ブルダウ ントランジスタ手段をバイアスするためのバイアス手段をさらに備えた、装置。