JPS614965A - タコ電圧発生装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［技術分野］ この発明は、回転速度に比例した電圧を発生するタコ電
圧発生装置に関し、例えばロータリ・エンコーダの出力
に基づいてタコ電圧を発生する装置に適用して有効な技
術に関する。

［背景技術］ ロータリ・エンコーダからの出力に基づいてタコ電圧を
発生する装置としては、例えばイタリアの５Ｏ８−ＡＴ
ＥＳ社が開発した小型直流モータの位置決め制御用のＬ
ＳＩ（大規模集積回路）がある（ＣＱ出版社発行「イン
ターフェース」１９８２年７月号第２２９頁〜第２３８
頁）。

この位置決め制御用のＬＳＩは、ロータリ・エンコーダ
からの出力信号（アナログ信号）に、オペアンプを用い
た微積分回路によって微分、積分等のアナログ処理を行
なって、タコ電圧その他の速度情報を得るようにされて
いる。

そのため、応答性が悪く速度制御に誤差を生じるととも
に、ロータリ・エンコーダの出力のリップルを完全には
除去できないため、得られた速度情報がリップルを含み
、特に低速動作時におけるリップル信号比が悪化すると
いう問題点があることが分かった。

［５＠明の目的］ この発明の目的は、ロータリ・エンコーダの出力信号に
基づいてリアルタイムで速度情報を得て、応答性の良い
タコ電圧を発生し、モータ等の速度制御を高精度に行な
うことができるようにしたタコ電圧発生装置を提供する
ことにある。

この発明の他の目的は、ロータリ・エンコーダの出力信
号のリップルを含まず、特に低速動作時におけるリップ
ル信号比が良好なタコ電圧を発生できるようなタコ電圧
発生装置を提供することにある。

この発明の前記ならびにそのほかの目的と新規な特徴に
ついては、本明細書の記述および添附図面から明かにな
るであろう。

［発明の概要コ 本願において開示される発明のうち代表的なものの概要
を説明すれば、下記のとおりである。

すなわち、ロータリ・エンコーダの出力（正弦波信号）
をパルス化して、このパルス信号の立下がり、立上がり
に同期して正転状態を示すアップ信号と逆転状態を示す
ダウン信号を形成し、このアップ、ダウン信号の間隔を
計時することでロータリ・エンコーダの出力の周期をデ
ィジタル式に測定してその結果をコード変換し、これを
さらにＤ／Ａ変換することによってタコ電圧を発生させ
るようにすることにより、ロータリ・エンコーダ出力の
波形等のアナログ的な成分を無視して、周波数および位
相差というディジタル的成分のみを入力情報としてディ
ジタル処理を行なってタコ電圧を発生させ、これによっ
て応答性を向上させ直流モータの速度制御を高精度に行
なえるようにするとともに、リップル信号比を向上させ
るという上記目的を達成するものである。

以下この発明を実施例とともに詳細に説明する。

［実施例１］ この実施例では、公知のロータリ・エンコーダ（図示省
略）から出力される位相が互いに９０’ずれた２つの正
弦波信号Ｖ　ａとｖｂを、第１図に示すようなゲート回
路からなるアップ・ダウン信号形成回路１に入れて、正
転状態を現わすアンプ信号（ワンショットパルス）ＵＰ
と、逆転状態を現わすダウン信号（同じくワンショット
パルス）ＤＮとを形成させるようにされている。

上記アップ・ダウン信号形成回路１は、一対のシュミッ
ト回路ＳＴ、、ＳＴ２と、デコーダＤＥＣと、フリップ
フロップを構成するＮＯＲゲート回路Ｇ　１　ｒ　Ｇ　
２およびＧ３．Ｇ４と、インバータＩ　Ｎ　Ｖ　１〜Ｉ
　Ｎ　Ｖ　４と、ＡＮＤゲート回路０５〜Ｇ８と、ＯＲ
ゲート回路Ｇ９．Ｇｌｏと、出力用単安定マルチバイブ
レータＦＦ１’、ＦＦ２とによって構成されている。

上記アップ・ダウン信号形成回路１に入力されたロータ
リ・エンコーダからの正弦波信号Ｖａとｖｂは、シュミ
ット回路ＳＴ、とＳＴ２においてそれぞれ波形整形され
、第２図に示すように同じ周期のパルス信号Ａ、Ｂに変
形される。パルス信号ＡとＢは、デコーダＤＥＣに供給
されてデコードされ、デコーダ出力Ｙｏ−Ｙ３が形成さ
れる。

このデコーダ出力Ｙｏ−Ｙ３は、パルス信号Ａ。

Ｂのレベルに応じてそのうちの一つがハイレベルにされ
、残りはロウレベルにされる。第２図（Ｃ）には、デコ
ーダ出力Ｙｏ−■３のうちハイレベルにされるものの符
号が示さ五ている。

上記デコーダ出力Ｙｏ−Ｙ３は、一対のフリップフロッ
プを構成するＮＯＲゲート回路０１〜Ｇ４と、このＮＯ
Ｒゲート回路回路−１〜Ｇ４力をインバータＴＮＶ１〜
■Ｎｖ４で反転した信号を一方の入力端子に受けるよう
にされたＡＮＤゲート回路０５〜Ｇ８の他方の入力端子
とに供給される。そして、上記ＡＮＤゲート回１ｌＩＧ
　ｓと０７の出力信号がＯＲゲート回路Ｇ９に、またＡ
ＮＤゲート回路Ｇ６とＧｏの出力信号がＯＲゲート回路
Ｇ、ｏにそれぞれ供給され、その論理和かとられ、各々
ワンショットパルスを発生する単安定マルチバイブレー
タＦＦ１とＦＦ２に入力されている。

これによって、単安定マルチバイブレータＦＦ１、ＦＦ
２からは、第２図（ｆ）、（ｇ）に示すように、エンコ
ーダ出力ｖｂの立上がりと立下がりに同期して、単安定
マルチバイブレータＦＦ。

からは正転状態を現わすアップ信号ＵＰＩが、また単安
定マルチバイブレータＦＦ２からは逆転状態を現わすダ
ウン信号ＤＮ１が、それぞれエンコーダ出力ｖｂの周期
（Ｖａも同じ）の１／２周期で出力される。

さらに、この実施例では、第１図に示されてい　。

る上記アップ・ダウン信号形成回路１がもう−っ設けら
れ、その回路には、上記とは逆にシュミット回路ＳＴ１
側にエンコーダ出力ｖｂが入力され、シュミット回路Ｓ
Ｔ２側にエンコーダ出力Ｖａが入力されるようにされて
いる。その結果、単安定マルチバイブレータＦＦ１から
は第３図に示すようにダウン信号ＮＤ２が、また単安定
マルチバイブレータＦＦ２からはアップ信号ＵＰ２が、
それぞれエンコーダ出力Ｖａの立上がりと立下がりに同
期して出力されるようになる。

そして、この実施例では、上記のようにして２つのアッ
プ・ダウン信号発生回路から出力されたアンプ信号ＵＰ
ＩとＵＦ４を合成し、またダウン信号ＤＮＩとＤＮ２を
合成し、第３図（ｆ）と（ｇ）に示すように、エンコー
ダ出力Ｖａ、Ｖｂの周期の１／４周期のパルス信号Ｕ’
Ｐ、ＤＮを形成し、第４図に示すタコ電圧発生回路のク
ロックジェネレータ２に供給するようになっている。

第４図は、タコ電圧発生回路の第１の実施例の概略構成
を示す。ここでは、クロックジェネレータ２と、カウン
タ３、コンパレータ４およびラッチ回路５等からなるカ
ウンタ部６と、データ変換テーブル７およびＤ／Ａ変換
回路８からなるＤ／Ａ変換部９とによってタコ電圧発生
回路が構成されている。このうち、カウンタ部６はアッ
プ用のカウンタ部６ａとダウン用のカウンタ部６ｂとが
設けられている。

上記クロックジェネレータ２は、付属された水晶振動子
２ａからの発振出力に基づいてクロック信号ＣＬＫを形
成するとともに、前記アップ・ダウン信号形成回路から
供給さ熟るアップ信号ＵＰとダウン信号ＤＮ’に基づい
てカウンタ部６ａ、６ｂやＤ／Ａ変換部９に対する各種
タイミング信号を発生する。

カウンタ部６ａおよび６ｂでは、クロックジェネレータ
２から供給されるクロック信号ＣＬ　Ｋをカウンタ３に
おいて、あるアップ信号もしくはダウン信号から次のア
ップ信号もしくはダウン信号が入って来るまでのクロッ
ク数を計数することにより、パルス間の時間を計ってい
る。つまり、カウンタ３は同じ信号が連続する場合、信
号が入って来るごとにクリアされてカウントを継続する
ようになっている。

なお、アップ用カウンタ部６ａとダウン用カウンタ６ｂ
の動作は同じであるので、ここでは主としてアップ用カ
ウンタ部６ａの動作について説明する。

カウンタ部６ａでは、カウンタ３の値をラッチ回路５に
ラッチし、このラッチ回路５の値とカウンタ３の値とを
コンパレータ４で比較して、カウンタ３からラッチ回路
５へのラッチを行なうかを決定する。アップ信号ＵＰが
連続してやって来る場合、カウンタ３の値がラッチ回路
５の値よりも小さいときに、クロックジェネレータ２に
アップ信号ＵＰが入って来ると、その時点のカウンタ３
の値がラッチ回路５にラッチさ九、カウンタ３は直ちに
クリアされ、再び０から計数を始める。このような動作
は、モータの回転速度が速くなってアップ信号ｔＪＰの
間隔がしだいに短くなって行くときに生じる。

そして、ラッチ回路５にラッチされた値はコンパレータ
４に供給されて次のカウンタ計数値の比較対象とされる
とともに、データ変換テーブル６へ供給されて逆数をと
るような変換が行なわれ、その変換コードがＤ／Ａ変換
回路７に供給されてアナログ出力信号Ｖｔに変換されて
出力される。

従って、モータの回転速度が速くなってアップ信号の間
隔が狭くなるほど、ラッチ回路５の値が段階的に小さく
なり、その逆数となるデータ変換テーブル７の出力は大
きくなって、アナログ出力信号Ｖｔは回転速度に応じて
第５図に示すようにステップ状に増加して行く。

一方、カウンタ３の値の方がラッチ回路５の値よりも大
きくなると、コンパレータ４からの信号に基づいて、カ
ウンタ３の値がラッチ回路５の値を超える度ごとにその
値をラッチ回路５にラッチ遅くなりアップ信号ＵＰの間
が広がって行く場合に生ずる。従ってこの場合には、ラ
ッチ回路５の値は１ずつ増加され、データ変換テーブル
７に供給されて増数に変換され、Ｄ／Ａ変換回路８でＤ
／Ａ変換されてアナログ出力信号Ｖｔが出力される。

その結果、アナログ出力信号Ｖｔは、第５図に示すよう
に前回のアップ信号ＵＰの間隔と等しい時間ｔの間は一
時的に前回の間隔に比例した電圧を維持するが、その後
除々に電圧が下がって行く。

つまり、モータの回転速度が速くなっているときは、ア
ップ信号ＵＰが入って来る度に出力電圧■ｔがステップ
状に増加して行き、モータの回転速度が遅くなっている
ときは、次のアップ信号ＵＰが入って来る前に電圧が除
々に下がって、アップ信号が入って来た時点でその電圧
を維持する。

なお、上記の場合、カウンタ３はその最大カウント数を
計数するとカウントを停止し、最大値を維持するように
されており、これによって、最大値から再びＪ／　Ｏｒ
＋に戻って急にアナログ出力信号Ｖｔが増加するような
ことがないようになっている。

ダウン側のカウンタ部６ｂでは、クロックジェネレータ
３から供給されるダウン信号ＤＮの間隔を上記と同じよ
うな動作で計数して、その結果をデータ変、換テーブル
７へ出力するようにされており、モータが逆転する際に
も上記と同様に、回転速度に比例したアナログ出力信号
ＶｔがＤ／Ａ変換回路８から出力される。この場合、ア
ップ、ダウン信号に応じて、データ変換テーブル７へ供
給されるラッチ出力の切り換えが行なわれ、かつ逆転時
には負（−）のアナログ出力信号ｖｔが出力される。

しかも、上記実施例では、アップ信号ＵＰが連続して入
って来た後ダウン信号ＤＮが入って来た場合、あるいは
ダウン信号ＤＮが連続して入って来た後アップ信号ＵＰ
が７って来た場合、反対の信号が入ってもアップ側カウ
ンタ部６ａとダウン側カウンタ部６ｂ内のカウンタ３は
、それぞれクリアされず計数を続け、最大値でカウント
を停止するようになっている。そのため、次に再び元と
同じ信号が入って来たとき、最初にカウンタの最大値が
ラッチ回路５にラッチされて変換されるようになるので
、いきなり大きなアナログ出力信号Ｖｔが出力されるこ
とはない。

このようにして、上記実施例では、ロータリ・エンコー
ダの出力をパルス化して、正転、逆転に応じてアップ信
号とダウン信号を発生させ、その信号間隔を計数するこ
とで、エンコーダ出力の周期をディジタル式に測定し、
それをコード変換してからＤ／Ａ変換して出力するよう
にしているので、ロータリ・エンコーダ出力の周波数す
なわちモータの回転速度に比例した精度の高いアナログ
出力信号（タコ電圧）Ｖｔが、微分回路や積分回路を用
いてアナログ的に得るものに比べて迅速に出力されるよ
うになる。しかも、微積分回路を用いたアナログ式に比
べてエンコーダ出力のリップルが完全に除去されるため
、リップル信号比も良好となる。

［実施例２］ ところで、上記実施例の回路では、モータがほんの少し
逆転してからまた回転方向が元に戻ったような場合に、
第６図に示すようなタイミングでアップ信号ＵＰとダウ
ン信号ＩＮＮが発生されることがある。このような信号
が第４図に′示す回路に供給されると、アップ信号ＵＰ
Ｓに対するカウンタの値が区間Ｔａの計数値になってし
まい不都合な状態が生じる。

すなわち、一時的な逆転は、モータが一旦回転速度をゆ
るめることによって生じるが、第６図に示されているア
ップ信号ＵＰ２とＵＰＳの間隔は前後のアップ信号間隔
よりも狭く、これは回転速度が速い場合と同じ状態であ
り、本来の現象と矛盾し、不正確なアナログ出力信号が
出力されてしまう。そこで、このような不合理な状態の
発生を防止して精度の高いタコ電圧を発生できるように
した実施例を第７図に示す。

この実施例では、第４図におけるカウンタ部６ａ、６ｂ
内のカウンタ３が、それぞれ表カウンタ３ａと裏カウン
タ３ｂとによって構成されている。

そして、これらの表カウンタ３ａと裏カウンタ３ｂとの
間でそのカウンタ値のやりとりが行なえるようにされて
いるとともに、新にタイミング信号の切換回路１０が設
けられている。

また、クロックジェネレータ２においては、表カウンタ
３ａ用のクロック信号ＣＬＫ　１の他に、このクロック
信号ＣＬＫ］よりも３／４周期遅れた裏カウンタ３ｂ用
のクロック信号ＣＬＫ２を形成するとともに、アップ信
号ＵＰに基づいて、タイミング信号ＵＰＱＩ、ＵＰＱ２
．ＵＰＱ３を形成し、出力するように構成されている。

上記タイミング信号のうちＵＰＱｌは、アップ信号Ｕｌ
）に同期して立ち下がり、クロック信号ＣＬＫＩの立下
がりに同期して立ち上がるようにされる。また、タイミ
ング信号ＵＰＱ２は、アップ信号ＵＰが入ってからクロ
ック信号ＣＬＫ２の立下がりに同期して立ち下がり、ク
ロック信号ＣＬＫ２の次の立下がりに同期して立ち上が
るようにされ、タイミング信号ＵＰＱ３は、タイミング
信号ＵＰＱ１の立上がりに同期して立ち下がり、クロッ
ク信号ＣＬＫ　］の立下がりに同期して立ち上がるよう
にされる。

また、クロックジェネレータ２においては、ダウン信号
ＤＮに基づいて、タイミング信号ＤＮＱ１、ＤＮＱ２．
ＤＮＱ３が形成され、出力されるようにされている。各
タイミング信号ＤＮＱ１〜ＤＮＱ３とダウン信号ＤＮお
よびクロック信号ＣＬＫＩ、ＣＬＫ２との関係は、タイ
ミング信号ｎＰＱＩ〜ＵＰＱ３とアップ信号ＵＰおよび
クロック信号ＣＬＫ１．ＣＬＫ２との関係と同じである
。

そして、上記タイミング信号ＵＰＱＩ　　（ＤＮＱＴ）
は、クロック信号ＣＬＫ２とともに、切換回路１０に送
られ、コンパレータ４の出力によって選択的にラッチ回
路５に供給され、ラッチタイミングを与える。また、タ
イミング信号ｕｐＱ２（ＤＮＱ２）は裏カウンタ３ｂに
供給され、表カウンタ３ａにおけるデータのロードタイ
ミングを与える。さらに、タイミング信号ＵＰＱ３　（
ＤＮＱ百）は、表カウンタ３ａのクリア端子に供給され
、クリアタイミングを与えるとともに、ダウン側（アッ
プ側）の表カウンタ３ａのロード端子に供給され、裏カ
ウンタ３ｂにおけるデータのロードタイミングを与える
。

さらに、クロックジェネレータ２においては、アップも
しくはダウン信号のいずれが最後に入力されたかを表わ
す信号ＮＥＣが形成され、この信号ＮＥＧがアップ側と
ダウン側のカウンタ部内のラッチ回路５の出力を選択的
にデータ変換テーブル７に供給するためのセレクタ１１
に供給されて、カウンタ部６ａ、６ｂからのラッチ出力
をデータ変換テーブル７に供給させる切換えを行なう。

また、上記信号ＮＥＧは、Ｄ／Ａ変換回路８にも供給さ
れて、ダウン側カウンタ部６ｂからのデータの変換を行
なった際には、負のアナログ出力信号を出力させるよう
にされている。

第７図の回路においては、アップ信号ＵＰもしくはダウ
ン信号ＤＮが連続して入って来る場合には、表カウンタ
３ａが第４図におけるカウンタ３と同じように動作する
ことにより、第１の実施例で説明したのとほぼ同じ動作
によって信号間隔の計数およびデータの変換が行なわれ
、回転速度に比例した電圧が発生される。つまり、この
場合、表カウンタ３ａの値Ｄｃｏｕｎｔがラッチ回路５
の値Ｄｌａｔｃｈより小さいうちにアップ信号ＵＰがク
ロックジェネレータ２に入って来ると、コンパレータ４
の出力によって切換回路１０を通ってアップ信号ＵＰに
同期したタイミング信号■Ｑ１がラッチ回路５に供給さ
れるため、第９図に示すようにその時点の表カウンタ３
ａの値Ｄｃ。

ｕｎｔがラッチ回路５にラッチされ、表カウンタ３ａは
、クロック信号ＣＬ　Ｋ　１の立上がりに同期してクリ
アされる。一方、表カウンタ３ａの値ＤＣ０１１ｎ　ｔ
がラッチ回路５の値Ｄｌａｔｃｈを超えてからアップ信
号ＵＰが入って来ると、コンパレータ４の出力によって
切換回路１０を通ってクロック信号ＣＬＫ２がラッチ回
路５に供給されるため、第１０図に示すようにクロック
信号ＣＬＫ２の立上がりに同期して、表カウンタ３ａの
値Ｄｃｏｕｎｔが次々とラッチされ、アップ信号ＵＰが
入った時点でラッチが中止され、表カウンタ３８がクリ
アされる。

なお、この実施例では、表カウンタ３ａのクリアに先立
って、表カウンタ３ａの値Ｄｃｏｕｎｔがタイミング信
号ＵＰＱ２によってクロック信号ＣＬＫ２の立上がりに
同期して、裏カウンタ３ｂヘロードされ、裏カウンタ３
ｂがその値から引き続き計数を行なうことになる。そし
て、この裏カウンタ３ｂの値は、次にアップ信号ＵＰが
入って来て再び表カウンタ３ａの値がロードされるとき
に無効とされる。

また、アップ信号ＵＰが入って来ている間、ダウンカウ
ンタ６ｂ側では、アップ信号ＵＰが入って来る度にタイ
ミング信号ＵＰＱ３によって裏カウンタ３ｂの値が表カ
ウンタ３ａにロードされるため、正転が一定以上継続す
ると次にダウン信号ＤＮが入って来てダウン側の表カウ
ンタ３ａの値がデータ変換テーブル７へ出力されるとき
には、表カウンタ３ａは最大値になっていることが多く
、これは回転速度がゼロに近い場合と同じである。

従って、通常の正転から逆転への移動は、スムーズに行
なわれる。逆転から正転へ移る場合も全く同様である。

一方、この実施例によれば、モータが一時的に逆転して
第６図のようなタイミングでアップ信号ＵＰとダウン信
号ＤＮが発生する現象が生じても何ら支障を生じること
がない。

すなわち、この実施例では、アップ信号ＵＰが入って来
ると表カウンタ３ａの値を裏カウンタ３ｂヘロードし、
ダウン信号ＤＮが入って来ると裏カウンタ３ｂの値ヘロ
ードするようになっている。

そのため、第６図のようなタイミングでは、最後のアッ
プ信号ＵＰ２が入って来た時点で表カウンタ３ａの値が
裏カウンタ３ｂヘロードされ、裏カウンタ３ｂにおいて
その値の続きが計数される。

そして、ダウン信号ＤＮＯが入って来た時点で裏カウン
タ３ｂの値が元の表カウンタ３ａヘロードされ、次のア
ップ信号ＵＰ３が入って来るまでその続きを計数するこ
とになる（第８図参照）。

そのため、アップ信号ＵＰ３が入った時点では、表カウ
ンタ３ａには、区間Ｔｂの量計数していたのと同じ値が
入っていることになり、これがラッチ回路５を経てＤ／
Ａ変換部９へ出力されて変換される。そのため、アップ
信号ＵＰ３が入った時点で、区間Ｔａの計数値が出力さ
れてそのときの現参と一致しない大きなタコ電圧が出力
されることがない。しかも、ダウン信号ＤＮｏが入った
時点では、ダウン側の表カウンタ３ａの値がＤ／Ａ変換
部９へ出力され変換されるが、ダウン側では前述したよ
うにアップ信号ＵＰの入力の度に裏カウンタ３ｂの値が
ロードされている。そのため、ダウン信号ＤＮの入力に
よってダウン側カウンタ部６ａから出力される表カウン
タ３ａの値は最大値になっていることが多く、出力され
るタコ電圧は速度ゼロと同じになる。

［効果コ （１）ロータリ・エンコーダの出力（正弦波信号）をパ
ルス化して、このパルス信号の立下がり、立上がりに同
期して正転状態を示すアップ信号と逆転状態を示すダウ
ン信号を形成し、このアップ、ダウン信号の間隔を計時
することでロータリ・工ンコーダの出力の周期をディジ
タル式に測定してその結果をコード変換し、これをさら
にＤ／Ａ変換することによってタコ電圧を発生させるよ
うにしたので、ロータリ・エンコーダの出力の波形等ア
ナログ的な成分を無視して、周波数および位相差という
ディジタル的成分のみを入力情報としてディジタル処理
が行なわれてタコ電圧が発生されるようになるという作
用により、応答性が良好となってリアルタイムで速度情
報を得ることができ、遅れを生じさせることなく精度よ
く直流モータ等の速度制御を行なうことができるという
効果がある。

（２）ロータリ・エンコーダの出力（正弦波信号）をパ
ルス化して、このパルス信号の立下がり、立上がりに同
期して正転状態を示すアップ信号と逆転状態を示すダウ
ン信号を形成し、このアップ、ダウン信号の間隔を計時
することでロータリ・エンコーダの出力の周期をディジ
タル式に測定してその結果をコード変換し、これをさら
にＤ’／Ａ変換することによってタコ電圧を発生させる
ようにしたので、ロータリ・エンコーダの出力の波形等
アナログ的な成分を無視して、周波数および位相差とい
うディジタル的成分のみを入力情報としてディジタル処
理が行なわれてタコ電圧が発生されるようになるという
作用により、得られた速度情報がロータリ・エンコーダ
出力を微積分してアナログ式にタコ電圧を発生されるも
のに比べてリップルを含まなくなり、直流モータ等の速
度制御において良好な過度特性が得られ、スループット
が向上するという効果がある。

以上本発明者によってなされた発明を実施例に基づぎ具
体的に説明したが、本発明は上記実施例に限定されるも
のではなく、その要旨を逸脱しない範囲で種々変更可能
であることはいうまでもない。例えばアップ・ダウン信
号形成回路の構成は、実施例のものに限定されず、種々
の変形例が考えられる。

［利用分野］ 以上の説明では主として本発明者によってなされた発明
をその背景となった利用分野である直流モータの制御に
使用されるタコ電圧発生回路に適用したものについて説
明したが、それに限定されるものでなく、タコ電圧を必
要とするすべての装置に利用できるものである。

【図面の簡単な説明】

第１図は、ロータリ・エンコーダの出力をパルス化する
アップ・ダウン信号形成回路の一実施例を回路符号を用
いて示す構成図、 第２図は、その回路におけるタイミングチャート、 第３図は、同じくその回路の人力信号を入れ代えた場合
のタイミングチャート、 第４図は、アップ信号とダウン信号とに基づいてタコ電
圧を発生するタコ電圧発生回路の一実施例を示すブロッ
ク図、 第５図は、その出力信号（タコ電圧）の波形図、第６図
は、特殊な状態で発生されるアップ信号とダウン信号の
関係を示すタイミングチャート、第７図は、タコ電圧発
生回路の他の実施例を示すブロック図、 第８図は、この実施例における第６図の特殊状態に対す
る応答を示す作用説明図、 第９図は、第７図の回路におけるモータ加速時での各信
号のタイミングを示すタイミングチャー１〜、 第１０図は、同じくモータ減速時での各信号のタイミン
グチャートを示す。 １・・・・アップ・ダウン信号形成回路、２・・・・ク
ロックジェネレータ、３・・・・カウンタ、３ａ・・表
カウンタ、３ｂ・・・・裏カウンタ、４・・・・ラッチ
回路、５・・・・コンパレータ、６ａ・・・・アップ側
カウンタ部、６ｂ・・・・ダウン側カウンタ部、７・・
・・データ変換テーブル、８・・・・Ｄ／Ａ変換回路、
９・・・・Ｄ／Ａ変換部、１０・・・・切換回路。 １１・・・・セレクタ。

Claims (1)

1. 【特許請求の範囲】 １、ロータリ・エンコーダの出力に基づいて、正転状態
   を現わすアップ信号と逆転状態を現わすダウン信号を形
   成するアップ・ダウン信号形成部と、該アップ・ダウン
   信号形成部から出力されるアップ信号およびダウン信号
   に基づいて適当なタイミング信号とクロック信号を形成
   するクロックジェネレータ部と、該クロックジェネレー
   タ部から出力されるクロック信号を計数して、上記アッ
   プ信号とダウン信号の間隔に応じたディジタル信号を出
   力するカウンタ部と、該カウンタ部からの出力を変換し
   て、上記ロータリ・エンコーダの出力の周波数に比例し
   た電圧を発生するＤ／Ａ変換部とからなることを特徴と
   するタコ電圧発生装置。 ２、上記カウンタ部が、アップ信号をディジタル式に処
   理するアップ側カウンタ部と、ダウン信号を処理するダ
   ウン側カウンタ部とから構成されてなることを特徴とす
   る特許請求の範囲第１項記載のタコ電圧発生装置。 ３、上記カウンタ部が、アップ信号とダウン信号の間隔
   を計数するカウンタと、このカウンタの値をラッチする
   ラッチ回路と、該ラッチ回路の値と上記カウンタの値と
   を比較してラッチタイミングを設定する比較回路とから
   なることを特徴とする特許請求の範囲第１項もしくは第
   ２項記載のタコ電圧発生装置。 ４、上記カウンタが表カウンタと裏カウンタとからなり
   、上記アップ信号とダウン信号に基づいて一方から他方
   へその計数値がロードされるようにされてなることを特
   徴とする特許請求の範囲第１項、第２項もしくは第３項
   記載のタコ電圧発生装置。