JPS6149485A - 化合物半導体素子及びその製造方法 - Google Patents
化合物半導体素子及びその製造方法Info
- Publication number
- JPS6149485A JPS6149485A JP59171939A JP17193984A JPS6149485A JP S6149485 A JPS6149485 A JP S6149485A JP 59171939 A JP59171939 A JP 59171939A JP 17193984 A JP17193984 A JP 17193984A JP S6149485 A JPS6149485 A JP S6149485A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- type
- recess
- conductivity type
- inp
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims description 7
- 150000001875 compounds Chemical class 0.000 title claims description 6
- 238000004519 manufacturing process Methods 0.000 title claims description 6
- 239000000758 substrate Substances 0.000 claims abstract description 23
- 229910000530 Gallium indium arsenide Inorganic materials 0.000 claims abstract description 17
- 238000009792 diffusion process Methods 0.000 claims abstract description 13
- 239000000203 mixture Substances 0.000 claims abstract description 4
- 238000000034 method Methods 0.000 claims description 14
- 239000012535 impurity Substances 0.000 claims description 4
- 238000005468 ion implantation Methods 0.000 claims description 2
- 238000005530 etching Methods 0.000 abstract description 2
- 239000010410 layer Substances 0.000 description 45
- 230000001681 protective effect Effects 0.000 description 10
- 239000011248 coating agent Substances 0.000 description 5
- 238000000576 coating method Methods 0.000 description 5
- 229910052751 metal Inorganic materials 0.000 description 5
- 239000002184 metal Substances 0.000 description 5
- 240000002329 Inga feuillei Species 0.000 description 3
- 150000002739 metals Chemical class 0.000 description 3
- 229910015363 Au—Sn Inorganic materials 0.000 description 2
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 2
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- 238000000098 azimuthal photoelectron diffraction Methods 0.000 description 2
- 238000004891 communication Methods 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 239000013307 optical fiber Substances 0.000 description 2
- 238000010581 sealed tube method Methods 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- 101100190529 Arabidopsis thaliana PIN7 gene Proteins 0.000 description 1
- 241000238557 Decapoda Species 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 238000003486 chemical etching Methods 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 239000011247 coating layer Substances 0.000 description 1
- 239000006185 dispersion Substances 0.000 description 1
- 238000002474 experimental method Methods 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- PNDPGZBMCMUPRI-UHFFFAOYSA-N iodine Chemical compound II PNDPGZBMCMUPRI-UHFFFAOYSA-N 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 1
- 239000012808 vapor phase Substances 0.000 description 1
- 229910052725 zinc Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L31/08—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors
- H01L31/10—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors characterised by potential barriers, e.g. phototransistors
- H01L31/101—Devices sensitive to infrared, visible or ultraviolet radiation
- H01L31/102—Devices sensitive to infrared, visible or ultraviolet radiation characterised by only one potential barrier
- H01L31/105—Devices sensitive to infrared, visible or ultraviolet radiation characterised by only one potential barrier the potential barrier being of the PIN type
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Electromagnetism (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Light Receiving Elements (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は半導体へテロ接合を有するフォトダイオードな
どの化合物半導体素子及びその製造方法に関する。
どの化合物半導体素子及びその製造方法に関する。
従来例の構成とその問題点
１．０〜１．７μｍ帯（長波長帯）の光フアイバ通信は
、高純度光ファイバがこの波長帯域で低分散、低損失の
特性を示すため、長短離伝送の手段として注目されてい
る。この長波長帯域における受光素子として現在（、ｅ
−Ｐ 工Ｎフォトダイオード、Ｇｅ−アバランシェフ
ォトダイオード（Ｇｅ−ＡＰＤ）などが用いられている
が、０．８μｍ帯の光フアイバ通信で用いられているＳ
ｉ −Ｐ ｒ Ｎフォトダ、ｒオ−＋’や５ｉ−ＡＰＤ
に比べ暗電流が大きい、温度特性が悪いなどの欠点が１
）、長波長帯域でＳｉに匹敵する特性を有する受光素子
の開発が望まれており、Ｇｏにかわる材料として化合物
半導体を用いたＩｎ０．５３ ”’０．４７ ＡＳ （
以後Ｉｎ Ｇａ Ａｓと記す）或はＩｎｘＧａ、−ｘＡ
ｓｌ−ｙＰｙ（以後Ｉｎ Ｇａ Ａｓ Ｐと記す）のＰ
ＩＮフォトダイオード或はＡＰＤの開発が行われている
。
、高純度光ファイバがこの波長帯域で低分散、低損失の
特性を示すため、長短離伝送の手段として注目されてい
る。この長波長帯域における受光素子として現在（、ｅ
−Ｐ 工Ｎフォトダイオード、Ｇｅ−アバランシェフ
ォトダイオード（Ｇｅ−ＡＰＤ）などが用いられている
が、０．８μｍ帯の光フアイバ通信で用いられているＳ
ｉ −Ｐ ｒ Ｎフォトダ、ｒオ−＋’や５ｉ−ＡＰＤ
に比べ暗電流が大きい、温度特性が悪いなどの欠点が１
）、長波長帯域でＳｉに匹敵する特性を有する受光素子
の開発が望まれており、Ｇｏにかわる材料として化合物
半導体を用いたＩｎ０．５３ ”’０．４７ ＡＳ （
以後Ｉｎ Ｇａ Ａｓと記す）或はＩｎｘＧａ、−ｘＡ
ｓｌ−ｙＰｙ（以後Ｉｎ Ｇａ Ａｓ Ｐと記す）のＰ
ＩＮフォトダイオード或はＡＰＤの開発が行われている
。
第１図に従来のＩｎＧａＡｓ ／ ＩｎＰ拡散型プレナ
ーＰＩＮ７オトダイオードの断面構造を示す。第１図に
おいて、１は高濃度ｎ＋型ＩｎＰ基板、２は低濃度ｎ−
型エビタキシャーレ層でキャリア密度は５×１０１５ｃ
ｙｘ−３，３は低濃度ｎ−型ＩｎＧａＡｓ エピタキシ
ャル層でキャリア密度は５ Ｘ １０” Ｂ、−３，４
はＺｎを拡散した高濃度、ｐ＋型Ｉｎ Ｇａ Ａ５層で
ある。
ーＰＩＮ７オトダイオードの断面構造を示す。第１図に
おいて、１は高濃度ｎ＋型ＩｎＰ基板、２は低濃度ｎ−
型エビタキシャーレ層でキャリア密度は５×１０１５ｃ
ｙｘ−３，３は低濃度ｎ−型ＩｎＧａＡｓ エピタキシ
ャル層でキャリア密度は５ Ｘ １０” Ｂ、−３，４
はＺｎを拡散した高濃度、ｐ＋型Ｉｎ Ｇａ Ａ５層で
ある。
５はｐ＋型ＩｎＧａＡｓ層４にオーミック接触する電極
でＡｕ−Ｚｎの蒸着膜、６はｎ＋型ＩｎＰ基板１に、イ オーミック接触する電極でＡｕ −Ｓｎの蒸着膜、了は
Ｉ ｎ Ｇａ Ａｓの１）−−ｎ−接合の保護膜を兼ね
た無反射コーテイング膜でプラズマＣｖＤ法により堆積
したＳｉ３Ｎ４膜である。人は受光部である。この構造
においてｎ−型Ｉｎ Ｇａ Ａｓ層３とｐ＋型Ｉｎ Ｇ
ａ Ａｓ層４との接合の表面即ちＳユ３Ｎ４膜７との界
面でリーク電流が発生し、暗電流が大きくなってしまう
。
でＡｕ−Ｚｎの蒸着膜、６はｎ＋型ＩｎＰ基板１に、イ オーミック接触する電極でＡｕ −Ｓｎの蒸着膜、了は
Ｉ ｎ Ｇａ Ａｓの１）−−ｎ−接合の保護膜を兼ね
た無反射コーテイング膜でプラズマＣｖＤ法により堆積
したＳｉ３Ｎ４膜である。人は受光部である。この構造
においてｎ−型Ｉｎ Ｇａ Ａｓ層３とｐ＋型Ｉｎ Ｇ
ａ Ａｓ層４との接合の表面即ちＳユ３Ｎ４膜７との界
面でリーク電流が発生し、暗電流が大きくなってしまう
。
第１図の構造で、直径３００μｍのＰＩＮフォトダイオ
ードの場合、暗電流は逆バイアスが５ｖのとき数１０μ
人と大きい。−力５１３Ｎ４膜７を除去すると、暗電流
は逆バイアス５ｖのとき、１００ｎＡ程度と小さくなる
が表面に保護膜が無い状態であるので素子の信頼性が問
題と々る。
ードの場合、暗電流は逆バイアスが５ｖのとき数１０μ
人と大きい。−力５１３Ｎ４膜７を除去すると、暗電流
は逆バイアス５ｖのとき、１００ｎＡ程度と小さくなる
が表面に保護膜が無い状態であるので素子の信頼性が問
題と々る。
一方メサ型のＩｎＧａＡｓ ／ ＩｎＰ 、或はＩｎ
Ｇａ Ａｓ Ｐ／ＩｎＰ−ＰＩＮフォトダイオードにし
てｐ−ｎ接合部がＩｙｌ Ｇａ Ａｓ層或はＩｎＧａＡ
ｓ Ｐ層の表面に形成されない構造にする事により、暗
電流を低下させる方式は発明されているが、ＦＥＴ等他
の素子との集積化を考えると、メサ構造では、集積密度
や配線等に問題があり、プレナー構造の低暗電流の受光
素子の開発が要請されている。
Ｇａ Ａｓ Ｐ／ＩｎＰ−ＰＩＮフォトダイオードにし
てｐ−ｎ接合部がＩｙｌ Ｇａ Ａｓ層或はＩｎＧａＡ
ｓ Ｐ層の表面に形成されない構造にする事により、暗
電流を低下させる方式は発明されているが、ＦＥＴ等他
の素子との集積化を考えると、メサ構造では、集積密度
や配線等に問題があり、プレナー構造の低暗電流の受光
素子の開発が要請されている。
発明の目的
本発明はこの様な従来のｒｎＧａＡｓ ／ ＩｎＰ、或
はＩｎ（ｒａＡｓＰ ／ ＩｎＰ −Ｐ Ｉ Ｎ ７オ
トダイオードにおける問題点を解決するためになされた
ものであシ、表面保護膜が形成された状態でもなおかつ
低暗電流の化合物半導体素子及びその製造方法を提供せ
んとするものである。
はＩｎ（ｒａＡｓＰ ／ ＩｎＰ −Ｐ Ｉ Ｎ ７オ
トダイオードにおける問題点を解決するためになされた
ものであシ、表面保護膜が形成された状態でもなおかつ
低暗電流の化合物半導体素子及びその製造方法を提供せ
んとするものである。
発明の構成
本発明はＩｎＰ基板表面に凹部を形成し、この凹部内に
第１導電形のＩｎＰ層或はＩｎｘＧａ 、 −ｘ Ａｓ
、 −ｙＰｙ 層と、その上に第１導電形のＩｎ Ｇ
ａ Ａｓ或は工ｎｘ′Ｇａ１１−ｘｌＡＳ１−ｙｌＰｙ
／（ｙ′〈ｙ）層を有し、上記凹部を含む領域の表面に
第２導電形の拡散層或はイオン注入層を形成し、表面で
のリーク電流を低減し、暗電流を飛躍的に低くするもの
である。
第１導電形のＩｎＰ層或はＩｎｘＧａ 、 −ｘ Ａｓ
、 −ｙＰｙ 層と、その上に第１導電形のＩｎ Ｇ
ａ Ａｓ或は工ｎｘ′Ｇａ１１−ｘｌＡＳ１−ｙｌＰｙ
／（ｙ′〈ｙ）層を有し、上記凹部を含む領域の表面に
第２導電形の拡散層或はイオン注入層を形成し、表面で
のリーク電流を低減し、暗電流を飛躍的に低くするもの
である。
すなわち、本発明は、第１の導伝型ＩｎＰ基板に形成さ
れた凹部内に第１導伝型のＩｎＰ９るいは工ｎｘＧａ
＋ −ｘ Ａｓ ＋ −ｙ Ｐｙ ｆｘる第１の層と、
その上に、第１導伝型で上記のＩ ｎｘＧ＆、−ｘ Ａ
ｓ １−アＰｙ層よりも組成がＩｎ０．５５ ”０．４
７ Ａｓに近いＩｎｘ／（ｒａｌ−ｘｔ Ａｓ、、 −
ｙ／ Ｐｙ／あるいはＩｎ０．５３ ”０．４７ Ａｓ
＆る第２の層を有し、前記第２の層の表面全体および
前記凹部の周囲の前記第１導伝型ＩｎＰ基板表面に第２
導伝型の拡散層あるいはイオン注入層を形成する化合物
半導体素子を提供するものである。
れた凹部内に第１導伝型のＩｎＰ９るいは工ｎｘＧａ
＋ −ｘ Ａｓ ＋ −ｙ Ｐｙ ｆｘる第１の層と、
その上に、第１導伝型で上記のＩ ｎｘＧ＆、−ｘ Ａ
ｓ １−アＰｙ層よりも組成がＩｎ０．５５ ”０．４
７ Ａｓに近いＩｎｘ／（ｒａｌ−ｘｔ Ａｓ、、 −
ｙ／ Ｐｙ／あるいはＩｎ０．５３ ”０．４７ Ａｓ
＆る第２の層を有し、前記第２の層の表面全体および
前記凹部の周囲の前記第１導伝型ＩｎＰ基板表面に第２
導伝型の拡散層あるいはイオン注入層を形成する化合物
半導体素子を提供するものである。
実施例の説明
以下本発明の一実施例について説明する。第２図にその
構造を示す。同図において、１１はｎ＋型ＩｎＰ基板、
１２は基板表面に形成された深さ４μｍの台形状の凹部
である。１３はこの凹部の底面に形成されたｎ−型エビ
タキンヤルＩｎＰ層でキャリア密度及び膜厚は例えば５
Ｘ １０１” ３Ｆ３及び２μｍである。１４は更に
その上に形成されたｎ−型Ｉｎ、５３Ｇａｏ、４７Ａｓ
エヒリキシャＩＶ層で、キャリア密度及び膜厚は５Ｘ
１０１５（９）−３、及び２μｍである。１５．．１６
はｎ−型Ｉｎ Ｇｓ、 Ａｓの表面全体をおおう様に例
えばＺｎを拡散したｐ＋型Ｉｎ Ｇａ Ａｓ及びＩｎＰ
層で、拡散深さは約１μｍである。１７及び１８はそれ
ぞれｐ＋型Ｉｎ Ｇａ Ａｓ層１５及びｎ＋型ＩｎＰ基
板１１にオーミック接触をとるだめの金属で例えばそれ
ぞれＡｕ −Ｚｎ及びＡｕ −Ｓｎの蒸着膜でおる。Ｐ
ＩＮフォトダイオードの受光部はＢであり、入射した光
はｎ−及びｐ＋型１ｎＧａＡｓ層１４゜１６で吸収され
る。１９は受光部Ｂでは無反射コーティング層と々す、
ｎ”型ＩｎＰ層１３とｐ＋型ＩｎＰ層１６との接合表面
では表面保護膜となる様な膜、例えば５１３Ｎ４膜であ
る。
構造を示す。同図において、１１はｎ＋型ＩｎＰ基板、
１２は基板表面に形成された深さ４μｍの台形状の凹部
である。１３はこの凹部の底面に形成されたｎ−型エビ
タキンヤルＩｎＰ層でキャリア密度及び膜厚は例えば５
Ｘ １０１” ３Ｆ３及び２μｍである。１４は更に
その上に形成されたｎ−型Ｉｎ、５３Ｇａｏ、４７Ａｓ
エヒリキシャＩＶ層で、キャリア密度及び膜厚は５Ｘ
１０１５（９）−３、及び２μｍである。１５．．１６
はｎ−型Ｉｎ Ｇｓ、 Ａｓの表面全体をおおう様に例
えばＺｎを拡散したｐ＋型Ｉｎ Ｇａ Ａｓ及びＩｎＰ
層で、拡散深さは約１μｍである。１７及び１８はそれ
ぞれｐ＋型Ｉｎ Ｇａ Ａｓ層１５及びｎ＋型ＩｎＰ基
板１１にオーミック接触をとるだめの金属で例えばそれ
ぞれＡｕ −Ｚｎ及びＡｕ −Ｓｎの蒸着膜でおる。Ｐ
ＩＮフォトダイオードの受光部はＢであり、入射した光
はｎ−及びｐ＋型１ｎＧａＡｓ層１４゜１６で吸収され
る。１９は受光部Ｂでは無反射コーティング層と々す、
ｎ”型ＩｎＰ層１３とｐ＋型ＩｎＰ層１６との接合表面
では表面保護膜となる様な膜、例えば５１３Ｎ４膜であ
る。
本発明の一実施例の特徴とするところは次の通りである
。
。
ｎ −５Ｉｎ Ｇａ Ａｓ層１４とｐ” ５ Ｉｎ Ｃ
ｒａ Ａｓ層１５との接合が表面に露出しない構造をと
っているため表面リーク電流が少ない。本発明者の実験
によると、従来例に示した構造のプレナー型フォトダイ
オードの暗電流はｐ−ｎ接合の周辺長に比例する結果が
得られており、従ってＩｎＧａＡｓでのｐ−ｎ接合表面
でのリークが生じているといえる。一方ＩｎＰのｐ−ｎ
接合ダイオードの試作を行うと、リーク電流は同じ条件
下で、２桁以上も小さく、ＩｎＰ接合表面のリーク電流
は、Ｉｎ Ｇａ Ａｓ接合表面のリーク電流に比べては
るかに小さい事が判明した。
ｒａ Ａｓ層１５との接合が表面に露出しない構造をと
っているため表面リーク電流が少ない。本発明者の実験
によると、従来例に示した構造のプレナー型フォトダイ
オードの暗電流はｐ−ｎ接合の周辺長に比例する結果が
得られており、従ってＩｎＧａＡｓでのｐ−ｎ接合表面
でのリークが生じているといえる。一方ＩｎＰのｐ−ｎ
接合ダイオードの試作を行うと、リーク電流は同じ条件
下で、２桁以上も小さく、ＩｎＰ接合表面のリーク電流
は、Ｉｎ Ｇａ Ａｓ接合表面のリーク電流に比べては
るかに小さい事が判明した。
更に本発明では表面保護膜が形成されている。
従来例の説明でも述べた様に、Ｉｎ Ｇａ Ａｓのｐ−
ｎ接合表面に表面保護膜を形成するとリーク電流が増加
するが、本発明ではＩｎＰの表面に接合が形成される事
に々るので表面保護膜を形成した場合でも従来例よシも
小さく、しかも高い信頼性が得られる。
ｎ接合表面に表面保護膜を形成するとリーク電流が増加
するが、本発明ではＩｎＰの表面に接合が形成される事
に々るので表面保護膜を形成した場合でも従来例よシも
小さく、しかも高い信頼性が得られる。
次に本発明の一実施例のＰＩＮフォトダイオードの製造
方法について説明する。工程の概略を第３図（ＩＬ）〜
（ｄ）に示す。
方法について説明する。工程の概略を第３図（ＩＬ）〜
（ｄ）に示す。
（ａ） ｎ＋型ＩｎＰ基板１１の表面にＳｉＮ又は８
１０２等の絶縁膜２０をスパッタリング法等で形成し、
フォトリソグラフィーと化学エツチングによりＰＩＨの
受光部となる領域の絶縁膜を除去する。
１０２等の絶縁膜２０をスパッタリング法等で形成し、
フォトリソグラフィーと化学エツチングによりＰＩＨの
受光部となる領域の絶縁膜を除去する。
その後、この絶縁膜をエツチングマスクとして、ＩｎＰ
基板中に深さ約４μｍの凹部１２を形成する。（第３図
（ａ）） （ｂ） 次に上記の基板、即ち表面に凹部を有し、し
かも凹部以外の表面には絶縁膜の付着された基板上にｎ
−型ＩｎＰ層１３（例えばキャリア密度ｓ ｘ １ｏ１
５ａｍ、−３＋ 厚す２ μｍ） 、ｎ−型Ｉｎ Ｇａ
Ａｓ層１４（たとえばキャリア密度５Ｘ１０１５の−
３゜厚さ２μｍ）を気相エピタキシャル成長法等で成長
きせる。（第３図（ｂ））この成長は、他の成長方法、
例えばＭ ＯＣＶ Ｄ （Ｍｅｔａｌ Ｏｒｇａｎｉｃ
Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ
）法、又はＭＢＫ（Ｍｏ１ｅｃｕｌｏｒ Ｂｅａｍ
Ｅｐｉｔａｘｉｏｌ ）法などであってもよい。
基板中に深さ約４μｍの凹部１２を形成する。（第３図
（ａ）） （ｂ） 次に上記の基板、即ち表面に凹部を有し、し
かも凹部以外の表面には絶縁膜の付着された基板上にｎ
−型ＩｎＰ層１３（例えばキャリア密度ｓ ｘ １ｏ１
５ａｍ、−３＋ 厚す２ μｍ） 、ｎ−型Ｉｎ Ｇａ
Ａｓ層１４（たとえばキャリア密度５Ｘ１０１５の−
３゜厚さ２μｍ）を気相エピタキシャル成長法等で成長
きせる。（第３図（ｂ））この成長は、他の成長方法、
例えばＭ ＯＣＶ Ｄ （Ｍｅｔａｌ Ｏｒｇａｎｉｃ
Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ
）法、又はＭＢＫ（Ｍｏ１ｅｃｕｌｏｒ Ｂｅａｍ
Ｅｐｉｔａｘｉｏｌ ）法などであってもよい。
（Ｃ） 次に、上記の基板を弗酸系の溶液に浸漬する
事により、凹部以外の表面のＩｎＰ層、ＩｎＧａ Ａｓ
層を絶縁膜と共にリフトオフ法で除去し、凹部１２の内
部をＩｎＰ層１層表３ｎ Ｃｒａ Ａｓ層１４で埋める
事により、プレナー構造とする。次にｎ−型Ｉｎ Ｇａ
Ａｓ層１４の表面全体とその周辺部のＩｎＰ基板表面
に、Ｐ型不純物を選択拡散し、ｐ＋型Ｉ ｎ Ｇａ Ａ
ｓ層１５及びｐ＋型ＩｎＰ層１６を形成する。 （第３
図（Ｃ）） このＰ型不純物の選択拡散はたとえばＳｉＮ４膜を選択
拡散のマスクとして封管法によりＺｎを１μｍの拡散深
さに拡散する。この場合の拡散温度、及び拡散゛時間は
それぞれ５００°Ｇ及び３０分である。このＰ型不純物
の選択拡散は他の方法、たとえば封管法によるＣｄの拡
散あるいはＺｎ 、 Ｃｉｄ 、 Ｍｇ 、 Ｂｅなど
のイオン注入法々どによってもよい。
事により、凹部以外の表面のＩｎＰ層、ＩｎＧａ Ａｓ
層を絶縁膜と共にリフトオフ法で除去し、凹部１２の内
部をＩｎＰ層１層表３ｎ Ｃｒａ Ａｓ層１４で埋める
事により、プレナー構造とする。次にｎ−型Ｉｎ Ｇａ
Ａｓ層１４の表面全体とその周辺部のＩｎＰ基板表面
に、Ｐ型不純物を選択拡散し、ｐ＋型Ｉ ｎ Ｇａ Ａ
ｓ層１５及びｐ＋型ＩｎＰ層１６を形成する。 （第３
図（Ｃ）） このＰ型不純物の選択拡散はたとえばＳｉＮ４膜を選択
拡散のマスクとして封管法によりＺｎを１μｍの拡散深
さに拡散する。この場合の拡散温度、及び拡散゛時間は
それぞれ５００°Ｇ及び３０分である。このＰ型不純物
の選択拡散は他の方法、たとえば封管法によるＣｄの拡
散あるいはＺｎ 、 Ｃｉｄ 、 Ｍｇ 、 Ｂｅなど
のイオン注入法々どによってもよい。
（ｄ） 次にオーミック接触をとるだめの金属、たと
えば人ｕ −Ｚｎ蒸着膜１７、Ａｕ −Ｓｎ蒸着膜１８
を形成する。Ａｕ −Ｚｎ蒸着膜１７及びＡｕ −Ｓｎ
蒸着膜１８は他の金属、例えばＡｕ 、 Ｎｉ 、 Ｏ
ｒ。
えば人ｕ −Ｚｎ蒸着膜１７、Ａｕ −Ｓｎ蒸着膜１８
を形成する。Ａｕ −Ｚｎ蒸着膜１７及びＡｕ −Ｓｎ
蒸着膜１８は他の金属、例えばＡｕ 、 Ｎｉ 、 Ｏ
ｒ。
Ａβ、 Ｇｅなとオーミック接触が得られるものであれ
ば良い。（第３図（ｄ）） 最後に第２図の如く、表面保護膜１９を形成する。１９
は無反射コーテイング膜でもあり、たとえばプラズマｃ
ＶＤ法により８１３Ｎ４膜を１７５ｎｍの厚さに堆積す
ると波長１．３μｍの光に対する無反射コーテイング膜
と在る。１９はたとえばＣＶＤ法、スパッタ蒸着法々ど
によって形成したＳｉ３Ｎ４膜でもよく、また８１０２
などの他の材質のものであっても良い。また上記実施例
では１９は表面保護膜と無反射コーテイング膜とを兼用
しているが、第２図のｎ＋型ＩｎＰ１１とｐ＋型ＩｎＰ
層１６との接台表面の保護膜と受光部Ｂの無反射コーテ
イング膜とを異なる膜で形成しても良い。
ば良い。（第３図（ｄ）） 最後に第２図の如く、表面保護膜１９を形成する。１９
は無反射コーテイング膜でもあり、たとえばプラズマｃ
ＶＤ法により８１３Ｎ４膜を１７５ｎｍの厚さに堆積す
ると波長１．３μｍの光に対する無反射コーテイング膜
と在る。１９はたとえばＣＶＤ法、スパッタ蒸着法々ど
によって形成したＳｉ３Ｎ４膜でもよく、また８１０２
などの他の材質のものであっても良い。また上記実施例
では１９は表面保護膜と無反射コーテイング膜とを兼用
しているが、第２図のｎ＋型ＩｎＰ１１とｐ＋型ＩｎＰ
層１６との接台表面の保護膜と受光部Ｂの無反射コーテ
イング膜とを異なる膜で形成しても良い。
上記本発明の一実施例及び製造方法の説明においてはｎ
＋型ＩｎＰ基板１１に対するオーミック接触金属、８は
裏面に取りつけているが、表面か夢シ出しても良い事は
勿論である。ま−た上記実施例でｐ型とｎ型とが逆であ
ってもよい事は勿論である。上記説明においてはＰＩＮ
フォトダイオードとして説明したが、インバットダイオ
ードなどの電気素子にも応用可能である。
＋型ＩｎＰ基板１１に対するオーミック接触金属、８は
裏面に取りつけているが、表面か夢シ出しても良い事は
勿論である。ま−た上記実施例でｐ型とｎ型とが逆であ
ってもよい事は勿論である。上記説明においてはＰＩＮ
フォトダイオードとして説明したが、インバットダイオ
ードなどの電気素子にも応用可能である。
発明の詳細
な説明した様に本発明は、長波長帯の受光素子として低
暗電流かつ高信頼度の特性が得られ、光通信の発展に大
きく寄与するものである。
暗電流かつ高信頼度の特性が得られ、光通信の発展に大
きく寄与するものである。
第１図は従来のＩｎＧａＡｓ／ＩｎＰ−Ｐ Ｉ Ｎ７
、 ）ダイオードの構造断面図、第２図は本発明の一実
施例であるＩｎＧａＡｓ／ＩｎＰ−ＰＩＮ７オトｌ；”
イオードの構造断面図、第３図（ａ）〜（（１）は本発
明の一実施例であるＩｎＧａＡｓ ／ ＩｎＰ −Ｐ
Ｉ Ｎ ７オトダイオードの工程断面図である。 １３・・・・・・ｎ−型ＩｎＰ層、１４−・−−−−ｎ
−型１１ＧａＡｓ層、１６・・・・・・ｐ＋型Ｉｎ Ｇ
ａ Ａｓ層、１６・・曲・ｐ＋型ＩｎＰ層、１９・・・
・・・表面保護膜。 代理人の氏名 弁理士 中 尾 敏 男 ほか１名第１
図
、 ）ダイオードの構造断面図、第２図は本発明の一実
施例であるＩｎＧａＡｓ／ＩｎＰ−ＰＩＮ７オトｌ；”
イオードの構造断面図、第３図（ａ）〜（（１）は本発
明の一実施例であるＩｎＧａＡｓ ／ ＩｎＰ −Ｐ
Ｉ Ｎ ７オトダイオードの工程断面図である。 １３・・・・・・ｎ−型ＩｎＰ層、１４−・−−−−ｎ
−型１１ＧａＡｓ層、１６・・・・・・ｐ＋型Ｉｎ Ｇ
ａ Ａｓ層、１６・・曲・ｐ＋型ＩｎＰ層、１９・・・
・・・表面保護膜。 代理人の氏名 弁理士 中 尾 敏 男 ほか１名第１
図
Claims (2)
- （１）第１の導伝型ＩｎＰ基板に形成された凹部内に第
１導伝型のＩｎＰあるいはＩｎ＿ｘＧａ＿１＿−＿ｘＡ
ｓ＿１＿−＿ｙＰ＿ｙなる第１の層と、その上に、第１
導伝型で上記のＩｎ＿ｘＧａ＿１＿−＿ｘＡｓ＿１＿−
＿ｙＰ＿ｙ層よりも組成がＩｎ＿０＿．＿５＿５Ｇａ＿
０＿．＿４＿７Ａｓに近いＩｎ＿ｘ＿′Ｇａ＿１＿−＿
ｘ＿′Ａｓ＿１＿−＿ｙ＿′Ｐ＿ｙ＿′あるいはＩｎ＿
０＿．＿５＿３Ｇａ＿０＿．＿４＿７Ａｓなる第２の層
を有し、前記第２の層の表面全体および前記凹部の周囲
の前記第１導伝型ＩｎＰ基板表面に第２導伝型の拡散層
あるいはイオン注入層が形成されていることを特徴とす
る化合物半導体素子。 - （２）第１導電形ＩｎＰ基板上に凹部を形成する工程、
前記凹部内に第１導電形のＩｎＰ或はＩｎ＿ｘＧａ＿１
＿−＿ｘＡｓ＿１＿−＿ｙＰ＿ｙ層をエピタキシャル成
長する工程、その上に第１導電形のＩｎ＿０＿．＿５＿
３Ｇａ＿０＿．＿４＿７Ａｓ或は上記Ｉｎ＿ｘＧａ＿１
＿−＿ｘＡｓ＿１＿−＿ｙＰ＿ｙ層よりも組成がＩｎ＿
０＿．＿５＿３Ｇａ＿０＿．＿４＿７Ａｓに近いＩｎ＿
ｘ＿′Ｇａ＿１＿−＿ｘ＿′Ａｓ＿１＿−＿ｙ＿′Ｐ＿
ｙ＿′層をエピタキシャル成長する工程、及び前記第１
導電形のＩｎＧａＡｓ或はＩｎ＿ｘ＿′Ｇａ＿１＿−＿
ｘ＿′Ａｓ＿１＿−＿ｙ＿′Ｐ＿ｙ＿′の表面全体及び
前記凹部の周囲の上記第１導電形ＩｎＰ基板表面から第
２導電形の不純物を拡散或は注入する工程を含む特徴と
する化合物半導体素子の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59171939A JPS6149485A (ja) | 1984-08-18 | 1984-08-18 | 化合物半導体素子及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59171939A JPS6149485A (ja) | 1984-08-18 | 1984-08-18 | 化合物半導体素子及びその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6149485A true JPS6149485A (ja) | 1986-03-11 |
Family
ID=15932616
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59171939A Pending JPS6149485A (ja) | 1984-08-18 | 1984-08-18 | 化合物半導体素子及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6149485A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4904607A (en) * | 1987-11-20 | 1990-02-27 | U.S. Philips Corp. | Method of manufacturing an integrated infrared detector |
-
1984
- 1984-08-18 JP JP59171939A patent/JPS6149485A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4904607A (en) * | 1987-11-20 | 1990-02-27 | U.S. Philips Corp. | Method of manufacturing an integrated infrared detector |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0156156A1 (en) | Avalanche photodiodes | |
| JPS61255075A (ja) | 漏洩電流の低いｐｉｎフォトダイオード及びその製造方法 | |
| US4794439A (en) | Rear entry photodiode with three contacts | |
| JP2003197953A (ja) | 半導体受光素子、及びその製造方法 | |
| US5942771A (en) | Semiconductor photodetector | |
| US4729963A (en) | Fabrication method for modified planar semiconductor structures | |
| CA1280196C (en) | Avanlanche photodiode | |
| JPS63955B2 (ja) | ||
| JPS6149484A (ja) | 化合物半導体素子及びその製造方法 | |
| JPS6149485A (ja) | 化合物半導体素子及びその製造方法 | |
| US8263966B2 (en) | Photodetector and method for manufacturing photodetector | |
| JPH04236468A (ja) | 光通信用発光ダイオ−ド素子 | |
| JPH041740Y2 (ja) | ||
| JPS6398158A (ja) | ホトダイオ−ド | |
| JPH02114675A (ja) | 半導体発光素子ならびにその製造方法 | |
| JPS59149070A (ja) | 光検出器 | |
| JPH0621503A (ja) | 半導体光検出装置とその製造方法 | |
| JP3074574B2 (ja) | 半導体受光素子の製造方法 | |
| JPS6222475B2 (ja) | ||
| JPS6244433B2 (ja) | ||
| JPS6244710B2 (ja) | ||
| JPS6080282A (ja) | 化合物半導体素子およびその製造方法 | |
| JPS60173882A (ja) | 半導体装置 | |
| JPS58162077A (ja) | 半導体受光素子 | |
| JP2001007378A (ja) | 半導体受光装置及びその製造方法 |