JPS6148036A - 演算処理装置 - Google Patents
演算処理装置Info
- Publication number
- JPS6148036A JPS6148036A JP59169318A JP16931884A JPS6148036A JP S6148036 A JPS6148036 A JP S6148036A JP 59169318 A JP59169318 A JP 59169318A JP 16931884 A JP16931884 A JP 16931884A JP S6148036 A JPS6148036 A JP S6148036A
- Authority
- JP
- Japan
- Prior art keywords
- overflow
- result
- car
- byte
- data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
- G06F7/38—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation
- G06F7/48—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation using non-contact-making devices, e.g. tube, solid state device; using unspecified devices
- G06F7/491—Computations with decimal numbers radix 12 or 20.
- G06F7/492—Computations with decimal numbers radix 12 or 20. using a binary weighted representation within each denomination
- G06F7/493—Computations with decimal numbers radix 12 or 20. using a binary weighted representation within each denomination the representation being the natural binary coded representation, i.e. 8421-code
- G06F7/494—Adding; Subtracting
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2207/00—Indexing scheme relating to methods or arrangements for processing data by operating upon the order or content of the data handled
- G06F2207/38—Indexing scheme relating to groups G06F7/38 - G06F7/575
- G06F2207/3804—Details
- G06F2207/3808—Details concerning the type of numbers or the way they are handled
- G06F2207/3828—Multigauge devices, i.e. capable of handling packed numbers without unpacking them
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2207/00—Indexing scheme relating to methods or arrangements for processing data by operating upon the order or content of the data handled
- G06F2207/492—Indexing scheme relating to groups G06F7/492 - G06F7/496
- G06F2207/4924—Digit-parallel adding or subtracting
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
- G06F7/38—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation
- G06F7/48—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation using non-contact-making devices, e.g. tube, solid state device; using unspecified devices
- G06F7/499—Denomination or exception handling, e.g. rounding or overflow
- G06F7/49905—Exception handling
- G06F7/4991—Overflow or underflow
Landscapes
- Engineering & Computer Science (AREA)
- Computing Systems (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Computational Mathematics (AREA)
- Mathematical Analysis (AREA)
- Mathematical Optimization (AREA)
- Pure & Applied Mathematics (AREA)
- General Engineering & Computer Science (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の利用分牙〕
本発明は演算処理装置に係り、詳しくは２個の可変長デ
ータについてＮ進演算を行い、得られた結果の有効デー
タ部分を可変長の格納領域へ出力する演算処理装置にお
いて、有効データ長が格納領域の長さよりも長いことを
検出するＮ進オーバーフロー検出手段に関する。以下、
一般的な１０巡演算命令の場合について説明する。
ータについてＮ進演算を行い、得られた結果の有効デー
タ部分を可変長の格納領域へ出力する演算処理装置にお
いて、有効データ長が格納領域の長さよりも長いことを
検出するＮ進オーバーフロー検出手段に関する。以下、
一般的な１０巡演算命令の場合について説明する。
１０進演算命令は、２進化ｌＯ進形式で表わされた数の
可変長の第１オペランドと、同じく２進化１０進形式で
表わされた可変長の第２オペランドの間で加算、減算、
乗算及び除算を行い、その結果が第１オペランド領域に
格納されるものである。命令形式は、演算の種類を指定
するオペレーションコード、第１及び第２オペランドの
開始アドレス並びに第１及び第２オペランドの長さを示
す値とからなる。例えば、ｌＯ進加算命令の処理は、第
２オペランドが第１オペランドへ加えられ。
可変長の第１オペランドと、同じく２進化１０進形式で
表わされた可変長の第２オペランドの間で加算、減算、
乗算及び除算を行い、その結果が第１オペランド領域に
格納されるものである。命令形式は、演算の種類を指定
するオペレーションコード、第１及び第２オペランドの
開始アドレス並びに第１及び第２オペランドの長さを示
す値とからなる。例えば、ｌＯ進加算命令の処理は、第
２オペランドが第１オペランドへ加えられ。
その結果が第１オペランド領域に格納される。二とで終
了する。この時、第１オペランドの長さの値は１Ｍ果が
格納されるべき領域の長さをも表わしており、演算結果
が第１オペランドの領域に格納できず、有効な結果の一
部が消失することがある。
了する。この時、第１オペランドの長さの値は１Ｍ果が
格納されるべき領域の長さをも表わしており、演算結果
が第１オペランドの領域に格納できず、有効な結果の一
部が消失することがある。
たとえば、第２オペランドの長さが第１オペラントより
も長い場合の加算結果には、データの消失が起こりうる
可能性がある。もっともオペランドの長さのみによって
有効なデータが消失しうるとは限らず、第２オペランド
長が比較的長くても。
も長い場合の加算結果には、データの消失が起こりうる
可能性がある。もっともオペランドの長さのみによって
有効なデータが消失しうるとは限らず、第２オペランド
長が比較的長くても。
その上位桁に０が連続しであるような場合には必ずしも
データが消失するとは限らない。
データが消失するとは限らない。
１０進演算結果がオーバーフローを起こし、データが消
失する場合、プログラム的に割込みを発生するか否かは
１割込み制御マスクにより制御されるが、オーバーフロ
ーの検出方式についてはハードウェア回路に依存してい
る。
失する場合、プログラム的に割込みを発生するか否かは
１割込み制御マスクにより制御されるが、オーバーフロ
ーの検出方式についてはハードウェア回路に依存してい
る。
従来、演算結果がオーバーフローになったことを高速に
検出する方式として、特公昭５７−４６５７４号ｒオー
バーサイズデータ検出装置」がある。これは、演算結果
の全桁について一部ごとに有効データであるか否かのス
テータス信号を生成し１次いで第１オペランド領域長の
デコード信号により前記ステータス信号のうち結果格納
領域（第一１オペランド領域）の外に存在するステータ
ス信号だけを取り出してそのステータスを調べることに
より、高速にオーバーフロー検出を行えるように考慮さ
れたものである。
検出する方式として、特公昭５７−４６５７４号ｒオー
バーサイズデータ検出装置」がある。これは、演算結果
の全桁について一部ごとに有効データであるか否かのス
テータス信号を生成し１次いで第１オペランド領域長の
デコード信号により前記ステータス信号のうち結果格納
領域（第一１オペランド領域）の外に存在するステータ
ス信号だけを取り出してそのステータスを調べることに
より、高速にオーバーフロー検出を行えるように考慮さ
れたものである。
しかしながら、上記従来方式は、オーバーフロー検出の
ためだけに多大の専用ハードウェア回路を配置しなけれ
ばならないという欠点を有している。すなわち、同特許
公報第６図乃至第８図に示されているような、演算結果
の各バイトのステータス（オールＯかオール１）を検出
するための回路、信号選択器及び非行先ステータス発生
器、さらに全バイトステータス発生器等を、オーバーフ
ロー検出のみに使用する専用のハードウェアとして用意
する必要がある。このように、オーバーフロー検出に特
定されるようなハードウェアの増加は、計算機のコスト
を引き上げ、さらにゲート斂増加による信頼性の低下を
まねく要因になるものである。
ためだけに多大の専用ハードウェア回路を配置しなけれ
ばならないという欠点を有している。すなわち、同特許
公報第６図乃至第８図に示されているような、演算結果
の各バイトのステータス（オールＯかオール１）を検出
するための回路、信号選択器及び非行先ステータス発生
器、さらに全バイトステータス発生器等を、オーバーフ
ロー検出のみに使用する専用のハードウェアとして用意
する必要がある。このように、オーバーフロー検出に特
定されるようなハードウェアの増加は、計算機のコスト
を引き上げ、さらにゲート斂増加による信頼性の低下を
まねく要因になるものである。
また、上記従来方式は１通常の１０進演算命令で使用さ
れるパック形式の２進化１０進データの他に、ゾーン形
式の２進化１０進データや符号のついた可変長の純２進
数形式のデータについても。
れるパック形式の２進化１０進データの他に、ゾーン形
式の２進化１０進データや符号のついた可変長の純２進
数形式のデータについても。
オーバーフローを検出することができる機構となってい
るが、後者の２つのオーバーフロー検出は一般的な計算
機においては不必要な機構で、通常の１０進演算オーバ
ーフロー検出には最適な方式％式％ また、１０進オーバーフローが検出された場合。
るが、後者の２つのオーバーフロー検出は一般的な計算
機においては不必要な機構で、通常の１０進演算オーバ
ーフロー検出には最適な方式％式％ また、１０進オーバーフローが検出された場合。
プログラム割込みは割込み制御マスクによって制御され
るが９割込みの発生は、演算結果の一部が消失さ九たデ
ータを第１オペランド領域へ格納された後でもよい。す
なわち、オーバーフローの起きた１０進命令を完了した
時点でよい。そのため演算結果の格納動作と並行してオ
ーバーフローが検出できればよく、上記特公昭５７−４
６５７４号に開示されているように、多大の専用ハード
ウェアを設けて演算結果とほぼ同時にオーバーフローを
検出する必要性はない。
るが９割込みの発生は、演算結果の一部が消失さ九たデ
ータを第１オペランド領域へ格納された後でもよい。す
なわち、オーバーフローの起きた１０進命令を完了した
時点でよい。そのため演算結果の格納動作と並行してオ
ーバーフローが検出できればよく、上記特公昭５７−４
６５７４号に開示されているように、多大の専用ハード
ウェアを設けて演算結果とほぼ同時にオーバーフローを
検出する必要性はない。
本発明の目的は、演算オーバーフロー検出のために多大
の専用ハードウェアを設けることなく、オーバーフロー
検出手段の主要部を他の処理のためにも使用できるよう
にした高速なＮ進演算オーバーフロー検出手段を提供す
ることにある。
の専用ハードウェアを設けることなく、オーバーフロー
検出手段の主要部を他の処理のためにも使用できるよう
にした高速なＮ進演算オーバーフロー検出手段を提供す
ることにある。
本発明の特徴は、Ｎ進演算により得られた結果を検索し
て有効データの最上位置を示す値を出力する回路と、こ
の有効データ最上位置指示値と結果格納領域の長さを示
す値により、Ｎ進演算結果内に含まれる有効データの大
きさが結果格納領域よりも大きい場合にオーバーフロー
が検出されたことを示す回路を有するところにある。
て有効データの最上位置を示す値を出力する回路と、こ
の有効データ最上位置指示値と結果格納領域の長さを示
す値により、Ｎ進演算結果内に含まれる有効データの大
きさが結果格納領域よりも大きい場合にオーバーフロー
が検出されたことを示す回路を有するところにある。
以下１本発明の一実施例を図面により詳細に説明する。
第１図は本発明の一実施例の構成図で、１６桁の１０進
演算結果のオーバーフロー検出装置を示す、第１図にお
いて、２は８バイト（６４ビツト）の２進加算器であり
、その各々の入力に入力補正器１ａ、ｌｂを有し、出力
には出力補正器３を有して２進加減算および１０進加減
算ができる一般的な２進７１０進併用加算器を構成し・
でいる。２追加算器２の最上位ビットからのキャリイは
、キャリイ・レジスタ（ＣＡＲ）４へ入力され、その出
力は再び２進加算器２の最下位ビットへ与えられると共
にオーバーフロー決定回路１３へも供給されている。出
力補正器３の出力は、２進／１０進併用加算器２の演算
結果そのものでＺバス５によって結果格納部（図には明
示していない）へ送られるとともに、オーバーフロー検
出論理部１５のデジット・エンコーダ６へ供給される。
演算結果のオーバーフロー検出装置を示す、第１図にお
いて、２は８バイト（６４ビツト）の２進加算器であり
、その各々の入力に入力補正器１ａ、ｌｂを有し、出力
には出力補正器３を有して２進加減算および１０進加減
算ができる一般的な２進７１０進併用加算器を構成し・
でいる。２追加算器２の最上位ビットからのキャリイは
、キャリイ・レジスタ（ＣＡＲ）４へ入力され、その出
力は再び２進加算器２の最下位ビットへ与えられると共
にオーバーフロー決定回路１３へも供給されている。出
力補正器３の出力は、２進／１０進併用加算器２の演算
結果そのものでＺバス５によって結果格納部（図には明
示していない）へ送られるとともに、オーバーフロー検
出論理部１５のデジット・エンコーダ６へ供給される。
デジット・エンコーダ６の構成は第２図に示す如くであ
り、２バス５上の６４ビツトの演算結果をオア回路２０
０〜２１５でデジット（４ビツト）毎にオアして１６個
の出力Ｐ５．〜Ｐ１．得、この出力Ｐ。
り、２バス５上の６４ビツトの演算結果をオア回路２０
０〜２１５でデジット（４ビツト）毎にオアして１６個
の出力Ｐ５．〜Ｐ１．得、この出力Ｐ。
〜Ｐｌ、を一般的な１６ビツト・プライオリティエンコ
ーダ３０に与えて、エンコード結果Ｅ、 −Ｅ４を得る
ものである。第３図にエンコーダ３０の論理動作を示す
。
ーダ３０に与えて、エンコード結果Ｅ、 −Ｅ４を得る
ものである。第３図にエンコーダ３０の論理動作を示す
。
デ、（ジット・エンコーダ６のエンコード結果は。
演算結果の有効行（ゼロでない値）の先頭位置がどこに
あるかを示しているため、いろいろな処理に使用さ九る
８例えば２進／１０進併用加算器２が浮動小数点加算命
令で２進加算を行った場合。
あるかを示しているため、いろいろな処理に使用さ九る
８例えば２進／１０進併用加算器２が浮動小数点加算命
令で２進加算を行った場合。
その演算結、果の上位の不要なデジットゼロを除去し、
さらに除去したデジット相当の値を中間指数部から減算
するという正規化処理があるが、この時の演算結果の上
位の不要なデジットゼロを検出するときに上記エンコー
ダ６が使用される。また。
さらに除去したデジット相当の値を中間指数部から減算
するという正規化処理があるが、この時の演算結果の上
位の不要なデジットゼロを検出するときに上記エンコー
ダ６が使用される。また。
エンコード結果Ｅ ｒ＋〜Ｅ４が全て１であると演算結
果はオール０であることを示しているため、演算結果の
状態でセットするコンディションコードの条件として使
用されたり、演算結果がゼロであるか否かをテストしな
がら進むマイクロ命令のテスト条件にも使用される。こ
のようにエンコーダ６は、オーバーフロー検出論理部１
５内に存在はしているが、そのハードウェアは必ずしも
オーバーフロー検出にのみ使用されるのではない。
果はオール０であることを示しているため、演算結果の
状態でセットするコンディションコードの条件として使
用されたり、演算結果がゼロであるか否かをテストしな
がら進むマイクロ命令のテスト条件にも使用される。こ
のようにエンコーダ６は、オーバーフロー検出論理部１
５内に存在はしているが、そのハードウェアは必ずしも
オーバーフロー検出にのみ使用されるのではない。
ディジット・エンコーダ６の出力Ｅ ＩＩ〜ＥＪのうち
、Ｅ、、〜Ｅ３は比較器９へ与えらＪＬ 、 Ｅ ａは
接続されない。すなわち、１０進演算のオーバーフロー
検出には、第１オペランドの格納領域がバイト貼位で規
定されているため、バイト内のどちらのディジットかを
示すＥ４は比較器９には不要である。
、Ｅ、、〜Ｅ３は比較器９へ与えらＪＬ 、 Ｅ ａは
接続されない。すなわち、１０進演算のオーバーフロー
検出には、第１オペランドの格納領域がバイト貼位で規
定されているため、バイト内のどちらのディジットかを
示すＥ４は比較器９には不要である。
比較器９はエンコーダ６の出力Ｅ ＩＩ〜Ｅ１と第１オ
ペランドの格納領域長を示す値Ｌ１．．．Ｌ１、、Ｌｌ
７．Ｌｌ、を比較する回路である。ＬＬｌ、〜Ｌ１．で
示される値は、１０進命令の第１オペランド長として与
えられるもので、一般の１０進命令においては、実際の
バイト数よりも１バイトだけ短い値である。例えばＬＬ
、、ＬＬ、ＬＬ。
ペランドの格納領域長を示す値Ｌ１．．．Ｌ１、、Ｌｌ
７．Ｌｌ、を比較する回路である。ＬＬｌ、〜Ｌ１．で
示される値は、１０進命令の第１オペランド長として与
えられるもので、一般の１０進命令においては、実際の
バイト数よりも１バイトだけ短い値である。例えばＬＬ
、、ＬＬ、ＬＬ。
Ｌｌ、＝ＯＬＯ１であると、格納領域長は５＋１＝６バ
イトであることを示す。
イトであることを示す。
第４図に比較器９の構成例を示す。第４図において、３
００〜３０７はアンド回路、３１０〜３１５はオア回路
、３２０〜３２２はインバータである。比較器９は第５
図（ａ）（Ｌ １．１＝１のとき）。
００〜３０７はアンド回路、３１０〜３１５はオア回路
、３２０〜３２２はインバータである。比較器９は第５
図（ａ）（Ｌ １．１＝１のとき）。
第５図（ｂ）（ＬＬ、、＝Ｏのとき）に示す演算でそれ
ぞれの先頭ビットからのキャリイＣ，，（ＬＬ、。
ぞれの先頭ビットからのキャリイＣ，，（ＬＬ、。
＝１のとき）、 ｃ＋ （ｔ、 １ 、、 ＝Ｏのとき
）を求めて、Ｌｌ、、＝１（７）とき、ｃ、、＝ｏでｏ
ｖｏ とＬＬ、＝０のとき、Ｃ，＝０でＯＶｔ をそれぞれ出力する。ＯＶＯ，ＯＶＩは各条件のもとで
オーバーフローが発生していることを示している。
）を求めて、Ｌｌ、、＝１（７）とき、ｃ、、＝ｏでｏ
ｖｏ とＬＬ、＝０のとき、Ｃ，＝０でＯＶｔ をそれぞれ出力する。ＯＶＯ，ＯＶＩは各条件のもとで
オーバーフローが発生していることを示している。
比較器９の出力ｔｏ （ＯＶＯ，０ＶＩ）はオーバーフ
ロー決定回路１３へ入力される。オーバーフロー決定回
路１３には、さらに第１オペランドの符号Ｓ１．第２オ
ペランドの符号５２．１０進加算命令であることを示す
信号Ａが（１０進減算命令のときはＡ＝Ｏとなる）が入
力されている。
ロー決定回路１３へ入力される。オーバーフロー決定回
路１３には、さらに第１オペランドの符号Ｓ１．第２オ
ペランドの符号５２．１０進加算命令であることを示す
信号Ａが（１０進減算命令のときはＡ＝Ｏとなる）が入
力されている。
オーバーフロー決定回路１３は、出力として１０進演算
のオーバーフローが検出されたことを示す信号ＯＶＦを
出力線１４に出力する。
のオーバーフローが検出されたことを示す信号ＯＶＦを
出力線１４に出力する。
第６図にオーバーフロー決定回路１３の構成例を示す、
第６図において、４００は排他的論理和回路、４０１は
アンド回路、４０２はオア回路である。すなわち、オー
バーフロー決定回路Ｌ３は。
第６図において、４００は排他的論理和回路、４０１は
アンド回路、４０２はオア回路である。すなわち、オー
バーフロー決定回路Ｌ３は。
０ＶＦ＝ＯＶＯ＋○Ｖ ］、 ＋ＣＡＲ・（Ｓ １■Ｓ
２＠Ａ）の論理演算を行う。ここで、（Ｓ１■Ｓ２■Ａ
）は、１０進加算器が同符号の２つのデータ間で加算が
行われることを示す条件である。ＣＡＲ・（Ｓｌ■Ｓ２
■Ａ）は、同符号の２つのデータ間で加算が行われたと
き、２進加算器２の先頭ビットからのキャリイＣＡＲが
あったことを示し、それは、演算結果が８バイトまたは
１６バイトを越えることを意味している。このとき第１
オペランド長及び第２オペランド長が共に８バイト以下
であるときには、オーバーフローが発生しており。
２＠Ａ）の論理演算を行う。ここで、（Ｓ１■Ｓ２■Ａ
）は、１０進加算器が同符号の２つのデータ間で加算が
行われることを示す条件である。ＣＡＲ・（Ｓｌ■Ｓ２
■Ａ）は、同符号の２つのデータ間で加算が行われたと
き、２進加算器２の先頭ビットからのキャリイＣＡＲが
あったことを示し、それは、演算結果が８バイトまたは
１６バイトを越えることを意味している。このとき第１
オペランド長及び第２オペランド長が共に８バイト以下
であるときには、オーバーフローが発生しており。
また、第１オペランド長または第２オペランド長のどち
らかが８バイトを越えている場合は、最初に後半８バイ
ト分の演算を行うが、その時のＣＡＲはオーバーフロー
決定回路１３へは与えず、２進加算器２の最下位ビット
へ供給するパスを通して次に行われる残りのバイト分の
加算時に使用され、この時の演算で発生したＣＡＲがオ
ーバーフロー決定回路１３へ与えられるようにすること
により、オーバーフローの検出を行うことができる。
らかが８バイトを越えている場合は、最初に後半８バイ
ト分の演算を行うが、その時のＣＡＲはオーバーフロー
決定回路１３へは与えず、２進加算器２の最下位ビット
へ供給するパスを通して次に行われる残りのバイト分の
加算時に使用され、この時の演算で発生したＣＡＲがオ
ーバーフロー決定回路１３へ与えられるようにすること
により、オーバーフローの検出を行うことができる。
〈実施例の動作〉
２個の可変長の２進化１０進データは、一つはＸバス、
他の一つはＹバスからそれぞれ入力補正器１ａ、ｌｂを
通って２進加算器２へ句、えられる。
他の一つはＹバスからそれぞれ入力補正器１ａ、ｌｂを
通って２進加算器２へ句、えられる。
２進加算器２による２進加算結果にもとづいて出力補正
器３にて、出力補正され、その演算結果がＺバス５へ供
給される。この演算結果は結果格納部へ送られ、そこで
格納動作が開始される。一方。
器３にて、出力補正され、その演算結果がＺバス５へ供
給される。この演算結果は結果格納部へ送られ、そこで
格納動作が開始される。一方。
２バス５の内容はデジット・エンコーダ６へ学えられ、
最上位有効桁の位置を示すエンコード出力Ｅｏ−Ｅ、が
信号線７に得られる。このエンコード出力のうちＥ。−
Ｅｌが比較器９へ与えられて第１オペランド長を示す値
ＬＬ、、ＬＬ、ＬＬ、Ｌ１３と比較される。比較器９の
しくみは第５図に示した通りであり、格納領域のバイト
数（ＬＬ、。
最上位有効桁の位置を示すエンコード出力Ｅｏ−Ｅ、が
信号線７に得られる。このエンコード出力のうちＥ。−
Ｅｌが比較器９へ与えられて第１オペランド長を示す値
ＬＬ、、ＬＬ、ＬＬ、Ｌ１３と比較される。比較器９の
しくみは第５図に示した通りであり、格納領域のバイト
数（ＬＬ、。
Ｌｌ、ＬＬ２Ｌ１．＋１）から演算結果の有効バイト数
（Ｅ。Ｅ、百２ Ｅ ３ ＋ １）を引いたものである
。この時、格納領域が８バイトを越えているときには、
キャリイＣ１がないとオーバーフローになり、格納領域
が８バイト以下であるときには。
（Ｅ。Ｅ、百２ Ｅ ３ ＋ １）を引いたものである
。この時、格納領域が８バイトを越えているときには、
キャリイＣ１がないとオーバーフローになり、格納領域
が８バイト以下であるときには。
キャリイＣ１がないとオーバーフローとなる。ただし、
格納領域が８バイトを越えるときには、＠初の後半の８
バイトを演算するが、この時、デジット・エンコーダ６
は通常どおりの動作を行うが次に残りのバイトを演算し
たとき、その演算結果に対するデジットエンコード出力
のＥ。が０のときは（この中に有効桁がある）、残りバ
イトの演算結果のデジットエンコードを比較器９へ送出
するが、Ｅｌｌが１のときは（残りバイト演算の中に有
効［７はない）、Ｅ、〜Ｅ、は先のデジットエンコーダ
結果を使用するようにする。このように格納領域の大き
によりデジットエンコードの出力を切り分けることが生
じるが、それは、最大１６バイトまで存在するデータに
対して８バイト演算器を使用していることによるもので
、１６バイト演算器を用いれば、このようなことは生じ
ない。したがって、デジットエンコーダ６の出力を切り
変えることは１本発明の基本にかかわるものではない。
格納領域が８バイトを越えるときには、＠初の後半の８
バイトを演算するが、この時、デジット・エンコーダ６
は通常どおりの動作を行うが次に残りのバイトを演算し
たとき、その演算結果に対するデジットエンコード出力
のＥ。が０のときは（この中に有効桁がある）、残りバ
イトの演算結果のデジットエンコードを比較器９へ送出
するが、Ｅｌｌが１のときは（残りバイト演算の中に有
効［７はない）、Ｅ、〜Ｅ、は先のデジットエンコーダ
結果を使用するようにする。このように格納領域の大き
によりデジットエンコードの出力を切り分けることが生
じるが、それは、最大１６バイトまで存在するデータに
対して８バイト演算器を使用していることによるもので
、１６バイト演算器を用いれば、このようなことは生じ
ない。したがって、デジットエンコーダ６の出力を切り
変えることは１本発明の基本にかかわるものではない。
デジットエンコーダは、あくまでも先頭の有効Ｆ４３を
検出する手段としてのみ使用し、ているものである。
検出する手段としてのみ使用し、ているものである。
比較器９の出力ＯＶＯ，○■１は信号線１０によりオー
バーフロー決定回路１３へ与えられ、そのうちのどちら
かがオンになれば、オーバーフローが検出される。しか
し、比較器９にて検出できない場合があるので、それを
検出するための論理がオーバーフロー決定回路１３に付
加されている。
バーフロー決定回路１３へ与えられ、そのうちのどちら
かがオンになれば、オーバーフローが検出される。しか
し、比較器９にて検出できない場合があるので、それを
検出するための論理がオーバーフロー決定回路１３に付
加されている。
それは１例えば演算結果がオール０となり（Ｅｌ。
〜Ｅ３＝１１１１）、２進加算器２のキャリイＣＡＲが
発生するようなケース、すなわち、同符号の２つのデー
タが加算されたケースの先頭ピントからのキャリイがあ
るようなケースである。、：の時のキャリイは、演算結
果が格納領域に入らないことを示しており、比較器９の
出力はそれを検出できない。したがって、第６図に示し
た如’ＣＨＣＡＲ・ （ＳＬ■Ｓ２■Ａ）なる条件と、
比較器９の出力Ｏ■０とＯＶＩとの論理和によってオー
バーフローを検出することになる。しかしながら。
発生するようなケース、すなわち、同符号の２つのデー
タが加算されたケースの先頭ピントからのキャリイがあ
るようなケースである。、：の時のキャリイは、演算結
果が格納領域に入らないことを示しており、比較器９の
出力はそれを検出できない。したがって、第６図に示し
た如’ＣＨＣＡＲ・ （ＳＬ■Ｓ２■Ａ）なる条件と、
比較器９の出力Ｏ■０とＯＶＩとの論理和によってオー
バーフローを検出することになる。しかしながら。
演算器＋１Ｊが１６バイトで出力１７バイトを求め。
その出力に対してエンコーダを設け、有効０７を検出す
るようにすれば、比較器９と同様の方式でオーバーフロ
ーを検出できる。
るようにすれば、比較器９と同様の方式でオーバーフロ
ーを検出できる。
以上のＩＯ進演算のオーバーフロー検出は、演算結果の
格納動作と並行して行われ、格納が完了して該当命令が
完了するまでに、オーバーフローは検出されることにな
る。
格納動作と並行して行われ、格納が完了して該当命令が
完了するまでに、オーバーフローは検出されることにな
る。
本発明によれば、オーバーフロー検出のためのハードウ
ェアの大半を占めるデジットエンコーダを他の処理にも
使用することができるため、オーバーフロー検出のため
のハードウェア量はきわめて少なくすることができる。
ェアの大半を占めるデジットエンコーダを他の処理にも
使用することができるため、オーバーフロー検出のため
のハードウェア量はきわめて少なくすることができる。
したがって計算機全体としてみれば、ハードウェア量の
低減を果すことができるという効果がある。
低減を果すことができるという効果がある。
第１図は本発明の一実施例の全体構成図、第２図は第１
図におけるデジットエンコーダの詳細構成図、第３図は
デジットエンコーダ内の１６ビツト、プライオリティエ
ンコーダの動作説明図、第４図は第１図における比較器
の詳Ｐ４構成図、第５呵 図は比較器の動作へ図、第６図は第１図におけるオーバ
ーフロー決定回路の詳ｊ４１１ｆｔｌｌ成図である。 ２・・・２進加算器、 ４・・・キャリ、イ・レジス
タ。 ６・・・デジットエンコーダ、 ９・・・比較器。 １３・・・オーバーフロー決定回路、 １５・・・オ
ーバーフロー検出論理部。 ＶＦ ｒ：ｏＥＩＥ２Ｐ３Ｅ４ 第３図 第４図 Ｌｌ。 Ｅ、 Ｌｌｌ ＥＩ Ｌ
ｌ２ Ｅ２ Ｌｌｖ Ｅ３ＱＶＯ（９ＶＩ
図におけるデジットエンコーダの詳細構成図、第３図は
デジットエンコーダ内の１６ビツト、プライオリティエ
ンコーダの動作説明図、第４図は第１図における比較器
の詳Ｐ４構成図、第５呵 図は比較器の動作へ図、第６図は第１図におけるオーバ
ーフロー決定回路の詳ｊ４１１ｆｔｌｌ成図である。 ２・・・２進加算器、 ４・・・キャリ、イ・レジス
タ。 ６・・・デジットエンコーダ、 ９・・・比較器。 １３・・・オーバーフロー決定回路、 １５・・・オ
ーバーフロー検出論理部。 ＶＦ ｒ：ｏＥＩＥ２Ｐ３Ｅ４ 第３図 第４図 Ｌｌ。 Ｅ、 Ｌｌｌ ＥＩ Ｌ
ｌ２ Ｅ２ Ｌｌｖ Ｅ３ＱＶＯ（９ＶＩ
Claims (1)
- （１）２個の可変長データについてＮ進演算を行い、そ
の演算結果の指定された部分を可変長の格納領域へ出力
する演算処理装置において、前記Ｎ進演算結果の検索を
行って有効データの最上位位置を示す値を出力する手段
と、前記有効データの最上位位置を示す値と前記演算結
果の格納領域の大きさを示す値により、前記Ｎ進演算結
果内に含まれる有効データ長が前記演算結果の格納領域
よりも大きい場合にオーバーフローが発生したことを示
す手段とを備えたことを特徴とする演算処理装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59169318A JPH0680487B2 (ja) | 1984-08-15 | 1984-08-15 | 演算処理装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59169318A JPH0680487B2 (ja) | 1984-08-15 | 1984-08-15 | 演算処理装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6148036A true JPS6148036A (ja) | 1986-03-08 |
| JPH0680487B2 JPH0680487B2 (ja) | 1994-10-12 |
Family
ID=15884315
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59169318A Expired - Lifetime JPH0680487B2 (ja) | 1984-08-15 | 1984-08-15 | 演算処理装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0680487B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02125328A (ja) * | 1988-11-04 | 1990-05-14 | Toshiba Corp | 差動バレルシフタ |
| JPH02127726A (ja) * | 1988-11-08 | 1990-05-16 | Nec Corp | 情報処理装置 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5924343A (ja) * | 1982-07-30 | 1984-02-08 | Toshiba Corp | １０進演算装置 |
-
1984
- 1984-08-15 JP JP59169318A patent/JPH0680487B2/ja not_active Expired - Lifetime
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5924343A (ja) * | 1982-07-30 | 1984-02-08 | Toshiba Corp | １０進演算装置 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02125328A (ja) * | 1988-11-04 | 1990-05-14 | Toshiba Corp | 差動バレルシフタ |
| JPH02127726A (ja) * | 1988-11-08 | 1990-05-16 | Nec Corp | 情報処理装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0680487B2 (ja) | 1994-10-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5805475A (en) | Load-store unit and method of loading and storing single-precision floating-point registers in a double-precision architecture | |
| US5761521A (en) | Processor for character strings of variable length | |
| JPH06337783A (ja) | データ処理装置およびデータ処理方法 | |
| US3986015A (en) | Arithmetic unit for use in a digital data processor and having an improved system for parity check bit generation and error detection | |
| JP2591463B2 (ja) | リミッタ装置 | |
| JPS6227412B2 (ja) | ||
| JPH10500513A (ja) | ディジタル除算実行装置 | |
| US5506800A (en) | Self-checking complementary adder unit | |
| JPS6148036A (ja) | 演算処理装置 | |
| JPH01232423A (ja) | 演算回路 | |
| EP0265948B1 (en) | Data processor capable of immediately calculating branch address in relative address branch | |
| US20020188640A1 (en) | Dual mode arithmetic saturation processing | |
| JPS6133539A (ja) | 浮動小数点演算装置 | |
| JPH0216632A (ja) | 固定小数点数−浮動小数点数変換回路 | |
| JPS61282928A (ja) | 浮動小数点演算装置 | |
| JPS6327746B2 (ja) | ||
| JPS5911141B2 (ja) | 演算装置 | |
| JPS61224036A (ja) | 演算装置 | |
| JPH0319568B2 (ja) | ||
| JPS61160134A (ja) | 指数アンダ−フロ−検出回路 | |
| JP3139011B2 (ja) | 固定小数点プロセッサ | |
| JPH0887399A (ja) | 冗長なシフト数予測とシフト誤り補正を用いた正規化装置 | |
| JPH07134645A (ja) | 情報処理用条件コード生成装置 | |
| JPH0344327B2 (ja) | ||
| JPS645331B2 (ja) |