JPS645331B2 - - Google Patents
Info
- Publication number
- JPS645331B2 JPS645331B2 JP56149494A JP14949481A JPS645331B2 JP S645331 B2 JPS645331 B2 JP S645331B2 JP 56149494 A JP56149494 A JP 56149494A JP 14949481 A JP14949481 A JP 14949481A JP S645331 B2 JPS645331 B2 JP S645331B2
- Authority
- JP
- Japan
- Prior art keywords
- address
- data
- microprogram
- floating point
- operand
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 238000000034 method Methods 0.000 claims description 16
- 238000001514 detection method Methods 0.000 claims 1
- 238000010586 diagram Methods 0.000 description 7
- 230000005856 abnormality Effects 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000009191 jumping Effects 0.000 description 1
- 108091063446 miR-704 stem-loop Proteins 0.000 description 1
- 238000003672 processing method Methods 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/22—Microcontrol or microprogram arrangements
- G06F9/26—Address formation of the next micro-instruction ; Microprogram storage or retrieval arrangements
- G06F9/261—Microinstruction address formation
Landscapes
- Engineering & Computer Science (AREA)
- Software Systems (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Executing Machine-Instructions (AREA)
- Advance Control (AREA)
Description
【発明の詳細な説明】
本発明は、マイクロプログラム制御のデータ処
理装置に係り、特に処理対象となるデータの内容
により処理方法が異なるようなデータを扱うデー
タ処理装置に関する。
理装置に係り、特に処理対象となるデータの内容
により処理方法が異なるようなデータを扱うデー
タ処理装置に関する。
データ処理装置が扱う数値データの形式には一
般的に固定小数点データ形式と浮動小数点データ
形式の２つがある。近年、浮動小数点データに対
して、これまでデータ処理装置毎に異なつていた
データ形式を、標準化しようとする動きがある。
たとえばIEEEにて作成された１つの標準化案と
しては、浮動小数点データ構造の枠内で正確に表
現される結果、あるいは１つの丸め誤差範囲内で
表わされる演算結果は、そのままユーザーに与え
るが、そうでない場合はユーザーに対し結果を与
えずに、その代り非数値的結果（メツセージ等）
を示して原因追求の助けをするという基本思想の
もとに、浮動小数点データ形式が定められてい
る。
般的に固定小数点データ形式と浮動小数点データ
形式の２つがある。近年、浮動小数点データに対
して、これまでデータ処理装置毎に異なつていた
データ形式を、標準化しようとする動きがある。
たとえばIEEEにて作成された１つの標準化案と
しては、浮動小数点データ構造の枠内で正確に表
現される結果、あるいは１つの丸め誤差範囲内で
表わされる演算結果は、そのままユーザーに与え
るが、そうでない場合はユーザーに対し結果を与
えずに、その代り非数値的結果（メツセージ等）
を示して原因追求の助けをするという基本思想の
もとに、浮動小数点データ形式が定められてい
る。
上記のような考え方に立脚した浮動小数点デー
タ形式として下記を規定しているものがある。
タ形式として下記を規定しているものがある。
(1) 正規化数
(2) 非正規化数
(3) ±０（ゼロ）
(4) ±∞
(5) 未定義数
(6) 倍精度浮動小数点演算時の指数部ビツト長拡
張 一方、従来の一般的なデータ処理装置が扱う浮
動小数点データ形式としては、下記のものしか規
定されていない。
張 一方、従来の一般的なデータ処理装置が扱う浮
動小数点データ形式としては、下記のものしか規
定されていない。
(1) 正規化数
(2) 非正規化数
(3) ０（ゼロ）
また、浮動小数点データ形式の演算に対して
は、演算結果はオーバーフローあるいはアンダー
フローを発生する。すなわちデータ処理装置は、
浮動小数点演算を実行するときには、上記にて規
定されるデータであるか否かの判定や、オーバー
フロー、アンダーフローの判定が必要となる。
は、演算結果はオーバーフローあるいはアンダー
フローを発生する。すなわちデータ処理装置は、
浮動小数点演算を実行するときには、上記にて規
定されるデータであるか否かの判定や、オーバー
フロー、アンダーフローの判定が必要となる。
従来のマイクロプログラム制御のデータ処理装
置に於ては、上述した浮動小数点データのよう
に、データの内容により演算処理が異なる場合に
は、データの内容を示す条件信号をマイクロプロ
グラムが逐次判定できるようなハードウエアを備
え、演算中あるいは演算後に該ハードウエアを使
つて、マイクロプログラムが判定する方法をとつ
ていた。
置に於ては、上述した浮動小数点データのよう
に、データの内容により演算処理が異なる場合に
は、データの内容を示す条件信号をマイクロプロ
グラムが逐次判定できるようなハードウエアを備
え、演算中あるいは演算後に該ハードウエアを使
つて、マイクロプログラムが判定する方法をとつ
ていた。
この逐次判定の方法でも、従来の一般的な浮動
小数点データ形式においては、規定されているデ
ータの種類が前述のように少ないため、演算時間
の増加は招かなかつた。
小数点データ形式においては、規定されているデ
ータの種類が前述のように少ないため、演算時間
の増加は招かなかつた。
ところが、前記の新しい浮動小数点データ形式
を採用すると、規定されているデータ形式の種類
がふえ、又それらの組合せも考えられるため、従
来のマイクロプログラム制御のデータ処理装置が
行つていた、データ種類や演算結果の異常判定を
逐次判定で行なう方法では、判定回数が増え、演
算時間の増加は避けられない。
を採用すると、規定されているデータ形式の種類
がふえ、又それらの組合せも考えられるため、従
来のマイクロプログラム制御のデータ処理装置が
行つていた、データ種類や演算結果の異常判定を
逐次判定で行なう方法では、判定回数が増え、演
算時間の増加は避けられない。
本発明は、上記した従来技術の問題点にかんが
みてなされたもので、その目的は、処理の対象と
するデータの内容に応じて処理内容が多くの種類
に別れる場合にも高速な処理を行えるデータ処理
装置を提供するにある。
みてなされたもので、その目的は、処理の対象と
するデータの内容に応じて処理内容が多くの種類
に別れる場合にも高速な処理を行えるデータ処理
装置を提供するにある。
本発明の特徴は、第１図の概念図で示すよう
に、データ演算部４０１で処理されるデータある
いは演算結果そのものに関する種々の条件を検出
して符号化する第１の手段４０２と、その結果を
格納するためにマイクロプログラムアドレス制御
部４０３内に設けられた第２の手段４０４と、こ
の手段４０４の内容を次のマイクロプログラムの
アドレスとして選択して、マイクロプログラムメ
モリ４０６より所定の処理に必要なマイクロプロ
グラムを読み出す第３の手段４０５とを設け、上
記第１の手段により処理データの条件を逐次的で
はなく１マシンサイクルで検出して対応する処理
マイクロプログラムを直ちに取り出せるようにし
た点にある。
に、データ演算部４０１で処理されるデータある
いは演算結果そのものに関する種々の条件を検出
して符号化する第１の手段４０２と、その結果を
格納するためにマイクロプログラムアドレス制御
部４０３内に設けられた第２の手段４０４と、こ
の手段４０４の内容を次のマイクロプログラムの
アドレスとして選択して、マイクロプログラムメ
モリ４０６より所定の処理に必要なマイクロプロ
グラムを読み出す第３の手段４０５とを設け、上
記第１の手段により処理データの条件を逐次的で
はなく１マシンサイクルで検出して対応する処理
マイクロプログラムを直ちに取り出せるようにし
た点にある。
以下、本発明を浮動小数点の加算を例として詳
細に説明する。第２図は浮動小数点データのフオ
ーマツト例を示すもので、１ビツトの符号部Ｓ、
８ビツトの指数部Ｅ、及び23ビツトの仮数部Ｍと
から成つている。但し、浮動小数点数の表現する
値は指数部Ｅが０のときはＳ、Ｍの他に関係なく
値０を表現するものとする。尚、指数部Ｅが０で
あつても、Ｓ、Ｍの値が０でないと定義すること
ができることは云うまでもない。このことは浮動
小数点演算にあつては、常識である。かかる場
合、Ｅが０か否かの判定は不要となる。
細に説明する。第２図は浮動小数点データのフオ
ーマツト例を示すもので、１ビツトの符号部Ｓ、
８ビツトの指数部Ｅ、及び23ビツトの仮数部Ｍと
から成つている。但し、浮動小数点数の表現する
値は指数部Ｅが０のときはＳ、Ｍの他に関係なく
値０を表現するものとする。尚、指数部Ｅが０で
あつても、Ｓ、Ｍの値が０でないと定義すること
ができることは云うまでもない。このことは浮動
小数点演算にあつては、常識である。かかる場
合、Ｅが０か否かの判定は不要となる。
第３図はこの浮動小数点データフオーマツトで
表現された２数を示しており、この２数の加算に
ついてまず従来の方法を第４図のフローチヤート
にもとづいて説明する。
表現された２数を示しており、この２数の加算に
ついてまず従来の方法を第４図のフローチヤート
にもとづいて説明する。
まずステツプ301と302において、被加数D0、
加数D1の指数部E0、E1が０かどうかという判定
を行う。条件が成立した場合には、それぞれ結果
はステツプ304あるいは303でD1あるいはD0を答
として終了する。ステツプ301、302での条件が両
者共に成立しない場合は、ステツプ305（は排他
的論理和）の演算を行い、次にステツプ306の判
定を行う。ステツプ306の条件（S2＝０）が成立
しない場合は、被加数D0、加数D1の符号が異符
号であつたことを意味するから、ステツプ307の
減算処理ルーチンに入る。この減算ルーチンは
E0、E1、M0、M1の大小関係に応じて第４図と同
様なフローで処理されるが、ここでは簡単のため
省略する。
加数D1の指数部E0、E1が０かどうかという判定
を行う。条件が成立した場合には、それぞれ結果
はステツプ304あるいは303でD1あるいはD0を答
として終了する。ステツプ301、302での条件が両
者共に成立しない場合は、ステツプ305（は排他
的論理和）の演算を行い、次にステツプ306の判
定を行う。ステツプ306の条件（S2＝０）が成立
しない場合は、被加数D0、加数D1の符号が異符
号であつたことを意味するから、ステツプ307の
減算処理ルーチンに入る。この減算ルーチンは
E0、E1、M0、M1の大小関係に応じて第４図と同
様なフローで処理されるが、ここでは簡単のため
省略する。
一方、ステツプ306の条件が成立した場合は次
にステツプ308の条件（E2＝０）の成否判定を行
なう。該条件が成立している場合は、被加数、加
数の仮数部Ｍが桁合せ不要であるので、結果の符
号部はS0、指数部はステツプ310で得られるE2、
仮数部は３１５で得られるM2となる。ステツプ
308の条件が下成立の場合は、次にステツプ309の
条件（E2＞０）の判定を行ない、該条件が成立
している場合はステツプ311の処理、すなわち、
加数D1の仮数部M1をE2ビツト右シフトして桁合
せをし、ステツプ313で指数部E2をE0に等置して
からステツプ315での加算処理により仮数部M2を
算出する。またステツプ309の条件が不成立の場
合は、ステツプ３１２において被加数D0の仮数
部M0を｜E2｜ビツト右シフトして桁合せを行い、
指数部E2をE1とおき、ステツプ315の加算処理に
より仮数部M2を算出する。
にステツプ308の条件（E2＝０）の成否判定を行
なう。該条件が成立している場合は、被加数、加
数の仮数部Ｍが桁合せ不要であるので、結果の符
号部はS0、指数部はステツプ310で得られるE2、
仮数部は３１５で得られるM2となる。ステツプ
308の条件が下成立の場合は、次にステツプ309の
条件（E2＞０）の判定を行ない、該条件が成立
している場合はステツプ311の処理、すなわち、
加数D1の仮数部M1をE2ビツト右シフトして桁合
せをし、ステツプ313で指数部E2をE0に等置して
からステツプ315での加算処理により仮数部M2を
算出する。またステツプ309の条件が不成立の場
合は、ステツプ３１２において被加数D0の仮数
部M0を｜E2｜ビツト右シフトして桁合せを行い、
指数部E2をE1とおき、ステツプ315の加算処理に
より仮数部M2を算出する。
以上述べたように、従来のデータ処理装置にお
いては、データの条件１つ１つ（ステツプ301、
302、306、308、309）を逐次的に判定しているた
め、処理時間が長くなる。
いては、データの条件１つ１つ（ステツプ301、
302、306、308、309）を逐次的に判定しているた
め、処理時間が長くなる。
これを解決するための本発明の実施例を以下で
説明する。第５図は本発明を適用したパイプライ
ン制御データ処理装置を示すブロツク図である。
主記憶装置（MMと略す）５０１は、主記憶制御
ユニツト（MCUと略す）５０２の制御を受けて、
高速バツフアメモリ（BMIと略す）５０３、同
（BMDと略す）５０４との間でデータの送受を
行う。バス５４０はアドレスバス、バス５４１は
データバスである。命令フエツチユニツト（IFU
と略す）５０５は、命令のアドレスを信号線５２
７によつてBMI５０３に送出し、命令語の先行
読出しを行う。IFU５０２に取込まれた命令は、
命令デコードユニツト（DUと略す）５０９にオ
ペコード及びオペランド指定子単位に送られて解
読される。アドレス計算ユニツト（AUと略す）
５１０はDU５０９で解読されたアドレツシング
モードに従つてオペランドの実効アドレスを計算
し、オペランドフエツチユニツト（OFUと略す）
５１１に送る。OFU５１１はAU５１０から渡さ
れたオペランドのアドレスをBMD５０４に送出
してオペランドを先行フエツチする。BMD５０
４は、OFU５１１から渡されたアドレスのデー
タを有する場合には、該データを直ちにOFU５
１１に渡し、該当するアドレスのデータがない場
合にはMCU５０２を通してMM５０１をアクセ
スして、前記アドレスのデータを読出し、OFU
５１１に渡す動作を行う。実行ユニツト（EUと
略す）５１２は、OFU５１１からオペランドを
受取り命令を実行する。
説明する。第５図は本発明を適用したパイプライ
ン制御データ処理装置を示すブロツク図である。
主記憶装置（MMと略す）５０１は、主記憶制御
ユニツト（MCUと略す）５０２の制御を受けて、
高速バツフアメモリ（BMIと略す）５０３、同
（BMDと略す）５０４との間でデータの送受を
行う。バス５４０はアドレスバス、バス５４１は
データバスである。命令フエツチユニツト（IFU
と略す）５０５は、命令のアドレスを信号線５２
７によつてBMI５０３に送出し、命令語の先行
読出しを行う。IFU５０２に取込まれた命令は、
命令デコードユニツト（DUと略す）５０９にオ
ペコード及びオペランド指定子単位に送られて解
読される。アドレス計算ユニツト（AUと略す）
５１０はDU５０９で解読されたアドレツシング
モードに従つてオペランドの実効アドレスを計算
し、オペランドフエツチユニツト（OFUと略す）
５１１に送る。OFU５１１はAU５１０から渡さ
れたオペランドのアドレスをBMD５０４に送出
してオペランドを先行フエツチする。BMD５０
４は、OFU５１１から渡されたアドレスのデー
タを有する場合には、該データを直ちにOFU５
１１に渡し、該当するアドレスのデータがない場
合にはMCU５０２を通してMM５０１をアクセ
スして、前記アドレスのデータを読出し、OFU
５１１に渡す動作を行う。実行ユニツト（EUと
略す）５１２は、OFU５１１からオペランドを
受取り命令を実行する。
この処理装置で、各ユニツトはほぼ独立に動作
することによつてパイプライン処理を行うことが
できる。なお本例ではパイプライン処理の構成を
第５図のようにしたが、もちろん、第５図の方式
だけに限定されることはなく、さらに別の方式も
あることはもちろんである。
することによつてパイプライン処理を行うことが
できる。なお本例ではパイプライン処理の構成を
第５図のようにしたが、もちろん、第５図の方式
だけに限定されることはなく、さらに別の方式も
あることはもちろんである。
次に本発明の実施例として、第５図の実行ユニ
ツト５１２に属する浮動小数点データ処理部を更
に詳しく記述した第６図、及び該実行ユニツト５
１２内のマイクロプログラムアドレス制御部を更
に詳しく記述した第７図、及び本発明を適用した
場合の浮動小数点データの加算処理マイクロプロ
グラムフローチヤートを記述した第８図を用い
て、以下で本発明を説明する。
ツト５１２に属する浮動小数点データ処理部を更
に詳しく記述した第６図、及び該実行ユニツト５
１２内のマイクロプログラムアドレス制御部を更
に詳しく記述した第７図、及び本発明を適用した
場合の浮動小数点データの加算処理マイクロプロ
グラムフローチヤートを記述した第８図を用い
て、以下で本発明を説明する。
第６図の浮動小数点データ処理理ブロツク図に
おいて、第２図に示した被加数D0、加数D1のそ
れぞれ符号部、指数部、仮数部はレジスタ６０１
〜６０６の各々に図のようにセツトされたものと
する。この時最初のマシンサイクルでは、第８図
中のステツプ８０１の条件判定が次のように行わ
れる。すなわち、S0とS1の排他的論理和S2は
SLOGIC部６０７で算出され、結果はレジスタ６
１３に格納される。レジスタ６０３，６０４に格
納された指数部E0、E1は、それぞれセレクタ６
０８，６０９を通り、指数演算部６１２でE2＝
E0−E1が算出され、結果は指数部レジスタ６１
４に格納される。さらにステツプ８０１では、信
号線６３０，６３１にのつているE0とE1が比較
器６１６で比較されてその結果が符号化されたも
のが信号線６２０と６２１にのせられ、信号線６
３０，６３１にのつているE0、E1が０であるか
どうかの判定回路６１７，６１８の出力が信号線
６２２，６２３にそれぞれのせられ、これらと信
号線６１９上のS2の値の計５ビツトが、第７図の
マイクロプログラムアドレス制御部内のレジスタ
６２５にマイクロプログラムアドレス制御部の動
きと同期してセツトされる。以上の条件判定機構
が第１図の符号化手段４０２に対応し、レジスタ
６２５が第２の手段４０４に対応する。
おいて、第２図に示した被加数D0、加数D1のそ
れぞれ符号部、指数部、仮数部はレジスタ６０１
〜６０６の各々に図のようにセツトされたものと
する。この時最初のマシンサイクルでは、第８図
中のステツプ８０１の条件判定が次のように行わ
れる。すなわち、S0とS1の排他的論理和S2は
SLOGIC部６０７で算出され、結果はレジスタ６
１３に格納される。レジスタ６０３，６０４に格
納された指数部E0、E1は、それぞれセレクタ６
０８，６０９を通り、指数演算部６１２でE2＝
E0−E1が算出され、結果は指数部レジスタ６１
４に格納される。さらにステツプ８０１では、信
号線６３０，６３１にのつているE0とE1が比較
器６１６で比較されてその結果が符号化されたも
のが信号線６２０と６２１にのせられ、信号線６
３０，６３１にのつているE0、E1が０であるか
どうかの判定回路６１７，６１８の出力が信号線
６２２，６２３にそれぞれのせられ、これらと信
号線６１９上のS2の値の計５ビツトが、第７図の
マイクロプログラムアドレス制御部内のレジスタ
６２５にマイクロプログラムアドレス制御部の動
きと同期してセツトされる。以上の条件判定機構
が第１図の符号化手段４０２に対応し、レジスタ
６２５が第２の手段４０４に対応する。
次に、第７図のマイクロプログラムアドレス制
御部は次に実行すべきマイクロプログラムのアド
レスを決定する論理を実行する部分である。すな
わち、マイクロプログラムアドレスセレクタ７０
１（CSASELと略す。第１図の手段４０５に対
応）によつて選択されたマイクロプログラムアド
レスがマイクロプログラムアドレスレジスタ７０
２（CSARと略す）にセツトされ、CSAR７０２
によつて指示されるアドレスの内容がマイクロプ
ログラムメモリ７０３（CSと略す）から読み出
され、この内容がマイクロ命令レジスタ７０４
（MIRと略す）にセツトされ、この内容により実
行ユニツトの動作が規定される。
御部は次に実行すべきマイクロプログラムのアド
レスを決定する論理を実行する部分である。すな
わち、マイクロプログラムアドレスセレクタ７０
１（CSASELと略す。第１図の手段４０５に対
応）によつて選択されたマイクロプログラムアド
レスがマイクロプログラムアドレスレジスタ７０
２（CSARと略す）にセツトされ、CSAR７０２
によつて指示されるアドレスの内容がマイクロプ
ログラムメモリ７０３（CSと略す）から読み出
され、この内容がマイクロ命令レジスタ７０４
（MIRと略す）にセツトされ、この内容により実
行ユニツトの動作が規定される。
CSASEL７０１の入力としては、現在実行中
のマイクロプログラムのアドレスを保持している
CSAR７０２の内容に加算器７０５によつて値１
だけ加算したアドレス７０９、マイクロプログラ
ムサブルーチンへジヤンプしたときの戻り番地を
保持しているSTACK７０６の内容７１０、命令
レジスタ７０７をデコーダ７０８によりデコード
した結果得られる該命令のマイクロプログラム先
頭アドレス７１２、マイクロプログラム分岐の場
合の分岐先アドレス７１１、及び第６図で示した
データ処理部の条件判定結果を格納しているレジ
スタ６２５の内容をマイクロプログラム分岐先ア
ドレス７１１の下５ビツトと入れ代えて挿入した
アドレス７１３がある。これらの入力に対する
CSASEL７０１の選択制御は、マイクロプログ
ラム中の１つのフイールドとして設けられている
制御情報７１４によりセレクト信号７１６の生成
及びSTACK７０６のスタツクポインタを保持す
るレジスタ７１５の制御を行う制御回路７１７に
より行われる。
のマイクロプログラムのアドレスを保持している
CSAR７０２の内容に加算器７０５によつて値１
だけ加算したアドレス７０９、マイクロプログラ
ムサブルーチンへジヤンプしたときの戻り番地を
保持しているSTACK７０６の内容７１０、命令
レジスタ７０７をデコーダ７０８によりデコード
した結果得られる該命令のマイクロプログラム先
頭アドレス７１２、マイクロプログラム分岐の場
合の分岐先アドレス７１１、及び第６図で示した
データ処理部の条件判定結果を格納しているレジ
スタ６２５の内容をマイクロプログラム分岐先ア
ドレス７１１の下５ビツトと入れ代えて挿入した
アドレス７１３がある。これらの入力に対する
CSASEL７０１の選択制御は、マイクロプログ
ラム中の１つのフイールドとして設けられている
制御情報７１４によりセレクト信号７１６の生成
及びSTACK７０６のスタツクポインタを保持す
るレジスタ７１５の制御を行う制御回路７１７に
より行われる。
上記のアドレス７１３について、第９図を用い
てさらに詳しく説明する。第７図のMIR７０４
に第９図のマイクロプログラムのアドレスｂ番地
の内容がセツトされ、該マイクロプログラムの制
御情報７１４がアドレス７１３の選択を指示して
おり、さらに、分岐先アドレス７１１が番地ａ
（（下５ビツトは０）を指しているものとすると、
アドレス７１３としては、番地ａの下５ビツトが
前のステツプでレジスタ６２５にセツトされてい
る５ビツトと置きかえられる。従つてレジスタ６
２５の内容の５ビツトを数値とみて０〜31に対応
させると、ａ〜ａ＋31番地までのどれか１つのア
ドレスを示すことになる。従つて、これによつて
指示されたマイクロプログラムを実行することに
より、演算結果の符号化された情報に従い、ａ〜
ａ＋31のアドレスに格納されているマイクロプロ
グラムを選択して実行することになる。
てさらに詳しく説明する。第７図のMIR７０４
に第９図のマイクロプログラムのアドレスｂ番地
の内容がセツトされ、該マイクロプログラムの制
御情報７１４がアドレス７１３の選択を指示して
おり、さらに、分岐先アドレス７１１が番地ａ
（（下５ビツトは０）を指しているものとすると、
アドレス７１３としては、番地ａの下５ビツトが
前のステツプでレジスタ６２５にセツトされてい
る５ビツトと置きかえられる。従つてレジスタ６
２５の内容の５ビツトを数値とみて０〜31に対応
させると、ａ〜ａ＋31番地までのどれか１つのア
ドレスを示すことになる。従つて、これによつて
指示されたマイクロプログラムを実行することに
より、演算結果の符号化された情報に従い、ａ〜
ａ＋31のアドレスに格納されているマイクロプロ
グラムを選択して実行することになる。
以上のように、第８図のステツプ801の演算時
に得られる、第６図で説明したデータの符号化結
果をアドレスの一部として含むアドレス信号線７
１３を選択することにより、第８図に示すよう
に、従来逐次的に判定していた種々の条件の組合
せによつて分岐先が多方向にわたる分岐を１度に
実行できる。
に得られる、第６図で説明したデータの符号化結
果をアドレスの一部として含むアドレス信号線７
１３を選択することにより、第８図に示すよう
に、従来逐次的に判定していた種々の条件の組合
せによつて分岐先が多方向にわたる分岐を１度に
実行できる。
すなわち、E1が０である場合は処理３０３
（第４図と同じ、以下同様）、E0が０である場合
は処理３０４、E0、E1共に０でなくS2が０でな
い場合は処理３０７（減算ルーチン）、E0、E1共
に０でなく、S2が０で、E2も０である場合には
処理８０４（第４図３１５と同じ）、８０５（S2
＝S0、E2＝E0）が実行される。また、E0、E1共
に０でなくS2が０で、E2が正の場合は処理３１
１（第４図と同じ）、３１５，８０８（S2＝S0、
E2＝E0）、E0、E1共に０でなく、S2が０で、E2が
負の場合は処理３１２，３１５，８１１（S2＝
S1、E2＝E1）が実行される。但し、処理３１１，
３１２に於ける右シフトは、第６図の指数部の減
算の減算結果E2がセツトされているレジスタ６
１４の内容に従い、M0あるいはM1をシフタ６２
６，６２７によりシフトした結果をM0あるいは
M1に再セツトすることにより行われ、処理３１
５（M2←M0＋M1）はセレクタ１６０，６１１
を通して演算器MALU６２８によつて実行され、
その加算結果がレジスタ６１５にセツトされる。
（第４図と同じ、以下同様）、E0が０である場合
は処理３０４、E0、E1共に０でなくS2が０でな
い場合は処理３０７（減算ルーチン）、E0、E1共
に０でなく、S2が０で、E2も０である場合には
処理８０４（第４図３１５と同じ）、８０５（S2
＝S0、E2＝E0）が実行される。また、E0、E1共
に０でなくS2が０で、E2が正の場合は処理３１
１（第４図と同じ）、３１５，８０８（S2＝S0、
E2＝E0）、E0、E1共に０でなく、S2が０で、E2が
負の場合は処理３１２，３１５，８１１（S2＝
S1、E2＝E1）が実行される。但し、処理３１１，
３１２に於ける右シフトは、第６図の指数部の減
算の減算結果E2がセツトされているレジスタ６
１４の内容に従い、M0あるいはM1をシフタ６２
６，６２７によりシフトした結果をM0あるいは
M1に再セツトすることにより行われ、処理３１
５（M2←M0＋M1）はセレクタ１６０，６１１
を通して演算器MALU６２８によつて実行され、
その加算結果がレジスタ６１５にセツトされる。
なお、第６図でセレクタ６０８〜６１１で演算
結果レジスタ６１４，６１５を選択する場合、及
びレジスタ６１３をSLOGIC６０７に戻す場合等
は、例えば１つの加算結果と１個の入力D0（S0、
E0、M0）との加算を行う時に対応する。
結果レジスタ６１４，６１５を選択する場合、及
びレジスタ６１３をSLOGIC６０７に戻す場合等
は、例えば１つの加算結果と１個の入力D0（S0、
E0、M0）との加算を行う時に対応する。
以上のように、本実施例によれば、減算ルーチ
ンにジヤンプする場合以外でみると、第４図の従
来の逐次判定法の最長パス３０１，３０２，３０
５，３０６，３０８，３０９，３１１，３１３，
３１５の９ステツプが、第８図の場合には最長で
ステツプ801、311、315、808の４ステツプとな
り、大幅な処理の高速化が達成でき、ハードウエ
ア量は従来と大差がないもので実現できる。
ンにジヤンプする場合以外でみると、第４図の従
来の逐次判定法の最長パス３０１，３０２，３０
５，３０６，３０８，３０９，３１１，３１３，
３１５の９ステツプが、第８図の場合には最長で
ステツプ801、311、315、808の４ステツプとな
り、大幅な処理の高速化が達成でき、ハードウエ
ア量は従来と大差がないもので実現できる。
また、減算ルーチンの内容は省略したが、この
場合を含めた他のデータ条件により多分岐するル
ーチンにおいても本発明が適用できることは明ら
かである。
場合を含めた他のデータ条件により多分岐するル
ーチンにおいても本発明が適用できることは明ら
かである。
本発明によれば、多分岐するルーチンにあつ
て、次の分岐先アドレス生成を、浮動小数点演算
処理と共に、実現でき、これにより、高速処理が
可能となつた。
て、次の分岐先アドレス生成を、浮動小数点演算
処理と共に、実現でき、これにより、高速処理が
可能となつた。
第１図は本発明の原理的構成を示すブロツク
図、第２図及び第３図は浮動小数点データフオー
マツト例を示す図、第４図は従来技術による浮動
小数点データ加算のフローチヤート、第５図はパ
イプライン方式の処理装置の構成例を示すブロツ
ク図、第６図、第７図及び第８図は本発明の実施
例及びその動作例を示すフローチヤート、第９図
は本発明におけるマイクロプログラムの分岐説明
図である。 ６０３……符号演算ユニツト、６１２……指数
部演算ユニツト、６１６……比較器、６１７，６
１８……零判定回路、６２５……レジスタ、７０
１……マイクロプログラムアドレスセレクタ、７
０３……マイクロプログラムメモリ。
図、第２図及び第３図は浮動小数点データフオー
マツト例を示す図、第４図は従来技術による浮動
小数点データ加算のフローチヤート、第５図はパ
イプライン方式の処理装置の構成例を示すブロツ
ク図、第６図、第７図及び第８図は本発明の実施
例及びその動作例を示すフローチヤート、第９図
は本発明におけるマイクロプログラムの分岐説明
図である。 ６０３……符号演算ユニツト、６１２……指数
部演算ユニツト、６１６……比較器、６１７，６
１８……零判定回路、６２５……レジスタ、７０
１……マイクロプログラムアドレスセレクタ、７
０３……マイクロプログラムメモリ。
Claims (1)
- 【特許請求の範囲】 １ マイクロプログラム制御方式で浮動小数点演
算を行うデータ処理装置において、 浮動小数点演算用のデータであつて符号部と指
数部と仮数部とを各々有する被演算数及び演算数
とから、浮動小数点演算を行うと共に、上記被演
算数と演算数とを対比して、符号部の符号間の一
致関係、指数部の指数値間の大小関係を検出して
符号化する第１の手段と、 該手段で得られた符号化データを保持する第２
の手段と、 以後の命令たる分岐命令実行に際し、マイクロ
プログラムメモリから読出された分岐アドレスの
一部を上記保持中の符号化データで置換し、該置
換して得られる分岐アドレスを該分岐命令のアド
レスとして選択する第３の手段と、 より成るデータ処理装置。 ２ 上記第１の手段は、符号間の一致関係、指数
値間の大小関係の他に、それぞれの指数値が
“０”か否かの検出をも行い、これらの検出結果
から符号化を行うこととした特許請求の範囲第１
項記載のデータ処理装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56149494A JPS5851352A (ja) | 1981-09-24 | 1981-09-24 | デ−タ処理装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56149494A JPS5851352A (ja) | 1981-09-24 | 1981-09-24 | デ−タ処理装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5851352A JPS5851352A (ja) | 1983-03-26 |
| JPS645331B2 true JPS645331B2 (ja) | 1989-01-30 |
Family
ID=15476369
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56149494A Granted JPS5851352A (ja) | 1981-09-24 | 1981-09-24 | デ−タ処理装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5851352A (ja) |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6049937B2 (ja) * | 1977-10-12 | 1985-11-06 | 日本電気株式会社 | マイクロプログラム制御のデ−タ処理装置 |
-
1981
- 1981-09-24 JP JP56149494A patent/JPS5851352A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5851352A (ja) | 1983-03-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5128890A (en) | Apparatus for performing multiplications with reduced power and a method therefor | |
| US4823260A (en) | Mixed-precision floating point operations from a single instruction opcode | |
| KR20190090817A (ko) | 부동 소수점 수를 누산하기 위한 산술 연산을 수행하는 장치 및 방법 | |
| TWI526928B (zh) | 向量浮點引數之減少 | |
| CN101438233A (zh) | 用于反规范操作数的基于模式的乘法-加法处理器 | |
| JPH07225671A (ja) | 結果正規化機構と動作の方法 | |
| US5440702A (en) | Data processing system with condition code architecture for executing single instruction range checking and limiting operations | |
| KR101528340B1 (ko) | 부동 소수점 유닛에서 오버시프트의 빠른 검출을 위한 메카니즘 | |
| EP0328619B1 (en) | Apparatus and method for using a single carry chain for leading one detection and for ''sticky'' bit calculation | |
| US6216222B1 (en) | Handling exceptions in a pipelined data processing apparatus | |
| US7668892B2 (en) | Data processing apparatus and method for normalizing a data value | |
| EP0093430B1 (en) | Pipeline data processing system | |
| US4373182A (en) | Indirect address computation circuit | |
| US6237085B1 (en) | Processor and method for generating less than (LT), Greater than (GT), and equal to (EQ) condition code bits concurrent with a logical or complex operation | |
| US5764549A (en) | Fast floating point result alignment apparatus | |
| KR100307980B1 (ko) | 산술 또는 논리 연산의 수행과 동시에 조건 코드 비트를 발생하는 방법 및 시스템 | |
| US5798952A (en) | Leading bit anticipator | |
| JPS60103482A (ja) | ベクトル処理能力を有するデ−タ処理装置 | |
| JPS645331B2 (ja) | ||
| US6684232B1 (en) | Method and predictor for streamlining execution of convert-to-integer operations | |
| KR20210124347A (ko) | 앵커 데이터 요소 변환 | |
| US4649478A (en) | Operation code selected overflow interrupts | |
| US4907185A (en) | Program-controlled computer with an interrupt capability for floating-point operation | |
| JP2591250B2 (ja) | データ処理装置 | |
| JPS61282928A (ja) | 浮動小数点演算装置 |