TWI526928B - 向量浮點引數之減少 - Google Patents

向量浮點引數之減少 Download PDF

Info

Publication number
TWI526928B
TWI526928B TW100130131A TW100130131A TWI526928B TW I526928 B TWI526928 B TW I526928B TW 100130131 A TW100130131 A TW 100130131A TW 100130131 A TW100130131 A TW 100130131A TW I526928 B TWI526928 B TW I526928B
Authority
TW
Taiwan
Prior art keywords
value
floating point
processing
scaling
vector
Prior art date
Application number
TW100130131A
Other languages
English (en)
Other versions
TW201216152A (en
Inventor
克拉斯克賽門約翰
席米斯多明尼克雨果
奈斯塔哲恩
Original Assignee
Ａｒｍ股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ａｒｍ股份有限公司 filed Critical Ａｒｍ股份有限公司
Publication of TW201216152A publication Critical patent/TW201216152A/zh
Application granted granted Critical
Publication of TWI526928B publication Critical patent/TWI526928B/zh

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F17/00—Digital computing or data processing equipment or methods, specially adapted for specific functions
    • G06F17/10—Complex mathematical operations
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
    • G06F7/38—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation
    • G06F7/48—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation using non-contact-making devices, e.g. tube, solid state device; using unspecified devices
    • G06F7/483—Computations with numbers represented by a non-linear combination of denominational numbers, e.g. rational numbers, logarithmic number system or floating-point numbers
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
    • G06F7/38—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation
    • G06F7/48—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation using non-contact-making devices, e.g. tube, solid state device; using unspecified devices
    • G06F7/544—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation using non-contact-making devices, e.g. tube, solid state device; using unspecified devices for evaluating functions by calculation
    • G06F7/552—Powers or roots, e.g. Pythagorean sums
    • G06F7/5525—Roots or inverse roots of single operands
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/30003—Arrangements for executing specific machine instructions
    • G06F9/30007—Arrangements for executing specific machine instructions to perform operations on data operands
    • G06F9/30036—Instructions to perform operations on packed data, e.g. vector, tile or matrix operations
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2207/00—Indexing scheme relating to methods or arrangements for processing data by operating upon the order or content of the data handled
    • G06F2207/552—Indexing scheme relating to groups G06F7/552 - G06F7/5525
    • G06F2207/5521—Inverse root of a number or a function, e.g. the reciprocal of a Pythagorean sum
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F5/00—Methods or arrangements for data conversion without changing the order or content of the data handled
    • G06F5/01—Methods or arrangements for data conversion without changing the order or content of the data handled for shifting, e.g. justifying, scaling, normalising
    • G06F5/012—Methods or arrangements for data conversion without changing the order or content of the data handled for shifting, e.g. justifying, scaling, normalising in floating-point computations

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Pure & Applied Mathematics (AREA)
  • Computational Mathematics (AREA)
  • Mathematical Analysis (AREA)
  • Mathematical Optimization (AREA)
  • General Engineering & Computer Science (AREA)
  • Computing Systems (AREA)
  • Software Systems (AREA)
  • Mathematical Physics (AREA)
  • Nonlinear Science (AREA)
  • Data Mining & Analysis (AREA)
  • Algebra (AREA)
  • Databases & Information Systems (AREA)
  • Complex Calculations (AREA)
  • Executing Machine-Instructions (AREA)

Description

向量浮點引數之減少
本發明係關於資料處理系統領域。更特定言之，本發明係關於支援向量浮點運算之資料處理系統領域。
已知對浮點向量V執行向量歸一化操作以產生歸一化向量，該歸一化向量具有沿與向量V相同方向之單位長度及點。此向量歸一化可按照以下計算順序執行：
1.　給定輸入向量V，利用輸入向量V本身計算輸入向量V之內積；
2.　計算該內積之平方根倒數；以及
3.　將該輸入向量之每一分量乘以該平方根倒數值。
儘管上述操作順序適用於理想數學實數，但存在浮點數僅代表有限範圍內且具有有限精度之數學實數的問題。在上述提及向量歸一化技術內文中之特定問題為：內積可能溢出或下溢，從而導致最終結果中之至少精度損失，且可能導致不可接受之錯誤。
需要的是，無論採取什麼方法解決此問題，皆不應在歸一化向量之決定中引入額外不準確度，以及不應過度增加諸如電路區域及處理時間之額外管理負擔的量。
本發明的一個態樣提供一種用於處理資料的設備，該設備包含：處理電路系統，該處理電路系統經配置以對資料值執行處理操作；以及解碼器電路系統，該解碼器電路系統耦接至該處理電路系統且經配置以將程式指令解碼，以產生控制訊號，該等控制訊號用於控制該處理電路系統以執行由該等程式指令規定之處理操作；其中該解碼器電路系統將近似倒數值產生指令解碼以產生控制訊號，以控制該處理電路系統對具有整數指數值E及尾數值M之浮點數執行處理操作，以產生具有指數C及尾數之近似倒數值，指數C取決於E，該尾數代表1。
本發明技術認識到，當執行歸一化時，計算浮點數之倒數值係有用的，因為藉由在執行該歸一化之前將向量分量中之每一向量分量乘以向量分量中之最大向量分量之量值的倒數，可減少溢出或下溢之可能性。然而，此方法之問題為：計算倒數可為計算密集的，以及可存在與向量分量之尾數值操作相關聯之精度損失。近似倒數值產生指令藉由決定具有指數及尾數之近似倒數值解決此等問題，該指數取決於分向量之指數，該尾數代表恆定值1(例如在IEEE 754格式中，在當與隱式前導「1」相結合時，所有零位元之尾數值代表「1」)。此類近似倒數值可用於縮放向量分量，以使得向量分量具有無溢出及下溢之患的值。此外，為1之尾數值具有不改變向量分量之尾數值的結果。此外，與完全倒數值指令相比，與執行此類近似倒數值產生指令相關聯之管理負擔可相對較低，該近似倒數值產生指令取決於輸入浮點數之指數值。
在一些實施例中，可將近似倒數值之指數C決定為-E。然而，已知輸入浮點數之整數指數值可受制於預定偏位(例如根據IEEE 754標準)，且在本文中可將近似倒數值之指數值可形成作為整數指數值E之按位元反演。可在幾乎無管理負擔之情況下決定此類按位元反演，且此類按位元反演為近似倒數值產生數值，該數值將致使無下溢及溢出歸一化操作之患。
本發明的另一態樣提供一種用於處理資料的設備，該設備包含：處理構件，該處理構件用於對資料值執行處理操作；以及解碼器構件，該解碼器構件用於將程式指令解碼，以產生控制訊號，該等控制訊號用於控制該處理電路系統以執行由該等程式指令規定之處理操作；其中該解碼器構件將近似倒數值產生指令解碼以產生控制訊號，以控制該處理構件對具有整數指數值E及尾數值M之浮點數執行處理操作，以產生具有指數C及尾數之近似倒數值，指數C取決於E，該尾數代表1。
本發明的又一態樣提供一種處理資料的方法，該方法包含以下步驟：對資料值執行處理操作；以及將程式指令解碼以產生控制訊號，該等控制訊號用於控制由該等程式指令規定之該等處理操作；其中該解碼步驟將近似倒數值產生指令解碼以產生控制訊號，以控制該處理步驟對具有整數指數值E及尾數值M之浮點數執行處理操作，以產生具有指數C及尾數之近似倒數值，指數C取決於E，該尾數代表1。
本發明的又一態樣提供一種用於處理資料的設備，該設備包含：處理電路系統，該處理電路系統經配置以對資料值執行處理操作；以及解碼器電路系統，該解碼器電路系統耦接至該處理電路系統且經配置以將程式指令解碼，以產生控制訊號，該等控制訊號用於控制該處理電路系統以執行由該等程式指令規定之處理操作；其中該解碼器電路系統將具有兩個浮點數作為輸入運算元之經修改乘法指令解碼，以產生控制訊號，以在以下情況下控制該處理電路系統：該兩個浮點數中之一浮點數為由(-1)SZ*0給出的帶正負號零值，其中SZ為該帶正負號零值之正負號值，且該兩個浮點數中之另一浮點數為帶正負號無限值(-1)SI*∞，其中SI為該帶正負號無限值之正負號值，以產生預定值作為經修改乘法結果值，該預定值由(-1)(SZ+SI)*PSV給出，其中PSV為預定取代值。
在歸一化浮點向量時，有必要諸如在縮放輸入向量分量時執行乘法操作，以確保該等輸入向量分量不溢出或不下溢。在本文中，零值及無限之處理變得重要。當帶正負號零值使用經修改乘法指令乘以帶正負號無限時，經產生之經修改乘法結果由適當帶正負號之預定取代值給出。然後此預定取代值可在促進產生適當歸一化向量之歸一化操作期間受制於進一步處理。
預定取代值可具有多種數值。在一些實施例中，預定取代值可為1，但在其他實施例中，可更方便將預定取代值產生為2。
上述經修改乘法指令之行為，在帶正負號零乘以帶正負號無限之情況下偏離歸一化浮點標準。然而，對於該兩個輸入浮點數之其他值而言，經修改乘法指令可根據IEEE標準754操作。
經修改乘法指令可為純量指令，但在其他實施例中，經修改乘法指令可為對複數組輸入運算元操作之向量指令，因為此舉適用於改良歸一化操作之速度及代碼密度，該速度及代碼密度即為經修改乘法指令之目標。
本發明的另一態樣提供一種用於處理資料的設備，該設備包含：處理構件，該處理構件用於對資料值執行處理操作；以及解碼器構件，該解碼器構件用於將程式指令解碼，以產生控制訊號，該等控制訊號用於控制該處理構件以執行由該等程式指令規定之處理操作；其中該解碼器構件將具有兩個浮點數作為輸入運算元之經修改乘法指令解碼，以產生控制訊號，以在以下情況下控制該處理構件：該兩個浮點數中之一浮點數為由(-1)SZ*0給出的帶正負號零值，其中SZ為該帶正負號零值之正負號值，且該兩個浮點數中之另一浮點數為帶正負號無限值(-1)SI*∞，其中SI為該帶正負號無限值之正負號值，以產生預定值作為經修改乘法結果值，該預定值由(-1)(SZ+SI)*PSV給出，其中PSV為預定取代值。
本發明的又一態樣提供一種處理資料的方法，該方法包含以下步驟：對資料值執行處理操作；以及解碼程式指令以產生控制訊號，該等控制訊號用於控制由該等程式指令規定之該等處理操作；其中該解碼步驟將具有兩個浮點數作為輸入運算元之經修改乘法指令解碼，以產生控制訊號，以在以下情況下控制該處理步驟：該兩個浮點數中之一浮點數為由(-1)SZ*0給出的帶正負號零值，其中SZ為該帶正負號零值之正負號值，且該兩個浮點數中之另一浮點數為帶正負號無限值(-1)SI*∞，其中SI為該帶正負號無限值之正負號值，以產生預定值作為經修改乘法結果值，該預定值由(-1)(SZ+SI)*PSV給出，其中PSV為預定取代值。
本發明的又一態樣提供一種操作資料處理設備以歸一化具有複數個分量之向量浮點值的方法，該複數個分量中之每一分量包括整數指數值及尾數值，該方法包含以下步驟：取決於該向量浮點值計算縮放值；取決於該縮放值縮放該複數個分量中之每一分量，以產生具有複數個經縮放分量之經縮放向量浮點值；計算該經縮放向量浮點值之量值；以及將該複數個經縮放分量中之每一分量除以該量值，以產生歸一化向量浮點值；其中該計算縮放值之步驟產生縮放值2C，其中C為整數值，該整數值經選擇以使得該複數個經縮放分量之平方和小於預定極限值。
本發明技術提供一種操作資料處理設備的方法，該方法適合於歸一化具有複數個分量之向量浮點值，該方法用以使在避免溢出或下溢及避免引入不當之額外管理負擔的同時，維持歸一化值之準確度。特定言之，本發明技術計算縮放值，藉該縮放值將輸入向量分量中之每一分量加以縮放，以在歸一化彼等經縮放分量之前產生複數個經縮放分量，。將該縮放值選為2C，其中C為整數值。藉選擇此類縮放值可避免操作分量之尾數，藉此保持該等分量之準確度及減少處理管理負擔。值C經選擇以使得該複數個經縮放分量之平方和小於預定極限值，以便避免溢出及下溢。
預定極限值可為最大數值大小浮點數，該最大數值大小浮點數可由經操作的浮點數之指數值及尾數值表示。
計算縮放因數之步驟可包括以下步驟：識別該複數個分量值中之最高整數指數值B。該等分量值可以縮放因數縮放，該縮放因數取決於由此類步驟識別之該等輸入分量中之最大輸入分量。在本文中，縮放因數可將C設定為等於-B，其中B為該複數個分量之最高整數指數值。
在一些實施例中，該等指數值受制於預定整數偏位(例如根據IEEE標準754)，且在本文中可能將縮放因數C產生為等於任何該等輸入分量中之最大指數值B的按位元反演。
當縮放該複數個分量中之每一分量時，可執行乘法。此類乘法可識別以下情況：帶正負號零乘以帶正負號無限且在此狀況下產生經縮放浮點向量內之對應分量，以具有預定值，該預定值保持正負號結果且使用預定取代值作為量值。此舉幫助保持歸一化向量內之向量方向。
本發明的另一態樣提供一種設備，該設備用於歸一化具有複數個分量之向量浮點值，該複數個分量中之每一分量包括整數指數值及尾數值，該設備包含處理電路系統，該處理電路系統經配置以執行以下步驟：取決於該向量浮點值計算縮放值；取決於該縮放值縮放該複數個分量中之每一分量，以產生具有複數個經縮放分量之經縮放向量浮點值；計算該經縮放向量浮點值之量值；以及將該複數個經縮放分量中之每一分量除以該量值，以產生歸一化向量浮點值；其中該計算縮放值之步驟產生縮放值2C，其中C為整數值，該整數值經選擇以使得該複數個經縮放分量之平方和小於預定極限值。
本發明的又一態樣提供一種設備，該設備用於歸一化具有複數個分量之向量浮點值，該複數個分量中之每一分量包括整數指數值及尾數值，該設備包含處理構件，該處理構件用於執行以下步驟：取決於該向量浮點值計算縮放值；取決於該縮放值縮放該複數個分量中之每一分量，以產生具有複數個經縮放分量之經縮放向量浮點值；計算該經縮放向量浮點值之量值；以及該複數個經縮放分量中之每一分量除以該量值，以產生歸一化向量浮點值；其中該計算縮放值之步驟產生縮放值2C，其中C為整數值，該整數值經選擇以使得該複數個經縮放分量之平方和小於預定極限值。
將瞭解，本發明之一補充態樣可提供一種虛擬機，該虛擬機包含電腦程式，該電腦程式執行程式以提供一種如以上所論述本發明之態樣中之一或更多態樣中陳述的設備。本發明之另一補充態樣可為一種電腦程式產品，該電腦程式產品具有用於儲存電腦程式之非暫態形式，該電腦程式用於控制資料處理設備以根據上述技術回應於程式指令執行資料處理。
第1圖示意性地圖示資料處理設備100，資料處理設備100包含通用中央處理單元102，中央處理單元102耦接至記憶體104，記憶體104儲存用於操作的資料及程式指令。中央處理單元102包括解碼器電路系統106，解碼器電路系統106用於將自記憶體104引出之程式指令解碼且用於產生控制訊號，該等控制訊號用於控制處理電路系統以執行所要的資料處理操作。該處理電路系統包括浮點暫存器檔案108及浮點處理電路系統110。浮點值自浮點暫存器檔案108讀取且受制於浮點處理電路系統110內的浮點操作，諸如加法、減法、乘法、比較等等。當將程式指令解碼時由解碼器電路系統106產生之控制訊號配置且控制浮點暫存器檔案108及浮點處理電路系統110以執行所要的處理操作。
本技術領域人士將瞭解，中央處理單元102將通常包括許多進一步處理電路，但為了清晰起見已自第1圖省略此等進一步處理電路。特定言之，將瞭解，必要時或若需要，中央處理單元102可對整數值執行歸一化純量操作以及對SIMD值執行SIMD操作。
第2圖示意性地圖示向量歸一化操作。歸一化向量â由輸入向量分量ai給出，每一輸入向量分量ai除以輸入向量之和的量值。若第2圖之分子及分母二者皆乘以縮放因數k，則不存在對歸一化向量â之大小或方向之整體影響。該歸一化向量具有沿與輸入向量方向相同之單位長度。為了避免當操作浮點數以便如第2圖所示縮放該等浮點數時由捨入誤差及其他準確度之計算沿輸入向 量方向引入變化，可選擇縮放向量k，以使得當將該等計算作為歸一化操作之一部分執行時，k具有值為1之尾數及經選擇以避免溢出及下溢之指數。特定言之，選擇該縮放值，以使得該複數個經縮放分量之平方和小於預定極限值，其中此極限值為最大數值大小浮點數，該最大數值大小浮點數可由所利用之浮點格式之指數值及尾數值表示。
第3圖示意性地圖示可如何計算輸入向量ai之量值。特定言之，此量值可決定為個別分量之平方和之平方根。使用個別向量分量ai而不縮放，引入可存在與此等計算中之一個計算相關聯之越界事故(out-of-range hazard)的風險。特定言之，一個別分量之平方或該等個別分量之平方和可超過以所用浮點格式表示之最大數。此類越界事故可導致歸一化操作失敗或產生不準確結果。
可能在決定輸入向量之量值之前由縮放向量k縮放輸入向量。在此情況下，在分量值中之每一分量值與其他分量值加總且然後取平方根之前，分量值中之每一分量值乘以k。藉由適當選擇縮放向量k，可能確保在平方和之平方根之計算中不發生越界事故。此外，若縮放向量經選擇以具有尾數值1(亦即k=2C)，則亦可減少操作尾數值時捨入不準確性問題。可選擇縮放向量k，以使得全部向量分量之和(2Cai)2小於或等於可使用有關浮點格式表示之最大值。
第4圖示意性地圖示單精度浮點數之格式。此格式將為本技術領域人士所熟知。特定言之，浮點單精度數為32位元數，該32位元數由以下部分形成：表示正負號之單位元S、表示指數值之8位元E(受制於單精度之-127偏位)連同23位元尾數位元M[22:0](存在與尾數位元M[22:0]相關聯之隱式前導1)。下文論述之實例對單精度浮點數操作。然而，本發明技術不受限於此類單精度浮點數，且必要時本發明技術可例如與雙精度浮點數(或其他精度浮點數)一起使用。此外，即使廣泛使用第4圖所示格式，浮點數所用之特定格式亦可變化。
第5圖示意性地圖示近似倒數值產生指令FRECPX，近似倒數值產生指令FRECPX可用於迅速決定縮放值k。特定言之，此指令應該應用於形成待歸一化向量的分量之中被偵測為最高(最大)分量值的分量值。此近似倒數值之正負號值被設定為0，以使得縮放值將不改變與該縮放值相乘之分量的正負號。縮放值之尾數值被設定為對應於1。將瞭解，在尾數值中存在隱式前導1，因此在第4圖之實例中，尾數之所有23個位元可為零。
指數值被設定為C，以使得近似倒數值成為2C。C可經選擇為-E，其中E為輸入浮點數之指數值，正在計算該輸入浮點數之近似倒數值。在此情況下需要額外操作以將+/-無限值轉換為+/-零值。然而，在指數值受制於如第4圖中所示預定整數偏位之其他實施例中，則可將C設定為E之按位元反演(E之NOT)。因此，對第4圖所示輸入浮點值起作用之近似倒數值產生指令FRECPX產生近似倒數值，該近似倒數值具有由0給出之正負號位元S、全為0之尾數位元M[22:0]及由NOT(E)給出之指數值C。使用NOT(E)產生C具有將+/-無限值正確轉換為+/-零值之優點。可產生此近似倒數值，而幾乎無電路或速度管理負擔。當輸入向量分量乘以基於最大量值輸入向量分量決定之此近似倒數值時，經縮放分量將具有大小，以使得當該等經縮放分量平方及加總時將不存在越界事故。
當該縮放值乘以該等個別分量值時，重要的是應以適合於向量歸一化之方式處理零值及無限。此舉可使用如第6圖所示之經修改乘法指令FMULX來達成。此經修改乘法指令具有兩個輸入運算元A及B。此指令操作，以使得若該等輸入運算元中之一輸入運算元為帶正負號零且該等輸入運算元中之另一輸入運算元為帶正負號無限，則結果為預定取代值PSV，PSV帶正負號以便對應於該兩個輸入運算元之正負號之乘法。此預定取代值可取多種量值，諸如1，但可方便地產生為值2。在其他方面，經修改乘法指令FMULX根據IEEE標準754操作，以產生歸一化浮點乘法結果。
第7圖為示意性地圖示向量歸一化操作的流程圖。在步驟112，決定每一分量之絕對值。然後步驟114選擇在步驟112決定之此等絕對值中之最大值。此最大絕對值用於計算待應用於所有分量之縮放值。
在步驟116，近似倒數值產生指令應用於對應於在步驟114選擇之最大絕對值的分量，且產生的近似倒數值被用作縮放值。步驟118使用經修改乘法指令以執行對所有原始輸入向量分量乘以該近似倒數值之經修改乘法，以產生經縮放分量。步驟120將每一經縮放分量自身相乘，以形成經縮放平方值。步驟122將此等經縮放平方加總，以形成原始輸入向量之經縮放內積。步驟124決定此和之平方根。此平方根決定之輸出為經縮放輸入向量之量值。然後步驟126將每一經縮放分量值除以該平方根決定之輸出，以形成歸一化分量。
第8圖圖示圖形處理單元核心2，圖形處理單元核心2耦接至記憶體4。圖形處理單元核心2包括浮點運算管線6、一組浮點暫存器8及指令解碼器10。將瞭解，第1圖中之圖形處理單元核心2之說明被簡化，且實際上將提供許多進一步處理元件，諸如載入儲存管線、紋理管線、快取記憶體等等。
記憶體4儲存圖形程式12及圖形資料14。在操作中，來自圖形程式12之程式指令由圖形處理單元核心2引出且供應至指令解碼器10。指令解碼器10將此等程式指令解碼且產生控制訊號16，控制訊號16應用於浮點運算管線6形式及該組浮點暫存器8形式之處理電路系統，以配置及控制此處理電路系統6、8以執行由有關程式指令規定之所要的處理操作。此處理操作將對來自圖形資料14之資料值執行，該等資料值載入至及儲存自該組浮點暫存器8，以用於由浮點運算管線6操作。
如本技術領域人士將理解，取決於所接收之程式指令，指令解碼器10將產生控制訊號16以配置處理電路系統6、8以執行特定所要的處理操作。此等處理操作可採取多種不同的形式，諸如乘法、加法、邏輯操作、前述操作之向量變體及其他形式。根據本發明技術，指令解碼器10回應於作為圖形程式12之一部分的自記憶體4引出之引數減少指令，以執行如下將描述之處理操作。將瞭解，執行此等所要的處理操作之電路可具有多種不同的形式，且本發明技術涵蓋所有此等不同形式。特定言之，參閱特定順序之數學操作而描述之結果值可藉由遵循產生相同結果值之不同組數學操作產生。此等變體包括在本發明技術內。
第9圖圖示向量歸一化操作。輸入向量18將受制於歸一化操作以產生具有量值1之歸一化向量20。此舉可藉由將輸入向量18除以如線條22所示該輸入向量之量值來達成。可接著將該輸入向量之量值計算為輸入向量18之內積之平方根。此舉以線條24圖示。此方法之問題為，輸入向量18之內積可受制於浮點下溢或浮點溢出。若此等情況中之任一情況發生，則存在最終結果之至少精度損失或由溢出或下溢產生之錯誤的可能性。
本發明技術開發以下認識：若縮放輸入向量，則線條24所示表達式之分子及分母將皆以相同之因數縮放。可應用於輸入向量18之數學上方便且低冪數(low power)、低管理負擔形式之縮放為指數值之變化，該縮放對應於以冪數2進行的輸入向量18之縮放。由於此縮放對歸一化向量20無影響，故選定之縮放值可防止內積溢出或下溢。因此所利用之指數移位值C(加入或減自所有輸入向量分量之指數值的數)可在範圍內選擇，以確保由已受制於引數減少指令之向量算出之內積將不導致溢出或下溢，而對最終內積結果產生不利影響。
第10圖圖示引數減少指令FREDUCE4之第一實例。此指令採取四分量輸入向量且產生具有四個結果分量之輸出。該等結果分量中之每一結果分量已受制於指數值移位C。此舉將對應於該等輸入分量中之每一輸入分量乘以值2C。
此引數減少指令中為C選擇之值可在准許範圍內變化。在此准許範圍內之任何值C將為可接受的。此範圍藉由識別值B且然後將C設定為整數以使得B+C小於190(對應於值Edotmax)且使得B+C大於64(對應於Edotmin)來定界，B為該等輸入分量中之最大指數值。此實例中之值190對應於第一預定值，且值64對應於第二預定值。值C被選為整數，以使得B+C處於第一預定值與第二預定值之間。此舉將最大結果分量之量值設定成無溢出及下溢之患的範圍。可在實施例中調整可接受範圍之端點，在該等實施例中，期望防止由許多結果分量中之多個結果分量之和組成的內積溢出(此風險隨著向量長度增加而增加)。
第11圖圖示第二實例引數減少指令FDOT3R。此引數減少指令採取三分量輸入向量且產生經三個縮放結果分量連同該等經縮放結果分量之內積。該縮放由如先前描述之指數移位執行，其中值C經選擇以確保B+C處於可接受範圍內。當需要該等結果分量之純量內積以供後續計算之用時，諸如當歸一化三分量輸入向量時，亦產生該等分量之純量內積之引數減少指令FDOT3R之變體係有利的。
第12圖為示意性地圖示在一示例性實施例中可如何選擇及應用指數移位值C(指數變化值)的流程圖。此實例有利地具有低的電路及電力管理負擔。在步驟26，檢核輸入向量之任何非數值表現(non-a-number)分量。若偵測到任何非數值表現分量，則在步驟28觸發非數值表現處理，且完成結束引數減少指令。若在步驟26未偵測到非數值表現分量，則步驟30用以偵測在輸入向量內是否存在任何無限分量。若存在任何無限分量，則步驟32用以觸發無限處理，且完成引數減少指令之執行。
若在步驟26及步驟30檢核時，輸入向量不含非數值表現分量及無限分量，則處理行進至步驟34，在步驟34中，求出輸入分量中之每一輸入分量之指數值之最上端P位元以形成值Ehoi。然後步驟36將值B設定為在步驟34求出之Ehoi值之最大值。步驟38將指數移位值C設定為2(P-1)-B。然後此經決定/經選擇指數移位(縮放因數)在流程圖之餘下部分中應用於所有輸入向量分量。在步驟40，將索引值i設定為0。然後步驟42選擇對應於現值i之向量分量之Ehoi值，且添加至在步驟38得出之此值C。步驟44決定更新之Ehoi值是否小於零。若該值小於零，則步驟46將對應結果向量分量vi設定為零。若在步驟44的決定為Ehoi不小於零或在步驟46之後，則處理行進至步驟48，在步驟48中，做出關於是否還存在需要調整之輸入向量分量vi之決定。若存在另外的此類分量，則步驟50增大值i，且處理回到步驟42。
第13圖圖示對應於第6圖之步驟28之非數值表現異常處理。該非數值表現處理可藉由在步驟52將所有結果分量設定為非數值表現值來執行。
第14圖為示意性地圖示無限值異常處理的流程圖。如本技術領域人士所知，浮點無限值可為負無限或正無限。第8圖之整體措施為將對應於負無限值之分量設定為-1且將對應於正無限值之值設定為+1。將不對應於正無限值或負無限值之所有其他結果分量設定為具有量值零。
步驟54初始化值i。步驟56決定現值i之輸入向量分量是否為正無限。若在步驟56的決定為輸入向量分量為正無限，則步驟58將對應結果向量分量設定為+1。然後處理行進至步驟60，在步驟60中，若還存在輸入向量分量要處理，則步驟62增大值i且處理回到步驟56。若不存在輸入向量分量要處理，則無限異常處理已完成。
若在步驟56的決定為當前輸入向量分量vi並非正無限，則步驟64檢核以查看此值是否為負無限。若該值為負無限，則步驟66將對應結果分量設定為-1。
若步驟56及步驟64皆未偵測到無限值，則步驟68用以將結果向量內的任何非無限分量設定為具有量值0。
第15圖為示意性地圖示一系列指令的流程圖，可執行該等指令以進行向量歸一化操作。步驟70產生經縮放向量分量(結果分量)。此舉可藉由在四分量輸入向量之情況下執行對應於第一實例引數減少指令FREDUCE4之指令來達成。或者，在三分量輸入向量之情況下，步驟70可作為第二實例引數減少指令FDOT3R之執行之一部分來達成。使用減少指令FDOT3R之第二實例准許步驟70及步驟72皆用單指令計算，步驟72產生經縮放分量之純量積(結果分量之內積)。若正在處理四分量向量，則獨立向量乘法VMUL可用於計算步驟72之純量積。
步驟74產生該純量積之平方根倒數。然後步驟76將經縮放分量(結果分量)中之每一經縮放分量乘以在步驟76產生的平方根倒數值。第9圖之處理與第2圖中所要計算之數學說明之比較將顯示，第9圖之指令順序之執行對應於第2圖之最終線條所示值之決定。
第16圖圖示可使用之虛擬機實施。儘管上述實施例利用操作支援有關技術之特定處理硬體之設備及方法來實施本發明，但亦可能提供所謂的硬體裝置之虛擬機實施。此等虛擬機實施在主處理器530上運作，主處理器530執行主作業系統520，主作業系統520支援虛擬機程式510。通常，需要大型高功率處理器以提供以合理速度執行之虛擬機實施，但此類方法可在某些狀況下證明是合理的，諸如當出於相容性或再使用原因期望執行產生自另一處理器之代碼時。虛擬機程式510提供應用程式介面至應用程式500，該應用程式介面與由真實硬體提供之應用程式介面相同，該真實硬體為被虛擬機程式510模擬之裝置。因此，該等程式指令(包括上述記憶體存取之控制)可使用虛擬機程式510自應用程式500內執行，以模擬該等程式指令與虛擬機硬體之相互作用。
2．．．圖形處理單元核心
4．．．記憶體
6．．．浮點運算管線
8．．．浮點暫存器
10．．．指令解碼器
12．．．圖形程式
14．．．圖形資料
16．．．控制訊號
18．．．輸入向量
20．．．歸一化向量
22．．．線條
24．．．線條
26．．．步驟
28．．．步驟
30．．．步驟
32．．．步驟
34．．．步驟
36．．．步驟
38．．．步驟
40．．．步驟
42．．．步驟
44．．．步驟
46．．．步驟
48．．．步驟
50．．．步驟
52．．．步驟
54．．．步驟
56．．．步驟
58．．．步驟
60．．．步驟
62．．．步驟
64．．．步驟
66．．．步驟
68．．．步驟
70．．．步驟
72．．．步驟
74．．．步驟
76．．．步驟
100．．．資料處理設備
102．．．中央處理單元
104．．．記憶體
106．．．解碼器電路系統
108．．．浮點暫存器檔案
110．．．浮點處理電路系統
112．．．步驟
114．．．步驟
116．．．步驟
118．．．步驟
120．．．步驟
122．．．步驟
124．．．步驟
126．．．步驟
500．．．應用程式
510．．．虛擬機程式
520．．．主作業系統
530．．．主處理器
現將僅以舉例之方式，參看附圖來描述本發明之實施例，在附圖中：
第1圖示意性地圖示資料處理設備；
第2圖示意性地圖示向量歸一化操作；
第3圖示意性地圖示計算向量之量值；
第4圖示意性地圖示浮點數之32位元浮點表示法；
第5圖示意性地圖示近似倒數值產生指令之動作；
第6圖示意性地圖示經修改乘法指令之動作；
第7圖為使用近似倒數值產生指令及經修改乘法指令示意性地圖示向量歸一化操作的流程圖；
第8圖示意性地圖示支援執行引數減少指令之圖形處理單元核心；
第9圖圖示向量歸一化操作；
第10圖示意性地圖示第一形式之引數減少指令之動作；
第11圖示意性地圖示第二形式之引數減少指令之動作；
第12圖為示意性地圖示當執行引數減少指令時，一種選擇及應用適當的指數縮放位準之方式的流程圖；
第13圖示意性地圖示非數值表現例外處理；
第14圖為示意性地圖示無限值例外處理的流程圖；
第15圖為示意性地圖示使用包括引數減少指令之一系列程式指令執行向量歸一化的流程圖；以及
第16圖示意性地圖示可用於提供本發明技術之虛擬機實施之類型的通用電腦。
112．．．步驟
114．．．步驟
116．．．步驟
118．．．步驟
120．．．步驟
122．．．步驟
124．．．步驟
126．．．步驟

Claims (34)

  1. 一種用於處理資料的設備，該設備包含：處理電路系統，該處理電路系統經配置以對資料值執行處理操作；以及解碼器電路系統，該解碼器電路系統耦接至該處理電路系統且經配置以將程式指令解碼，以產生控制訊號，該等控制訊號用於控制該處理電路系統以執行由該等程式指令規定之處理操作；其中該解碼器電路系統將一近似倒數值(reciprocal value)產生指令解碼以產生控制訊號，以控制該處理電路系統對具有一整數指數值(exponent value)E及一尾數值(mantissa value)M之一浮點數執行一處理操作，以產生具有一指數(exponent)C及一尾數之一近似倒數值，指數C取決於E，該尾數代表1；且其中E受制於一預定整數偏位(integer offset)O，且C為E之一按位元反演(bitwise inversion)。
  2. 如請求項1所述之設備，其中C為-E。
  3. 一種用於處理資料的設備，該設備包含：處理構件，該處理構件用於對資料值執行處理操作；以及解碼器構件，該解碼器構件用於將程式指令解碼，以產生控制訊號，該等控制訊號用於控制該處理電路系統以執 行由該等程式指令規定之處理操作；其中該解碼器構件將一近似倒數值(reciprocal value)產生指令解碼以產生控制訊號，以控制該處理構件對具有一整數指數值(exponent value)E及一尾數值(mantissa value)M之一浮點數執行一處理操作，以產生具有一指數(exponent)C及一尾數之一近似倒數值，指數C取決於E，該尾數代表1；且其中E受制於一預定整數偏位(integer offset)O，且C為E之一按位元反演(bitwise inversion)。
  4. 一種處理資料的方法，該方法包含以下步驟：對資料值執行處理操作；以及將程式指令解碼以產生控制訊號，該等控制訊號用於控制由該等程式指令規定之該等處理操作；其中該解碼步驟將一近似倒數值(reciprocal value)產生指令解碼以產生控制訊號，以控制該處理步驟對具有一整數指數值(exponent value)E及一尾數值(mantissa value)M之一浮點數執行一處理操作，以產生具有一指數(exponent)C及一尾數之一近似倒數值，指數C取決於E，該尾數代表1且其中E受制於一預定整數偏位(integer offset)O，且C為E之一按位元反演(bitwise inversion)。
  5. 一種用於處理資料的設備，該設備包含： 處理電路系統，該處理電路系統經配置以對資料值執行處理操作；以及解碼器電路系統，該解碼器電路系統耦接至該處理電路系統且經配置以將程式指令解碼，以產生控制訊號，該等控制訊號用於控制該處理電路系統以執行由該等程式指令規定之處理操作；其中該解碼器電路系統將具有兩個浮點數作為輸入運算元之一經修改乘法指令解碼，以產生控制訊號，以在以下情況下控制該處理電路系統：該兩個浮點數中之一浮點數為由(-1)SZ*0給出的一帶正負號零值，其中SZ為該帶正負號零值之一正負號值，且該兩個浮點數中之另一浮點數為一帶正負號無限值(-1)SI*∞，其中SI為該帶正負號無限值之一正負號值，以產生一預定值作為一經修改乘法結果值，該預定值由(-1)(SZ+SI)*PSV給出，其中PSV為一預定取代值。
  6. 如請求項5所述之設備，其中該預定取代值為1。
  7. 如請求項5所述之設備，其中該預定取代值為2。
  8. 如請求項5-7中任一項所述之設備，其中對於該兩個浮點數之其他值而言，該經修改乘法值具有符合如由IEEE標準754規定之該兩個浮點數之一浮內積之一值。
  9. 如請求項5中所述之設備，其中該經修改乘法指令為一向量指令，該向量指令對複數組輸入運算元操作，如對該兩個浮點數之規定處理每一組輸入運算元。
  10. 一種用於處理資料的設備，該設備包含：處理構件，該處理構件用於對資料值執行處理操作；以及解碼器構件，該解碼器構件用於將程式指令解碼，以產生控制訊號，該等控制訊號用於控制該處理構件以執行由該等程式指令規定之處理操作；其中該解碼器構件將具有兩個浮點數作為輸入運算元之一經修改乘法指令解碼，以產生控制訊號，以在以下情況下控制該處理構件：該兩個浮點數中之一浮點數為由(-1)SZ*0給出的一帶正負號零值，其中SZ為該帶正負號零值之一正負號值，且該兩個浮點數中之另一浮點數為一帶正負號無限值(-1)SI*∞，其中SI為該帶正負號無限值之一正負號值，以產生一預定值作為一經修改乘法結果值，該預定值由(-1)(SZ+SI)*PSV給出，其中PSV為一預定取代值。
  11. 一種處理資料的方法，該方法包含以下步驟：對資料值執行處理操作；以及將程式指令解碼以產生控制訊號，該等控制訊號用於控制由該等程式指令規定之該等處理操作；其中該解碼步驟將具有兩個浮點數作為輸入運算元之一經修改 乘法指令解碼，以產生控制訊號，以在以下情況下控制該等處理操作：該兩個浮點數中之一浮點數為由(-1)SZ*0給出的一帶正負號零值，其中SZ為該帶正負號零值之一正負號值，且該兩個浮點數中之另一浮點數為一帶正負號無限值(-1)SI*∞，其中SI為該帶正負號無限值之一正負號值，以產生一預定值作為一經修改乘法結果值，該預定值由(-1)(SZ+SI)*PSV給出，其中PSV為一預定取代值。
  12. 一種操作一資料處理設備以歸一化(normalise)具有複數個分量(components)之一向量浮點值的方法，該複數個分量中之每一分量包括一整數指數值(exponent value)及一尾數值(mantissa value)，該方法包含以下步驟：取決於該向量浮點值計算一縮放值；取決於該縮放值縮放該複數個分量中之每一分量，以產生具有複數個經縮放分量之一經縮放向量浮點值；計算該經縮放向量浮點值之一量值；以及將該複數個經縮放分量中之每一分量除以該量值，以產生一歸一化向量浮點值；其中該計算一縮放值之步驟產生一縮放值2C，其中C為一整數值，該整數值經選擇以使得該複數個經縮放分量之一平方和小於一預定極限值。
  13. 如請求項12所述之方法，其中該預定極限值為一最大數值大小浮點數，該最大數值大小浮點數可由該指數值及該尾數值表示。
  14. 如請求項12及13中任一項所述之方法，其中該計算一縮放因數之步驟包括以下步驟：識別該複數個分量值中之一最高整數指數值B。
  15. 如請求項14所述之方法，其中該計算該縮放因數之步驟將C設定為等於-B。
  16. 如請求項14所述之方法，其中B受制於一預定整數偏位(integer offset)O，且該計算該縮放因數之步驟將C設定為等於B之一按位元反演(bitwise inversion)。
  17. 如請求項12中所述之方法，其中該縮放該複數個分量中之每一分量之步驟包含以下步驟：該複數個分量中之每一分量乘以該縮放因數，該乘法步驟識別以下情況：由(-1)SZ*0給出之一帶正負號零值乘以一帶正負號無限值(-1)SI*∞，其中SZ為該帶正負號零值之一正負號值，SI為該帶正負號無限值之一正負號值；以及產生一預定值作為該經縮放浮點向量內之一對應分量，該預定值由(-1)(SZ+SI)*PSV給出，其中PSV為一預定取代值。
  18. 如請求項17所述之方法，其中該預定取代值為1。
  19. 如請求項17所述之方法，其中該預定取代值為2。
  20. 如請求項12所述之方法，其中該計算一縮放值之步驟包含以下步驟：將一近似倒數值(reciprocal value)產生指令解碼，該近似倒數值產生指令具有一輸入運算元，該輸入運算元包含一浮點數，該浮點數具有一整數指數值(exponent value)E及一尾數值(mantissa value)M；以及產生該縮放值，該縮放值具有一縮放值指數(exponent)C及一(mantissa)尾數，C取決於E，該尾數代表1。
  21. 如請求項20所述之方法，其中C為-E。
  22. 如請求項20所述之方法，其中E受制於一預定整數偏位(integer offset)O，且C為E之一按位元反演(bitwise inversion)。
  23. 如請求項12所述之方法，其中該縮放該複數個分量值之步驟包含以下步驟：將一經修改乘法指令解碼，該經修改乘法指令具有兩個浮點數作為輸入運算元；以及當該兩個浮點數中之一浮點數為由(-1)SZ*0給出之一帶正 負號零值，其中SZ為該帶正負號零值之一正負號值，且該兩個浮點數之另一浮點數為一帶正負號無限值(-1)SI*∞，其中SI為該帶正負號無限值之一正負號值時，產生一預定值作為一經縮放分量值，該預定值由(-1)(SZ+SI)*PSV給出，其中PSV為一預定取代值。
  24. 如請求項23所述之方法，其中該預定取代值為1。
  25. 如請求項23所述之方法，其中該預定取代值為2。
  26. 如請求項23-25中任一項所述之方法，其中對於該兩個浮點數之其他值而言，該經縮放分量值具有符合如由IEEE標準754規定之該兩個浮點數之一浮內積之一值。
  27. 如請求項23中所述之方法，其中該經修改乘法指令為一向量指令，該向量指令對複數組輸入運算元操作，如對該兩個浮點數之規定處理每一組輸入運算元。
  28. 一種用於(normalising)歸一化具有複數個分量(components)之一向量浮點值的設備，該複數個分量中之每一分量包括一整數指數值(exponent value)及一尾數值(mantissa value)，該設備包含處理電路系統，該處理電路系統經配置以執行以下步驟：取決於該向量浮點值計算一縮放值； 取決於該縮放值縮放該複數個分量中之每一分量，以產生具有複數個經縮放分量之一經縮放向量浮點值；計算該經縮放向量浮點值之一量值；以及將該複數個經縮放分量中之每一分量除以該量值，以產生一(normalised)歸一化向量浮點值；其中該計算一縮放值之步驟產生一縮放值2C，其中C為一整數值，該整數值經選擇以使得該複數個經縮放分量之一平方和小於一預定極限值。
  29. 一種用於(normalising)歸一化具有複數個分量(components)之一向量浮點值的設備，該複數個分量中之每一分量包括一整數指數值(exponent value)及一尾數值(mantissa value)，該設備包含處理構件，該處理構件用於執行以下步驟：取決於該向量浮點值計算一縮放值；取決於該縮放值縮放該複數個分量中之每一分量，以產生具有複數個經縮放分量之一經縮放向量浮點值；計算該經縮放向量浮點值之一量值；以及將該複數個經縮放分量中之每一分量除以該量值，以產生一歸一化(normalised)向量浮點值；其中該計算一縮放值之步驟產生一縮放值2C，其中C為一整數值，該整數值經選擇以使得該複數個經縮放分量之一平方和小於一預定極限值。
  30. 一種虛擬機，該虛擬機包含一電腦，該電腦執行一程式，以提供一種如請求項1-3中任一項所述之設備。
  31. 一種虛擬機，該虛擬機包含一電腦，該電腦執行一程式，以提供一種如請求項5-10中任一項所述之設備。
  32. 一種虛擬機，該虛擬機包含一電腦，該電腦執行一程式，以提供一種如請求項28及29中任一項所述之設備。
  33. 一種電腦程式產品，該電腦程式產品具有一非暫態形式且儲存一電腦程式，該電腦程式用於控制一資料處理設備以回應於程式指令執行資料處理，其中該電腦程式包括一近似倒數值(reciprocal value)產生指令，該近似倒數值產生指令用於控制該資料處理設備以根據如請求項4所述之方法執行處理。
  34. 一種電腦程式產品，該電腦程式產品具有一非暫態形式且儲存一電腦程式，該電腦程式用於控制一資料處理設備以回應於程式指令執行資料處理，其中該電腦程式包括一經修改乘法指令，該經修改乘法指令用於控制該資料處理設備以根據如請求項11所述之方法執行處理。
TW100130131A 2010-09-24 2011-08-23 向量浮點引數之減少 TWI526928B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
GB1016071.1A GB2483902B (en) 2010-09-24 2010-09-24 Vector floating point argument reduction
PCT/GB2011/050497 WO2012038708A1 (en) 2010-09-24 2011-03-14 Floating-point vector normalisation

Publications (2)

Publication Number Publication Date
TW201216152A TW201216152A (en) 2012-04-16
TWI526928B true TWI526928B (zh) 2016-03-21

Family

ID=43127899

Family Applications (1)

Application Number Title Priority Date Filing Date
TW100130131A TWI526928B (zh) 2010-09-24 2011-08-23 向量浮點引數之減少

Country Status (6)

Country Link
US (2) US20130246496A1 (zh)
JP (1) JP5731937B2 (zh)
CN (1) CN102566964B (zh)
GB (1) GB2483902B (zh)
TW (1) TWI526928B (zh)
WO (1) WO2012038708A1 (zh)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9104473B2 (en) 2012-03-30 2015-08-11 Altera Corporation Conversion and compression of floating-point and integer data
CN104166535B (zh) * 2013-07-19 2017-07-28 郑州宇通客车股份有限公司 定点处理器及其防溢方法
CN104866279A (zh) * 2014-02-21 2015-08-26 北京国睿中数科技股份有限公司 实现浮点数指数分析替换的装置及方法
US20160019027A1 (en) * 2014-07-15 2016-01-21 Qualcomm Incorporated Vector scaling instructions for use in an arithmetic logic unit
US9779272B2 (en) * 2015-04-14 2017-10-03 Analog Devices, Inc. Extended use of logarithm and exponent instructions
WO2017165904A2 (en) * 2016-03-29 2017-10-05 Ocean Logic Pty Ltd Method for operating a digital computer to reduce the computational complexity associated with dot products between large vectors
CN106775587B (zh) * 2016-11-30 2020-04-14 上海兆芯集成电路有限公司 计算机指令的执行方法以及使用此方法的装置
US10579334B2 (en) * 2018-05-08 2020-03-03 Microsoft Technology Licensing, Llc Block floating point computations using shared exponents
US11636319B2 (en) * 2018-08-22 2023-04-25 Intel Corporation Iterative normalization for machine learning applications
US10853068B2 (en) 2018-09-28 2020-12-01 Ocean Logic Pty Ltd Method for operating a digital computer to reduce the computational complexity associated with dot products between large vectors
US11586883B2 (en) * 2018-12-14 2023-02-21 Microsoft Technology Licensing, Llc Residual quantization for neural networks
US11347511B2 (en) * 2019-05-20 2022-05-31 Arm Limited Floating-point scaling operation
US11188303B2 (en) * 2019-10-02 2021-11-30 Facebook, Inc. Floating point multiply hardware using decomposed component numbers
US11157238B2 (en) * 2019-11-15 2021-10-26 Intel Corporation Use of a single instruction set architecture (ISA) instruction for vector normalization
CN111258537B (zh) * 2020-01-15 2022-08-09 中科寒武纪科技股份有限公司 一种防止数据溢出的方法、装置和芯片

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0596175A1 (en) 1992-11-05 1994-05-11 International Business Machines Corporation Apparatus for executing the argument reduction in exponential computations of IEEE standard floating-point numbers
US5563818A (en) * 1994-12-12 1996-10-08 International Business Machines Corporation Method and system for performing floating-point division using selected approximation values
US5619439A (en) * 1995-07-05 1997-04-08 Sun Microsystems, Inc. Shared hardware for multiply, divide, and square root exponent calculation
JP3790307B2 (ja) * 1996-10-16 2006-06-28 株式会社ルネサステクノロジ データプロセッサ及びデータ処理システム
US5973705A (en) * 1997-04-24 1999-10-26 International Business Machines Corporation Geometry pipeline implemented on a SIMD machine
JPH1124887A (ja) 1997-07-01 1999-01-29 Sega Enterp Ltd ベクトル正規化演算器、ベクトル正規化演算方法及び記録媒体
US6247117B1 (en) * 1999-03-08 2001-06-12 Advanced Micro Devices, Inc. Apparatus and method for using checking instructions in a floating-point execution unit
US6353439B1 (en) * 1999-12-06 2002-03-05 Nvidia Corporation System, method and computer program product for a blending operation in a transform module of a computer graphics pipeline
JP2001175455A (ja) 1999-12-14 2001-06-29 Sega Corp ベクトル正規化演算器、ベクトル正規化演算方法及び記録媒体
US6614431B1 (en) * 2001-01-18 2003-09-02 David J. Collodi Method and system for improved per-pixel shading in a computer graphics system
US6996597B2 (en) * 2001-06-15 2006-02-07 Centillium Communications, Inc. Increasing precision in multi-stage processing of digital signals
JP2006065633A (ja) 2004-08-27 2006-03-09 Sony Computer Entertainment Inc 演算方法および装置
US7225323B2 (en) 2004-11-10 2007-05-29 Nvidia Corporation Multi-purpose floating point and integer multiply-add functional unit with multiplication-comparison test addition and exponent pipelines
JP2007079696A (ja) * 2005-09-12 2007-03-29 Hitachi Kokusai Electric Inc 浮動小数点数のベクトル演算方法
WO2007041561A2 (en) * 2005-10-03 2007-04-12 Sunfish Studio, Llc Representation of modal intervals within a computer
GB2454201A (en) * 2007-10-30 2009-05-06 Advanced Risc Mach Ltd Combined Magnitude Detection and Arithmetic Operation
US7925866B2 (en) * 2008-01-23 2011-04-12 Arm Limited Data processing apparatus and method for handling instructions to be executed by processing circuitry
GB2458665B (en) * 2008-03-26 2012-03-07 Advanced Risc Mach Ltd Polynomial data processing operation
GB2464292A (en) * 2008-10-08 2010-04-14 Advanced Risc Mach Ltd SIMD processor circuit for performing iterative SIMD multiply-accumulate operations
US20100262722A1 (en) * 2009-04-10 2010-10-14 Christophe Vauthier Dynamic Assignment of Graphics Processing Unit to a Virtual Machine

Also Published As

Publication number Publication date
US9146901B2 (en) 2015-09-29
US20130246496A1 (en) 2013-09-19
GB201016071D0 (en) 2010-11-10
CN102566964B (zh) 2016-04-27
GB2483902B (en) 2018-10-24
US20120078987A1 (en) 2012-03-29
TW201216152A (en) 2012-04-16
CN102566964A (zh) 2012-07-11
JP2012069116A (ja) 2012-04-05
JP5731937B2 (ja) 2015-06-10
GB2483902A (en) 2012-03-28
WO2012038708A1 (en) 2012-03-29

Similar Documents

Publication Publication Date Title
TWI526928B (zh) 向量浮點引數之減少
US10318244B2 (en) Multiply add functional unit capable of executing scale, round, getexp, round, getmant, reduce, range and class instructions
US10489153B2 (en) Stochastic rounding floating-point add instruction using entropy from a register
US6138135A (en) Propagating NaNs during high precision calculations using lesser precision hardware
CN106250098B (zh) 用于在执行浮点运算时控制舍入的装置及方法
CN110569020A (zh) 超越函数求值
CN104899004A (zh) 一种用于将浮点操作数相乘的数据处理装置和方法
JP2020507844A (ja) 入力オペランド値を処理するための装置及び方法
JP2006154979A (ja) 浮動小数点数演算回路
US10445066B2 (en) Stochastic rounding floating-point multiply instruction using entropy from a register
JP7541524B2 (ja) アンカーデータ要素における特殊値の符号化
US10963245B2 (en) Anchored data element conversion
JP7087918B2 (ja) 演算処理装置及びその制御方法
KR20210121221A (ko) 앵커 데이터 값에 대한 오버플로우 또는 언더플로우 핸들링
US11704092B2 (en) High-precision anchored-implicit processing
US11487506B2 (en) Condition code anticipator for hexadecimal floating point
KR101484379B1 (ko) 고속 브랜치-프리 벡터 나눗셈 계산
JPS645331B2 (zh)