JPS6144787A - 半導体単結晶薄膜の製造方法 - Google Patents
半導体単結晶薄膜の製造方法Info
- Publication number
- JPS6144787A JPS6144787A JP16692584A JP16692584A JPS6144787A JP S6144787 A JPS6144787 A JP S6144787A JP 16692584 A JP16692584 A JP 16692584A JP 16692584 A JP16692584 A JP 16692584A JP S6144787 A JPS6144787 A JP S6144787A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor layer
- trunk
- thin film
- layer
- branch
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Recrystallisation Techniques (AREA)
- Crystals, And After-Treatments Of Crystals (AREA)
- Liquid Deposition Of Substances Of Which Semiconductor Devices Are Composed (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は半導体単結晶薄膜の製造方法に関する。
従来の技術
従来の半導体単結晶薄膜の製造方法は、例えば石英等か
らなる絶縁基板上に一定の幅の帯状の例えばシリコンか
らなる多結晶半導体層を被着形成し、その上に８１０２
層のごときキャップ層を被着形成する。そして、この帯
状の多結晶半導体層に対し、キャップ層を介してカーパ
ーンヒータ、レーザビーム発生手段或いは電子ビーム発
生手段の如き線状加熱手段をその帯状方向に走査し、こ
れによってこの多結晶半導体層を加熱溶融した後、自然
冷却して固化することにより、半導体単結晶薄膜を形成
するようＫしていた。
らなる絶縁基板上に一定の幅の帯状の例えばシリコンか
らなる多結晶半導体層を被着形成し、その上に８１０２
層のごときキャップ層を被着形成する。そして、この帯
状の多結晶半導体層に対し、キャップ層を介してカーパ
ーンヒータ、レーザビーム発生手段或いは電子ビーム発
生手段の如き線状加熱手段をその帯状方向に走査し、こ
れによってこの多結晶半導体層を加熱溶融した後、自然
冷却して固化することにより、半導体単結晶薄膜を形成
するようＫしていた。
この場合は加熱手段の通過後、帯状の半導体単結晶層の
両側から冷却して行きその等混線は下に凸の形状となシ
、両側から結晶化が始まシその中央に結晶粒界が形成さ
れるという欠点があった。
両側から冷却して行きその等混線は下に凸の形状となシ
、両側から結晶化が始まシその中央に結晶粒界が形成さ
れるという欠点があった。
又、加熱手段からの熱エネルギーの吸収の度合は、半導
体多結晶層の方が絶縁基板に比し、遥かに大きいことか
ら、得られた半導体単結晶薄膜にクラックを生じる可能
性が高かった。このた・め良質な単結晶薄膜が形成され
難く、半導体素子を有効に形成し得る領域が少なくなる
という欠点があった。
体多結晶層の方が絶縁基板に比し、遥かに大きいことか
ら、得られた半導体単結晶薄膜にクラックを生じる可能
性が高かった。このた・め良質な単結晶薄膜が形成され
難く、半導体素子を有効に形成し得る領域が少なくなる
という欠点があった。
発明が解決しようとする問題点
斯る点に鑑み本発明は、所望の領域に結晶性の良い半導
体単結晶薄膜を容易に形成することのできる半導体単結
晶薄膜の製造方法を提供しようとするものである。
体単結晶薄膜を容易に形成することのできる半導体単結
晶薄膜の製造方法を提供しようとするものである。
問題点を解決するための手段
本発明による半導体単結晶薄膜の製造方法は、幹部及び
この幹部から突出する枝部かも成り、この枝部の幹部か
らの突出長をａｌこの枝部の幹部方向の幅をｂとすると
き、ａ≧ｂなる関係を有する半導体層に対し、加熱手段
を幹部方向に走査することにより、半導体層を加熱溶融
し、その後に冷却固化することによシ半導体単結晶薄膜
を得るようにしたことを特徴とするものである。
この幹部から突出する枝部かも成り、この枝部の幹部か
らの突出長をａｌこの枝部の幹部方向の幅をｂとすると
き、ａ≧ｂなる関係を有する半導体層に対し、加熱手段
を幹部方向に走査することにより、半導体層を加熱溶融
し、その後に冷却固化することによシ半導体単結晶薄膜
を得るようにしたことを特徴とするものである。
作用
斯る本発明によれば、幹部には結晶粒界、サブ結晶粒界
やクラックが形成されるも、枝部にはこれらの結晶粒界
及びクラックが形成される虞が少なく、結晶性の良い半
導体単結晶薄膜を得ることができる。
やクラックが形成されるも、枝部にはこれらの結晶粒界
及びクラックが形成される虞が少なく、結晶性の良い半
導体単結晶薄膜を得ることができる。
実施例
以下に図面を参照して本発明の種々の実施例を説明する
。先ず第１図を参照して本発明の基本的な一実施例を説
明する。第１図において（３）は例えばシリコンからな
る多結晶半導体層を示し、、 （３ａ）はその幹部、（
３ｂ）はその幹部（３ａ）から突出した枝部や畔である
。
。先ず第１図を参照して本発明の基本的な一実施例を説
明する。第１図において（３）は例えばシリコンからな
る多結晶半導体層を示し、、 （３ａ）はその幹部、（
３ｂ）はその幹部（３ａ）から突出した枝部や畔である
。
斯る多結晶半導体層は第２図または第３図のようにして
形成される。即ち第２図及び第３図において、（１）は
石英等の絶縁基板である。又、この基板（１）がシリコ
ン基板であるとき（又は石英基板であるときも可）は、
その上に５１０２Ｍのごとき絶縁物層（２）を被着形成
する。そして第２図の基板（１）上または第３図の絶縁
物層（２）上に上述の所定パターンの多結晶半導体層（
例えば５０００Ｘ厚） （３）’ｔ 、減圧化学蒸着法
によシ被着形成し、これを第１図のように所定のパター
ンに形成する。そして第２図又は第３図に示すごとくそ
の上にＳ ｓ Ｏ２Ｒ’ｉの如きキャップ層（例えば２
０００〜１ｏｏｏｏ１厚）（４）及び又はＳｉ、Ｎ４の
如きキャップ層（例えば５００〜１（＋ｏｏＸ厚）（５
）を二重に化学蒸着によυ被着形成する。
形成される。即ち第２図及び第３図において、（１）は
石英等の絶縁基板である。又、この基板（１）がシリコ
ン基板であるとき（又は石英基板であるときも可）は、
その上に５１０２Ｍのごとき絶縁物層（２）を被着形成
する。そして第２図の基板（１）上または第３図の絶縁
物層（２）上に上述の所定パターンの多結晶半導体層（
例えば５０００Ｘ厚） （３）’ｔ 、減圧化学蒸着法
によシ被着形成し、これを第１図のように所定のパター
ンに形成する。そして第２図又は第３図に示すごとくそ
の上にＳ ｓ Ｏ２Ｒ’ｉの如きキャップ層（例えば２
０００〜１ｏｏｏｏ１厚）（４）及び又はＳｉ、Ｎ４の
如きキャップ層（例えば５００〜１（＋ｏｏＸ厚）（５
）を二重に化学蒸着によυ被着形成する。
再び第１図に戻って説明するに、第１図においてａは枝
部（３ｂ）の幹部（３ａ）からの突出長を示し、ｂは枝
部（３ｂ）の幹部（３＆）方向の長さを示す。Ｃは幹部
（３ａ）の幅を示す。ｄは隣接する枝部（３ｂ）間の幹
部（３ａ）方向の間隔である。そしてこの場合はａ及び
ｂの間において、ａ≧ｂの関係を満足するように、その
寸法ａ、ｂを設定する。この場合ａとしては、２０〜８
０μｍ程度、ｂとしては２０〜４０μｍ程度が可能であ
る。更に具体的には、例えばａ＝２０μｍ、 ｂ＝２０
μｍ ： ａ＝８０１ｉｍ１ｂ＝＝４０μｍ ： ａ＝
５０μｍ、ｂ＝２０〜３０μｍ等である。Ｃは熱的勾配
を形成するに必要な、例えば１０μｍ程度以上耐法であ
ればよい。ｄは隣接する枝部（３ｂ）間において熱的な
干渉を受けない程度の幅、例えば数μｍ以上あればよい
。
部（３ｂ）の幹部（３ａ）からの突出長を示し、ｂは枝
部（３ｂ）の幹部（３＆）方向の長さを示す。Ｃは幹部
（３ａ）の幅を示す。ｄは隣接する枝部（３ｂ）間の幹
部（３ａ）方向の間隔である。そしてこの場合はａ及び
ｂの間において、ａ≧ｂの関係を満足するように、その
寸法ａ、ｂを設定する。この場合ａとしては、２０〜８
０μｍ程度、ｂとしては２０〜４０μｍ程度が可能であ
る。更に具体的には、例えばａ＝２０μｍ、 ｂ＝２０
μｍ ： ａ＝８０１ｉｍ１ｂ＝＝４０μｍ ： ａ＝
５０μｍ、ｂ＝２０〜３０μｍ等である。Ｃは熱的勾配
を形成するに必要な、例えば１０μｍ程度以上耐法であ
ればよい。ｄは隣接する枝部（３ｂ）間において熱的な
干渉を受けない程度の幅、例えば数μｍ以上あればよい
。
第４図Ａの０−０′は加熱手段（アルボレーザ発生源等
のレーザ発生源、電子ビーム発生源、カービンヒータ等
）の延在方向を示し、斯る加熱手段を幹部（３ａ）の延
在方向αに移動させる。この場合の上述の０−Ｏ′線上
の温度分布を第４図Ｂに示す。
のレーザ発生源、電子ビーム発生源、カービンヒータ等
）の延在方向を示し、斯る加熱手段を幹部（３ａ）の延
在方向αに移動させる。この場合の上述の０−Ｏ′線上
の温度分布を第４図Ｂに示す。
Ｂ及びＣは０−０′線上の枝部（３ｂ）の端部及び幹部
（３ａ）の側縁を示す＠ このように幹部（３ａ）方向に加熱手段が走査すると、
その部分が溶融し、それが通過するとその部分が自然冷
却によシ固化して再結晶化が行われる。
（３ａ）の側縁を示す＠ このように幹部（３ａ）方向に加熱手段が走査すると、
その部分が溶融し、それが通過するとその部分が自然冷
却によシ固化して再結晶化が行われる。
この場合幹部（３ａ）ではその両側から冷却固化による
再結晶化が開始されるので、幹部（３ａ）の中央部には
第６図に示すごとく結晶粒界ＧＢが形成され、その両側
に多数のサブ結晶粒界ＳＧＢが形成される。
再結晶化が開始されるので、幹部（３ａ）の中央部には
第６図に示すごとく結晶粒界ＧＢが形成され、その両側
に多数のサブ結晶粒界ＳＧＢが形成される。
他方枝部（３ｂ）においては第５図に示す如く、枝部（
３ｂ）の角部Ａから再結晶化が開始し、この枝部（３ｂ
）全体が単結晶化される。尚、枝部（３ｂ）中の曲線は
等混線を示す。かくして破線りで囲まれた枝部（３ｂ）
の大部分が単結晶９域と成シ、幹部（３ａ）の枝部（３
ｂ）に接する領域Ｅにはクラックが発生する。
３ｂ）の角部Ａから再結晶化が開始し、この枝部（３ｂ
）全体が単結晶化される。尚、枝部（３ｂ）中の曲線は
等混線を示す。かくして破線りで囲まれた枝部（３ｂ）
の大部分が単結晶９域と成シ、幹部（３ａ）の枝部（３
ｂ）に接する領域Ｅにはクラックが発生する。
しかして、この枝部（３ｂ）に半導体素子を形成するこ
とができる。
とができる。
上述の多結晶半導体層（３）の形状は種々可能で、第７
図に示すごとく幹部（３ａ）の両側の同一直線上に直角
に枝部（３ｂ）、（３ｃ）が突出するようにしてもよく
、或いは第８図に示すごとく片側の枝部（３ｂ）の丁度
中間の反対側に枝部（３ｃ）が突出するようにしてもよ
い。また第９図に示すごとく幹部（３ａ）の両側の枝部
（３ｂ）、（３ｅ）の幹部（３ａ）に対する角度を加熱
手段の走査方向αに対し９０°以下にしてもよい。
図に示すごとく幹部（３ａ）の両側の同一直線上に直角
に枝部（３ｂ）、（３ｃ）が突出するようにしてもよく
、或いは第８図に示すごとく片側の枝部（３ｂ）の丁度
中間の反対側に枝部（３ｃ）が突出するようにしてもよ
い。また第９図に示すごとく幹部（３ａ）の両側の枝部
（３ｂ）、（３ｅ）の幹部（３ａ）に対する角度を加熱
手段の走査方向αに対し９０°以下にしてもよい。
第１０図の場合は枝部（３ｂ）の角部を枝部（３ｂ）の
延長方向にとがらせ、又、第１１図の場合は幹部（３ａ
）の方向にとがらせて、夫々結晶核形成トリガ一部Ｘを
形成した場合である。
延長方向にとがらせ、又、第１１図の場合は幹部（３ａ
）の方向にとがらせて、夫々結晶核形成トリガ一部Ｘを
形成した場合である。
又、上述した如き幹部（３ｍ）及び枝部（３ｂ）からな
る多結晶半導体層（３）をその枝部（３ｂ）において合
体するように構成してもよい。その例を第１２図〜第１
４図に示す。従って、これらの実施例の場合は、幹部（
３ａ）から突出する各枝部（３ｂ）が互いに連結された
はしご状となっている。第１２図の場合は、その枝部（
３ｂ）が幹部（３＆）に対して直交しているが枝部（３
ａ）方向に三角形状のトリガ一部Ｘが形成されている。
る多結晶半導体層（３）をその枝部（３ｂ）において合
体するように構成してもよい。その例を第１２図〜第１
４図に示す。従って、これらの実施例の場合は、幹部（
３ａ）から突出する各枝部（３ｂ）が互いに連結された
はしご状となっている。第１２図の場合は、その枝部（
３ｂ）が幹部（３＆）に対して直交しているが枝部（３
ａ）方向に三角形状のトリガ一部Ｘが形成されている。
第１３図は、そのトリガ一部Ｘが半円状の場合である。
第１４図は枝部（３ｂ）全体が幹部（３ａ）の延在方向
で加熱手段の走査方向と反対方向に膨出している場合で
ある。
で加熱手段の走査方向と反対方向に膨出している場合で
ある。
第１５図は枝部（３ｂ）が幹部（３ａ）の延在方向で且
つ加熱手段の走査方向αに傾いた場合である。尚、これ
ら寸法ａ ％ ｄは第１図の場合と同様である。
つ加熱手段の走査方向αに傾いた場合である。尚、これ
ら寸法ａ ％ ｄは第１図の場合と同様である。
第１６図は枝部（３ｂ）の根元部を走査方向αの手前側
に太くした場合である。
に太くした場合である。
第１７図は枝部（３ｂ）の根元部を幹部（３ａ）の両側
に対称に太くした場合である。
に対称に太くした場合である。
第１８図は、枝部（３ｂ）の全体を幹部（３ａ）に行く
に従って非対称に太くした場合である。
に従って非対称に太くした場合である。
第１９図は枝部（３ｂ）の幅を対称に幹部（３ａ）に近
づくにつれて太くした場合である。
づくにつれて太くした場合である。
第２０図は第１５図の実施例の場合の結晶の成長の仕方
を示し、幹部（３ａ）においては第６図と同様に結晶粒
界ＧＢ、サブ結晶粒界ＳＧＢが形成されている。又、結
晶化はこの場合は枝部（３ｂ）の幹部（３ａ）側の根元
部Ｆから斜辺Ｇを進み、更にそこから幹部（３ａ）の延
在方向で加熱手段の走査方向αに沿う方向Ｈに結晶が成
長する。尚、幹部（３ａ）の枝部（３ｂ）に接する領域
工にはクラックが発生している。
を示し、幹部（３ａ）においては第６図と同様に結晶粒
界ＧＢ、サブ結晶粒界ＳＧＢが形成されている。又、結
晶化はこの場合は枝部（３ｂ）の幹部（３ａ）側の根元
部Ｆから斜辺Ｇを進み、更にそこから幹部（３ａ）の延
在方向で加熱手段の走査方向αに沿う方向Ｈに結晶が成
長する。尚、幹部（３ａ）の枝部（３ｂ）に接する領域
工にはクラックが発生している。
発明の効果
上述せる本発明によれば１、結晶粒界、サブ結晶粒界、
クラックのない結晶性の良い半導体単結晶領域を得るこ
とのできる半導体単結晶薄膜の製造方法を得ることがで
きる。
クラックのない結晶性の良い半導体単結晶領域を得るこ
とのできる半導体単結晶薄膜の製造方法を得ることがで
きる。
第１図は本発明の一実施例を示す多結晶半導体層のパタ
ーンを示すノリ―ン図、第２図及び８３図はその半導体
装置の断面図、第４図は多結晶半導体層の加熱手段によ
る走査方向及び温度分布を示す図、第５図及び第６図は
本発明製造方法による結晶の生成の説明に供する説明図
、第７図〜第１９図は本発明の異なる他の実施−ヲ示す
多結晶半導体層のパターン図、第２０図は結晶の生成の
断１明に供する説明図である。 （１）は基体、（３）は多結晶半導体層、（３ａ）は幹
部、（３ｂ）は枝部である。
ーンを示すノリ―ン図、第２図及び８３図はその半導体
装置の断面図、第４図は多結晶半導体層の加熱手段によ
る走査方向及び温度分布を示す図、第５図及び第６図は
本発明製造方法による結晶の生成の説明に供する説明図
、第７図〜第１９図は本発明の異なる他の実施−ヲ示す
多結晶半導体層のパターン図、第２０図は結晶の生成の
断１明に供する説明図である。 （１）は基体、（３）は多結晶半導体層、（３ａ）は幹
部、（３ｂ）は枝部である。
Claims (1)
- 幹部及び該幹部から突出する枝部から成り、該枝部の上
記幹部からの突出長をａ、該枝部の上記幹部方向の幅を
ｂとするとき、ａ≧ｂなる関係を有する半導体層に対し
、加熱手段を上記幹部方向に走査することにより、上記
半導体層を加熱溶融し、その後に冷却固化することによ
り半導体単結晶薄膜を得るようにしたことを特徴とする
半導体単結晶薄膜の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16692584A JPS6144787A (ja) | 1984-08-09 | 1984-08-09 | 半導体単結晶薄膜の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16692584A JPS6144787A (ja) | 1984-08-09 | 1984-08-09 | 半導体単結晶薄膜の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6144787A true JPS6144787A (ja) | 1986-03-04 |
| JPH0556316B2 JPH0556316B2 (ja) | 1993-08-19 |
Family
ID=15840198
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP16692584A Granted JPS6144787A (ja) | 1984-08-09 | 1984-08-09 | 半導体単結晶薄膜の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6144787A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02110075A (ja) * | 1988-09-08 | 1990-04-23 | Xerox Corp | シートを振り分けるソーティング装置 |
| US5431390A (en) * | 1991-03-12 | 1995-07-11 | Ricoh Company, Ltd. | Sheet sorting and storing apparatus |
| JP2005347765A (ja) * | 1999-08-31 | 2005-12-15 | Sharp Corp | 半導体装置及びその製造方法並びにシリコン薄膜の形成方法 |
-
1984
- 1984-08-09 JP JP16692584A patent/JPS6144787A/ja active Granted
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02110075A (ja) * | 1988-09-08 | 1990-04-23 | Xerox Corp | シートを振り分けるソーティング装置 |
| US5431390A (en) * | 1991-03-12 | 1995-07-11 | Ricoh Company, Ltd. | Sheet sorting and storing apparatus |
| JP2005347765A (ja) * | 1999-08-31 | 2005-12-15 | Sharp Corp | 半導体装置及びその製造方法並びにシリコン薄膜の形成方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0556316B2 (ja) | 1993-08-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0071471B1 (en) | Method of forming a single-crystal semiconductor film on an amorphous insulator | |
| JPS5861622A (ja) | 単結晶薄膜の製造方法 | |
| JPS6144787A (ja) | 半導体単結晶薄膜の製造方法 | |
| JPS6144785A (ja) | 半導体単結晶薄膜の製造方法 | |
| US4549913A (en) | Wafer construction for making single-crystal semiconductor device | |
| JPH03145716A (ja) | 半導体薄膜の製造方法 | |
| JPS60161396A (ja) | シリコン薄膜の製造方法 | |
| JPH0770479B2 (ja) | 半導体装置の製造方法 | |
| JPH0727860B2 (ja) | 半導体単結晶薄膜の製造方法 | |
| JPS62179112A (ja) | Ｓｏｉ構造形成方法 | |
| JPS6450410A (en) | Manufacture of semiconductor single crystal layer | |
| JPH03284829A (ja) | 半導体結晶化膜の形成方法 | |
| JPH0569076B2 (ja) | ||
| JPS60136306A (ja) | 半導体基板の製造方法 | |
| JPH03250620A (ja) | 半導体装置の製造方法 | |
| JP2569402B2 (ja) | 半導体薄膜結晶層の製造方法 | |
| JPS62290119A (ja) | Ｓｏｉ基板の作製方法 | |
| JPS60106124A (ja) | 絶縁基板上への半導体薄膜形成方法 | |
| JPH03116924A (ja) | 単結晶半導体薄膜の製造方法 | |
| JPS59121826A (ja) | 半導体単結晶膜の製造方法 | |
| JPS6112019A (ja) | 半導体装置の製造方法 | |
| JPS63175415A (ja) | 単結晶薄膜の形成方法 | |
| JPS60213018A (ja) | 半導体基板 | |
| JPS6120314A (ja) | 半導体基板の製造方法 | |
| JPS63204612A (ja) | Ｓｏｉ単結晶形成法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |