JPS6143449A - 配線パタ−ンの形成方法 - Google Patents
配線パタ−ンの形成方法Info
- Publication number
- JPS6143449A JPS6143449A JP16492984A JP16492984A JPS6143449A JP S6143449 A JPS6143449 A JP S6143449A JP 16492984 A JP16492984 A JP 16492984A JP 16492984 A JP16492984 A JP 16492984A JP S6143449 A JPS6143449 A JP S6143449A
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- layer
- pattern
- resist pattern
- aluminum
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing Of Printed Circuit Boards (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の利用分野〕
本発明は、配線パターンの形成方法に係り、特に半導体
装置、薄膜装置、配線基板上に設けた配置線バター／の
形成方法に関する。
装置、薄膜装置、配線基板上に設けた配置線バター／の
形成方法に関する。
半導体装ｄ１薄膜装ｏｋ １配線基板等では、高抵抗基
板上に金属膜を形成し、写真蝕刻の手法によフ金属ｊ漠
の不用部を除去し配線パターンを形成している。
板上に金属膜を形成し、写真蝕刻の手法によフ金属ｊ漠
の不用部を除去し配線パターンを形成している。
従来、配線パターンは高抵抗の基板１の表面にＭＭまた
はスパッタ９ング等の手法で配線金属である厚さ０．５
〜２μｍのアルミニウム層２を形成しく第２図（８月、
アルミニウムハ１２上の所望の個所にレジストパターン
５を形成しく第２図（ｂ））、アルミニウム層の不用部
４をエツチングによりｊ除去しく第２図（ｃ））、レジ
ストパターン５を剥離してアルミニウム配線５を形成し
ていた（第２図（ｄン）６ しかし、この配線パターン形成方法では、レジスト中に
第３図（ａ））Ｋ示すように固形物６があると、固形物
６とアルミニウム層２の間にエツチング液がしみ込み、
その結果第５図（ｂ）。
はスパッタ９ング等の手法で配線金属である厚さ０．５
〜２μｍのアルミニウム層２を形成しく第２図（８月、
アルミニウムハ１２上の所望の個所にレジストパターン
５を形成しく第２図（ｂ））、アルミニウム層の不用部
４をエツチングによりｊ除去しく第２図（ｃ））、レジ
ストパターン５を剥離してアルミニウム配線５を形成し
ていた（第２図（ｄン）６ しかし、この配線パターン形成方法では、レジスト中に
第３図（ａ））Ｋ示すように固形物６があると、固形物
６とアルミニウム層２の間にエツチング液がしみ込み、
その結果第５図（ｂ）。
（Ｃ）Ｋ示すように断線７を形成してしまい、半導体装
置、簿ｊ莫装【・１、配線基板等の歩留を低五させる一
因となっていた。
置、簿ｊ莫装【・１、配線基板等の歩留を低五させる一
因となっていた。
第３図では、レジスト中に固形物がある場合の断線例を
示したが、アルミニウムノ偕中の７Ｖ−り、空気中の塵
埃等によっても断線が発生したシ、断Ａ９に至らないパ
ターンの欠けを生じ、これらの現象も半導体装置、薄膜
装置、配線基板の信頼性低下の原因となっていた。
示したが、アルミニウムノ偕中の７Ｖ−り、空気中の塵
埃等によっても断線が発生したシ、断Ａ９に至らないパ
ターンの欠けを生じ、これらの現象も半導体装置、薄膜
装置、配線基板の信頼性低下の原因となっていた。
本発明の目的は、上述した従来技術の欠点をなくシ、信
頼性の高い配線パターンの形成方法を提供することにあ
る。
頼性の高い配線パターンの形成方法を提供することにあ
る。
そして上記目的は、少なくとも二ノーよシなる金属層上
にレジストパターンを形成し、上層の金属のみをエツチ
ングし、レジストパターンを除去してから、再度レジス
トパターンを形成して下層の金属層のエツチングを実施
することによシ、たとえ上層の金属層の配線パターンが
断線しても下層の金属層の配線パターンによシミ気的に
接続を得ることによって達成される。
にレジストパターンを形成し、上層の金属のみをエツチ
ングし、レジストパターンを除去してから、再度レジス
トパターンを形成して下層の金属層のエツチングを実施
することによシ、たとえ上層の金属層の配線パターンが
断線しても下層の金属層の配線パターンによシミ気的に
接続を得ることによって達成される。
以−ド、第１図に従って本発明の一実１１例を詳述する
。先ず第１図（ａ）に示すように高抵抗の基板１０表面
に蒸着またはスパッタリング等の手法で厚さ０．０５〜
０．２μｍのクロム層８を形成した一後に厚さ０．５〜
２μｍのアルミニウム層２を形成し、さらにホト９ング
ラフイの手法でレジストパターン３を形成した。ここで
、レジストパターン３に固形物６が含まれていると、ア
ルミニウム層の不用部４の工、ｙ−ング時に、固形物６
の丁部のアルミニウム層が、工、／ｆ−ングされ、第１
図（ｂ） Ｋ示すようにアルミニウム配？ｆｉ５に断線
７が発生してしまう。しかし、第１図（Ｃ）に示すよう
に、レジストパターン９を再形成すると、アルミニウム
配線５の断線７の部分にも正常なレジストパターンが形
成され、クロム層の不用部１０をエツチングすると第１
図（ｄ）に示すようにアルミニウム配線パターン５の断
ｆｆａ７部分は、クロム配線１１が露出した状態で残る
ため電気的［ＭＫ至らない。
。先ず第１図（ａ）に示すように高抵抗の基板１０表面
に蒸着またはスパッタリング等の手法で厚さ０．０５〜
０．２μｍのクロム層８を形成した一後に厚さ０．５〜
２μｍのアルミニウム層２を形成し、さらにホト９ング
ラフイの手法でレジストパターン３を形成した。ここで
、レジストパターン３に固形物６が含まれていると、ア
ルミニウム層の不用部４の工、ｙ−ング時に、固形物６
の丁部のアルミニウム層が、工、／ｆ−ングされ、第１
図（ｂ） Ｋ示すようにアルミニウム配？ｆｉ５に断線
７が発生してしまう。しかし、第１図（Ｃ）に示すよう
に、レジストパターン９を再形成すると、アルミニウム
配線５の断線７の部分にも正常なレジストパターンが形
成され、クロム層の不用部１０をエツチングすると第１
図（ｄ）に示すようにアルミニウム配線パターン５の断
ｆｆａ７部分は、クロム配線１１が露出した状態で残る
ため電気的［ＭＫ至らない。
クロム配７ｓ１１が露出した部分の配線抵抗は、正常配
線部の同一長さの部分の配！ｌＪ抵抗に比べ１００倍程
度大よいが、アルミニウム配線の断線 ：を発生さ
せる欠陥は最大でもｉｏｏμｍでロシ配線抵抗は無視で
きる。
線部の同一長さの部分の配！ｌＪ抵抗に比べ１００倍程
度大よいが、アルミニウム配線の断線 ：を発生さ
せる欠陥は最大でもｉｏｏμｍでロシ配線抵抗は無視で
きる。
上記した実施例では、アルミニウム配線の断線原因をし
ンストの固形物としたが、これ以外にもアルミニウム層
のフレーク、ホトマスクの欠陥、空気中の塵埃等による
アルミニウム配線の断線を防止でよ非常に大よな歩留り
向上効果を得ることがでよる。
ンストの固形物としたが、これ以外にもアルミニウム層
のフレーク、ホトマスクの欠陥、空気中の塵埃等による
アルミニウム配線の断線を防止でよ非常に大よな歩留り
向上効果を得ることがでよる。
また、上記した実施例では、クロム層の工。
チング用のレジストの欠陥を考慮しなかつたが、この場
合にはアルミニウム配線がクロム層のレジストとして働
き断線に至らない。
合にはアルミニウム配線がクロム層のレジストとして働
き断線に至らない。
また、クロム層内にフレークが存在する場合には、アル
ミニウム配繊断線のみならずクロム配線も断線してしま
うが、クロムノ斎の膜厚はアルミニウム層の）膜厚の十
分の一程度であるため、クロム店内のフレーク数はアル
ミニウム層内のフレーク数の−１−分の一程度であシ、
歩留り向上効果は十分にある。
ミニウム配繊断線のみならずクロム配線も断線してしま
うが、クロムノ斎の膜厚はアルミニウム層の）膜厚の十
分の一程度であるため、クロム店内のフレーク数はアル
ミニウム層内のフレーク数の−１−分の一程度であシ、
歩留り向上効果は十分にある。
上記した実施例では従来例に比べ、新たにクロム層の形
成が必要とな勺製造エゼＪが接離になるが、たとえはボ
９イミド系耐熱樹脂上に配線−パターンを形成する場合
には、アルミニウムと倒脂間の接着性が小さく接着層と
してアルミニウムと樹脂の間にクロム層を形成すること
がなされておシ、このように油の必要から配線金属層が
２層以上となっている場合には、製造工程の増加はレジ
ストパターンの形成工程のみであり製造原価の増加も少
ない。
成が必要とな勺製造エゼＪが接離になるが、たとえはボ
９イミド系耐熱樹脂上に配線−パターンを形成する場合
には、アルミニウムと倒脂間の接着性が小さく接着層と
してアルミニウムと樹脂の間にクロム層を形成すること
がなされておシ、このように油の必要から配線金属層が
２層以上となっている場合には、製造工程の増加はレジ
ストパターンの形成工程のみであり製造原価の増加も少
ない。
上記の実施例からも明らかなように、本発明によればレ
ジスト中の固形物、上層金属層フレーク、ホトマスク欠
陥、空気中の塵埃等による配線パターンの断線を防止す
ることが可能であシ、歩留り向上の結果を得た。
ジスト中の固形物、上層金属層フレーク、ホトマスク欠
陥、空気中の塵埃等による配線パターンの断線を防止す
ることが可能であシ、歩留り向上の結果を得た。
また上ｔ−ｍ金属配線パターンの欠は部には、断線と同
様Ｋ ’Ｆ層金金属配線パターン残シ、Ｉｉ頼性の高い
配線パターンを形成することができた。
様Ｋ ’Ｆ層金金属配線パターン残シ、Ｉｉ頼性の高い
配線パターンを形成することができた。
第１図は本発明の配線パターン形成方法を斜視断面図に
より示した工程図、第２図は従来の配線パターン形成方
法を斜視断面図により示した工程図、第３図は、従来技
術でのアルミニウム配線に断線が生ずる過程を斜伏断面
図で示したものである。 １・・・基板 ２・・・アルミニウム層３
．９・・・レジストパターン ４・・・アルミニウム層
の不用部５・・・アルミニウム配線 ６・・・固形物７
・・・断線 ８・・・クロム層１０・・・ク
ロム層の不用部 １１・・・クロム配線第 １ 図 第 ３ 口
より示した工程図、第２図は従来の配線パターン形成方
法を斜視断面図により示した工程図、第３図は、従来技
術でのアルミニウム配線に断線が生ずる過程を斜伏断面
図で示したものである。 １・・・基板 ２・・・アルミニウム層３
．９・・・レジストパターン ４・・・アルミニウム層
の不用部５・・・アルミニウム配線 ６・・・固形物７
・・・断線 ８・・・クロム層１０・・・ク
ロム層の不用部 １１・・・クロム配線第 １ 図 第 ３ 口
Claims (1)
- 基板上に形成した少なくとも二層からなる金属層上にレ
ジストパターンを形成し、上層の金属のみをエツチング
し、上記レジストパターンを除去し、再度上層の金属を
エッチングした面にレジストパターンを形成し、下層の
金属をエッチングすることを特徴とする配線パターンの
形成方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16492984A JPS6143449A (ja) | 1984-08-08 | 1984-08-08 | 配線パタ−ンの形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16492984A JPS6143449A (ja) | 1984-08-08 | 1984-08-08 | 配線パタ−ンの形成方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6143449A true JPS6143449A (ja) | 1986-03-03 |
Family
ID=15802520
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP16492984A Pending JPS6143449A (ja) | 1984-08-08 | 1984-08-08 | 配線パタ−ンの形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6143449A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6364081A (ja) * | 1986-09-05 | 1988-03-22 | 日本電気株式会社 | 配線電極の形成方法 |
| JPS63282780A (ja) * | 1987-05-15 | 1988-11-18 | キヤノン株式会社 | 素子配線電極及びその製造方法 |
| US5677574A (en) * | 1995-04-12 | 1997-10-14 | Mitsubishi Denki Kabushiki Kaisha | Airbridge wiring structure for MMIC |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5092836A (ja) * | 1973-12-20 | 1975-07-24 | ||
| JPS526477A (en) * | 1975-07-07 | 1977-01-18 | Hitachi Ltd | Method for multi-layer film formation |
| JPS5966150A (ja) * | 1982-10-08 | 1984-04-14 | Toshiba Corp | 半導体装置およびその製造方法 |
| JPS60227440A (ja) * | 1984-04-26 | 1985-11-12 | Fujitsu Ltd | 半導体装置の製造方法 |
-
1984
- 1984-08-08 JP JP16492984A patent/JPS6143449A/ja active Pending
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5092836A (ja) * | 1973-12-20 | 1975-07-24 | ||
| JPS526477A (en) * | 1975-07-07 | 1977-01-18 | Hitachi Ltd | Method for multi-layer film formation |
| JPS5966150A (ja) * | 1982-10-08 | 1984-04-14 | Toshiba Corp | 半導体装置およびその製造方法 |
| JPS60227440A (ja) * | 1984-04-26 | 1985-11-12 | Fujitsu Ltd | 半導体装置の製造方法 |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6364081A (ja) * | 1986-09-05 | 1988-03-22 | 日本電気株式会社 | 配線電極の形成方法 |
| JPS63282780A (ja) * | 1987-05-15 | 1988-11-18 | キヤノン株式会社 | 素子配線電極及びその製造方法 |
| US5677574A (en) * | 1995-04-12 | 1997-10-14 | Mitsubishi Denki Kabushiki Kaisha | Airbridge wiring structure for MMIC |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4430365A (en) | Method for forming conductive lines and vias | |
| US5072074A (en) | High yield combined rigid and flexible printed circuits and method of manufacture | |
| US5309025A (en) | Semiconductor bond pad structure and method | |
| EP0361752B1 (en) | Selective solder formation on printed circuit boards | |
| JPS60183726A (ja) | 半導体装置の電極パタ−ンの形成方法 | |
| US5109601A (en) | Method of marking a thin film package | |
| JPS6143449A (ja) | 配線パタ−ンの形成方法 | |
| US4965700A (en) | Thin film package for mixed bonding of chips | |
| JPH08107264A (ja) | 高密度配線板及びその製造方法 | |
| JPH10312980A (ja) | 半導体装置の製造方法 | |
| JPS5867043A (ja) | 半導体装置の装造方法 | |
| JP2007088232A (ja) | プリント配線板の製造方法 | |
| JPH0348489A (ja) | 回路基板の製造方法 | |
| JP2830636B2 (ja) | 半導体装置の製造方法 | |
| JPH01268150A (ja) | 半導体装置 | |
| JPH05198527A (ja) | 半導体装置及びその製造方法 | |
| CN117222122A (zh) | 一种局部镀厚金的线路板的制作方法 | |
| JPH0595027A (ja) | フレキシブル回路基板の形成方法 | |
| JP2681205B2 (ja) | 膜素子付プリント配線板 | |
| JPH04320049A (ja) | 多層配線構造体およびその製造方法 | |
| JPH06216190A (ja) | 半導体装置 | |
| JPH11176835A (ja) | 多層配線の構造と製造方法 | |
| JPH0350828A (ja) | 金配線の形成方法 | |
| JPS6057997A (ja) | 多層配線基板の製造方法 | |
| JPS61166049A (ja) | 半導体装置 |