CN117222122A - 一种局部镀厚金的线路板的制作方法 - Google Patents
一种局部镀厚金的线路板的制作方法 Download PDFInfo
- Publication number
- CN117222122A CN117222122A CN202310981509.8A CN202310981509A CN117222122A CN 117222122 A CN117222122 A CN 117222122A CN 202310981509 A CN202310981509 A CN 202310981509A CN 117222122 A CN117222122 A CN 117222122A
- Authority
- CN
- China
- Prior art keywords
- gold
- plated
- plated wire
- area
- circuit board
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 title claims abstract description 50
- 229910052737 gold Inorganic materials 0.000 title claims abstract description 50
- 239000010931 gold Substances 0.000 title claims abstract description 50
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 39
- 229910000679 solder Inorganic materials 0.000 claims abstract description 55
- 238000007747 plating Methods 0.000 claims abstract description 24
- 239000000758 substrate Substances 0.000 claims abstract description 19
- 229910052802 copper Inorganic materials 0.000 claims abstract description 18
- 239000010949 copper Substances 0.000 claims abstract description 18
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims abstract description 16
- 238000005530 etching Methods 0.000 claims abstract description 14
- 238000007639 printing Methods 0.000 claims abstract description 10
- 239000000463 material Substances 0.000 claims abstract description 9
- 238000000034 method Methods 0.000 claims description 23
- 238000000151 deposition Methods 0.000 claims description 4
- 238000005553 drilling Methods 0.000 claims description 4
- 238000010030 laminating Methods 0.000 claims description 4
- 230000007547 defect Effects 0.000 abstract description 6
- 238000010019 resist printing Methods 0.000 abstract 1
- 238000003466 welding Methods 0.000 description 10
- 238000010586 diagram Methods 0.000 description 6
- 238000012545 processing Methods 0.000 description 4
- 238000005520 cutting process Methods 0.000 description 3
- 238000000608 laser ablation Methods 0.000 description 3
- 238000007796 conventional method Methods 0.000 description 2
- 150000001879 copper Chemical class 0.000 description 2
- 230000008021 deposition Effects 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 1
- 239000000470 constituent Substances 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 239000003814 drug Substances 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000007689 inspection Methods 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 238000003801 milling Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012536 packaging technology Methods 0.000 description 1
- 238000007649 pad printing Methods 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 238000006748 scratching Methods 0.000 description 1
- 230000002393 scratching effect Effects 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 238000004381 surface treatment Methods 0.000 description 1
- 238000012360 testing method Methods 0.000 description 1
Landscapes
- Manufacturing Of Printed Wiring (AREA)
Abstract
本发明属于线路板制作技术领域,公开了一种局部镀厚金的线路板的制作方法。该制作方法,包括以下步骤:S1、在完成外层图形制作的基板上印阻焊,通过镀金导线进行镀金形成镀金区域;S2、采用激光烧蚀镀金导线区域的阻焊,使镀金导线暴露;S3、蚀刻去除镀金导线,使镀金导线区域全部暴露为基材区;S4、在步骤S3中基材区印阻焊,制得局部镀厚金的线路板。本发明提供的制作方法制备的线路板,能够实现局部镀厚金且阻焊印在铜面上,阻焊层与铜面的结合力强,不易脱落,能够有效提高产品的可靠性。且该制作方法能够制作出高密度、小间距、可靠性强的孤立镀金区域,且线路板表面干净,无湿膜残留的外观缺陷。
Description
技术领域
本发明属于线路板制作技术领域,具体涉及一种局部镀厚金的线路板的制作方法。
背景技术
印制线路板(PCB板)是重要的电子部件,是电子元器件的支撑体,是电子元器件电气相互连接的载体。随着电子产品走向短小轻薄以及多功能化,印制线路板也向着线路高密度、高精细度、高频率、高厚径比的方向发展,为了满足电子产品的小型化,高密度化和轻量化的要求,封装技术和印制电路板技术也在高速发展。焊盘是表面贴装装配的基本构成单元,用来构成电路板的焊盘图案。目前在PCB板上体现出越来越多的阵列孤立焊盘,这些焊盘在涉及多种表面处理时,加工过程的工艺导线不易去除或容易存在其他加工过程的残留物。尤其是涉及局部镀厚金的焊盘,目前去除镀金后镀金用导线的方式有两种:一种是人工用美工刀挑除镀金用导线,该方法对工人熟练度要求高,易出现划伤基材或板面而导致产品报废的风险;第二种是用干膜或湿膜保护PCB板面,然后过蚀刻线用化学药水将导线腐蚀去除,但该方法会出现退膜不干净而影响产品外观。此外,目前具有局部镀厚金的焊盘结构的线路板,阻焊易脱落,严重影响电子元器件的稳定性。因此,针对需局部镀厚金的线路板,需要设计新的方法以解决去除镀金导线困难,以及阻焊层易脱落的问题。
发明内容
本发明旨在至少解决上述现有技术中存在的技术问题之一。为此,本发明提出一种局部镀厚金的线路板的制作方法。本发明提供的制作方法加工的局部镀厚金线路板,其表面干净,无湿膜残留的外观缺陷;且阻焊层下均为铜面,不会出现镀金层,阻焊层与铜面结合力强,不易脱落。
本发明提供了一种局部镀厚金的线路板的制作方法。
具体地,一种局部镀厚金的线路板的制作方法,包括以下步骤:
S1、在完成外层图形制作的基板上印阻焊,通过镀金导线进行镀金形成镀金区域;
S2、采用激光烧蚀镀金导线区域的阻焊,使所述镀金导线暴露;
S3、蚀刻去除所述镀金导线,使所述镀金导线区域全部暴露为基材区;
S4、在步骤S3中基材区印阻焊,制得局部镀厚金的线路板。
在上述制作方法中,步骤S2中所述镀金导线区域的长方向比所述镀金导线实际长的单边小0.5-3mil,所述镀金导线区域的宽方向比所述镀金导线实际宽边的单边大1-5mil。优选地,步骤S2中所述镀金导线区域的长方向比所述镀金导线实际长的单边小1-3mil,所述镀金导线区域的宽方向比所述镀金导线实际宽边的单边大2-4mil。
可以理解的是,所述镀金导线区域为激光文件中设计的需烧蚀的区域;所述镀金导线区域的长方向指的是两处需局部镀金的区域(如两个镀金焊盘)经所述镀金导线连接的方向;所述镀金导线区域的宽方向指的是与所述长方向垂直的方向。
控制所述镀金导线区域的长方向比所述镀金导线实际长的单边小0.5-3mil,能够防止印阻焊和激光烧蚀的偏移误差导致激光损伤到所述镀金区域(如镀金焊盘)。而且当靠近所述镀金区域(如镀金焊盘)的部分镀金导线的残留不超过3mil时,将不会影响产品性能。
控制所述镀金导线区域的宽方向比所述镀金导线实际宽边的单边大1-5mil,能够使所述镀金导线区域的面积适当大于所述镀金导线的实际面积,有利于后期印阻焊,使阻焊层与基材结合的更紧密,不易脱落,增强线路板的可靠性。
在上述制作方法中,步骤S1中在完成外层图形的步骤之前还包括开料、层压、钻孔、沉铜等步骤。以上步骤均可采用行业内常规方法完成。可以理解的是,所述外层图形包括镀金图形、非镀金图形和工艺导线(如镀金导线),所述镀金图形主要包括镀金焊盘,所述非镀金图形主要包括线路、无需镀金的焊盘以及普通铜皮等。
在上述制作方法中,步骤S1中所述印阻焊的过程为在除需镀金的区域之外均印上阻焊层,其中包括镀金导线的区域。
在上述制作方法中,步骤S2中采用UV激光烧蚀镀金导线区域的阻焊,使所述镀金导线暴露,外周形成外周基材区。通过激光的高精度能够制作出表面高密度小间距的孤立镀金区域(如镀金焊盘)。
在上述制作方法中,步骤S3中采用碱性蚀刻去除所述镀金导线。采用碱性蚀刻能够使镀金导线去除得更干净。
传统方法在制备局部镀厚金的线路板时,先通过镀金导线对需镀金的局部区域进行镀金。在此过程中,为了在后续经印阻焊等工序后,实际镀金区域的面积得到保障,能够满足设计需求,一般会使镀金区域的面积略大于实际要求的镀金区域的面积(可以理解为实际要求的镀金区域的外周也会镀上金层)。在此制作工艺中,经过印阻焊后,实际镀金区域的外周会出现铜层+金层+阻焊层的结构,阻焊层位于金层上,其结合力较差,容易引起阻焊层脱落的风险。而且传统方法还会出现去除镀金导线损坏基材或因退膜不干净而影响产品外观等问题。鉴于此,本发明提供的制作方法,通过先印阻焊后再镀金,然后采用激光烧蚀阻焊层并精准蚀刻去除镀金导线,最后再经套印阻焊,制得局部镀厚金的线路板。所述制作方法能够实现局部镀厚金(如镀金焊盘)且阻焊全部印在铜面或基材上,不会在局部镀厚金(如镀金焊盘)的外周出现铜层+金层+阻焊层的结构,阻焊层与铜面的结合力强,可有效防止局部阻焊脱落而影响产品可靠性。且所述制作方法通过激光烧蚀阻焊层后蚀刻去除镀金导线,再套印阻焊的方式,能够避免人工挑出镀金导线损坏基材,以及因湿膜覆盖镀金导线湿膜残留所带来的品质缺陷,突破了常规湿膜盖导线工艺的局限性。
相比现有技术,本发明的有益效果在于:
(1)本发明提供的制作方法,先印阻焊后再镀金,然后采用激光烧蚀阻焊层并蚀刻去除镀金导线,最后再套印阻焊,使制备的线路板能够实现局部镀厚金(如镀金焊盘)且阻焊印在铜面上,阻焊层与铜面的结合力强,不易脱落,能够有效提高产品的可靠性。
(2)本发明提供的制作方法能够制作出高密度、小间距、可靠性强的孤立镀金区域(如镀金焊盘),且线路板表面干净,无湿膜残留的外观缺陷。
下面结合附图和具体实施方式对本发明作进一步详细说明。
附图说明
图1为本发明实施例的制作方法的工艺流程图;
图2为本发明实施例的制作方法中步骤S1的加工示意图;
图3为本发明实施例的制作方法中步骤S2镀金导线区域的示意图;
图4为本发明实施例的制作方法中步骤S2激光烧蚀后的示意图;
图5为本发明实施例的制作方法中步骤S3蚀刻后的示意图;
图6为本发明实施例的制作方法中步骤S4基材区印阻焊后的示意图。
附图标号说明:
基板100,阻焊层200,镀金区域300,镀金导线310,镀金导线区域320,外周基材区331,基材区330。
具体实施方式
下面详细描述本发明的实施例。参见图1至图6,本发明实施例提供了一种局部镀厚金的线路板的制作方法,包括以下步骤:
S1、在完成外层图形制作的基板100上印阻焊形成阻焊层200,通过镀金导线310进行镀金形成镀金区域300;
S2、采用激光烧蚀镀金导线区域320的阻焊,使镀金导线310暴露;
S3、蚀刻去除镀金导线310,使镀金导线区域320全部暴露为基材区330;
S4、在步骤S3中基材区330印阻焊,制得局部镀厚金的线路板。
进一步地,参照图3,步骤S2中镀金导线区域320的长方向比镀金导线310实际长的单边小0.5-3mil,镀金导线区域320的宽方向比镀金导线310实际宽边的单边大1-5mil。更进一步地,步骤S2中镀金导线区域320的长方向比镀金导线310实际长的单边小1-3mil,镀金导线区域320的宽方向比镀金导线310实际宽边的单边大2-4mil。
可以理解地是,镀金导线区域320为激光文件中设计的需烧蚀的区域;镀金导线区域320的长方向指的是两处需局部镀金的区域(如两个镀金焊盘)经镀金导线310连接的方向;镀金导线区域320的宽方向指的是与长方向垂直的方向。
控制镀金导线区域320的长方向比镀金导线310实际长的单边小0.5-3mil,能够防止印阻焊和激光烧蚀的偏移误差导致激光损伤到镀金区域300(如镀金焊盘)。而且当靠近镀金区域300(如镀金焊盘)的部分镀金导线310的残留不超过3mil时,将不会影响产品性能。
控制镀金导线区域320的宽方向比镀金导线310实际宽边的单边大1-5mil,能够使镀金导线区域320的面积适当大于镀金导线310的实际面积,有利于后期印阻焊,使阻焊层200与基材结合的更紧密,不易脱落,增强线路板的可靠性。
进一步地,步骤S1中在完成外层图形的步骤之前还包括开料、层压、钻孔、沉铜等步骤。以上步骤均可采用行业内常规方法完成。可以理解的是,外层图形包括镀金图形、非镀金图形和工艺导线(如镀金导线310),镀金图形主要为镀金焊盘,非镀金图形主要包括线路、无需镀金的焊盘以及普通铜皮等。
进一步地,步骤S1中印阻焊的过程为在除需镀金的区域之外均印上阻焊层200,其中包括镀金导线310的区域。
进一步地,步骤S2中采用UV激光烧蚀镀金导线区域320的阻焊,使镀金导线310暴露,外周形成外周基材区331。通过激光的高精度能够制作出表面高密度小间距的孤立镀金区域300(如镀金焊盘)。
进一步地,步骤S3中采用碱性蚀刻去除镀金导线310,暴露镀金导线310下的基材。采用碱性蚀刻能够使镀金导线310去除得更干净。
本发明实施例还提供了更为具体的局部镀厚金的线路板的制作方法,具体包括以下步骤:
S1、提供板材,经开料、层压、钻孔、沉铜、外层图形后,在基板100上除需镀金的区域之外印上阻焊层200,包括镀金导线310的区域,镀金导线310也一同覆盖阻焊层200;然后通过镀金导线310进行镀金形成镀金区域300;
S2、采用UV激光烧蚀镀金导线区域320的阻焊,使镀金导线310暴露,外周形成外周基材区331;镀金导线区域320为激光文件中设计的需烧蚀的区域,镀金导线区域320的长方向比镀金导线310实际长的单边小0.5-3mil,镀金导线区域320的宽方向比镀金导线310实际宽的单边大1-5mil。
S3、碱性蚀刻去除掉暴露的镀金导线310,使镀金导线区域320全部暴露为基材区330,镀金导线310去除干净;
S4、在步骤S3中基材区330印阻焊,再经测试、铣边和终检,制得局部镀厚金的线路板。
本发明实施例提供的制作方法,先印阻焊后再镀金,然后采用激光烧蚀阻焊层并蚀刻去除镀金导线,最后再套印阻焊,使制备的线路板能够实现局部镀厚金(如镀金焊盘)且阻焊印在铜面上,阻焊层与铜面的结合力强,不易脱落,能够有效提高产品的可靠性。利用本发明实施例提供的制作方法能够制作出高密度、小间距、可靠性强的孤立镀金区域(如镀金焊盘),且线路板表面干净,无湿膜残留的外观缺陷。
需要注意的是,在本发明的描述中,如有涉及到方位描述,例如上、下、前、后、左、右等指示的方位或位置关系的,均为基于附图所示的方位或位置关系,仅是为了便于描述本发明和简化描述,而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造或操作,不能理解为对本发明的限制。
在本发明的描述中,若干的含义是一个或者多个,多个的含义是两个及两个以上,大于、小于、超过等理解为不包括本数,以上、以下、以内等理解为包括本数。如果有描述到第一或第二等的,只是用于区分技术特征为目的,而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量或者隐含指明所指示的技术特征的先后关系。
以上所述实施例仅表达了本发明的几种实施方式,其描述较为具体和详细,但并不能因此而理解为对本发明专利范围的限制。应当指出的是,对于本领域的普通技术人员来说,在不脱离本发明构思的前提下,还可以做出若干变形和改进,这些都属于本发明的保护范围。因此,本发明专利的保护范围应以所附权利要求为准。
Claims (7)
1.一种局部镀厚金的线路板的制作方法,其特征在于,包括以下步骤:
S1、在完成外层图形制作的基板上印阻焊,通过镀金导线进行镀金形成镀金区域;
S2、采用激光烧蚀镀金导线区域的阻焊,使所述镀金导线暴露;
S3、蚀刻去除所述镀金导线,使所述镀金导线区域全部暴露为基材区;
S4、在步骤S3中基材区印阻焊,制得局部镀厚金的线路板。
2.根据权利要求1所述的制作方法,其特征在于,步骤S2中所述镀金导线区域的长方向比所述镀金导线实际长的单边小0.5-3mil,所述镀金导线区域的宽方向比所述镀金导线实际宽边的单边大1-5mil。
3.根据权利要求2所述的制作方法,其特征在于,步骤S2中所述镀金导线区域的长方向比所述镀金导线实际长的单边小1-3mil,所述镀金导线区域的宽方向比所述镀金导线实际宽边的单边大2-4mil。
4.根据权利要求1-3中任一项所述的制作方法,其特征在于,步骤S1中在完成外层图形的步骤之前还包括开料、层压、钻孔、沉铜等步骤。
5.根据权利要求4所述的制作方法,其特征在于,步骤S1中所述印阻焊的过程为在除需镀金的区域之外均印上阻焊层,包括镀金导线的区域。
6.根据权利要求1-3中任一项所述的制作方法,其特征在于,步骤S2中采用UV激光烧蚀镀金导线区域的阻焊。
7.根据权利要求1-3中任一项所述的制作方法,其特征在于,步骤S3中采用碱性蚀刻去除所述镀金导线。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202310981509.8A CN117222122A (zh) | 2023-08-04 | 2023-08-04 | 一种局部镀厚金的线路板的制作方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202310981509.8A CN117222122A (zh) | 2023-08-04 | 2023-08-04 | 一种局部镀厚金的线路板的制作方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN117222122A true CN117222122A (zh) | 2023-12-12 |
Family
ID=89048642
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202310981509.8A Pending CN117222122A (zh) | 2023-08-04 | 2023-08-04 | 一种局部镀厚金的线路板的制作方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN117222122A (zh) |
-
2023
- 2023-08-04 CN CN202310981509.8A patent/CN117222122A/zh active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US20050039944A1 (en) | Non-solder mask defined (NSMD) type wiring substrate for ball grid array (BGA) package and method for manufacturing such a wiring substrate | |
US4289575A (en) | Method of making printed wiringboards | |
KR20050061342A (ko) | 배선 회로 기판 | |
KR100648916B1 (ko) | 반도체 패키지용 인쇄회로기판의 윈도우 가공방법 | |
US20070089826A1 (en) | Method for producing a multilayer printed wiring board | |
CN117222122A (zh) | 一种局部镀厚金的线路板的制作方法 | |
US6527963B1 (en) | Method of manufacturing multilayer wiring boards | |
US6344974B1 (en) | Printed circuit board and method of producing same | |
CN112218437B (zh) | 一种薄膜电路图形电镀连线的去除方法 | |
KR20040024381A (ko) | 인쇄회로기판의 도금방법 | |
JP3357875B1 (ja) | 電解メッキ方法及びプリント配線基板の製造方法 | |
JP2001358257A (ja) | 半導体装置用基板の製造方法 | |
CN1090892C (zh) | 双面导电金属箔型电路板的制造方法及其产品 | |
JP2000091722A (ja) | プリント配線板及びその製造方法 | |
JPH08107264A (ja) | 高密度配線板及びその製造方法 | |
JPH1117315A (ja) | 可撓性回路基板の製造法 | |
WO2024070321A1 (ja) | ガラス基板、多層配線基板、およびガラス基板の製造方法 | |
WO2024070319A1 (ja) | ガラス基板、多層配線基板、およびガラス基板の製造方法 | |
CN117750644A (zh) | 一种焊盘侧壁全包金的印制电路板的制作方法 | |
JPH09139567A (ja) | プリント基板における表面実装部品搭載パッドと層間接続用スルーホールの接続構造 | |
KR100476409B1 (ko) | 인쇄회로기판의 도금방법 | |
JP2007088232A (ja) | プリント配線板の製造方法 | |
KR101091243B1 (ko) | 인쇄회로기판의 제조방법 | |
JP2003115648A (ja) | プリント基板及びプリント基板のテストランド形成方法 | |
KR20030091359A (ko) | 인쇄회로기판의 제조방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination |