JPS6140046A - 半導体素子搭載用パツケ−ジ - Google Patents
半導体素子搭載用パツケ−ジInfo
- Publication number
- JPS6140046A JPS6140046A JP16208684A JP16208684A JPS6140046A JP S6140046 A JPS6140046 A JP S6140046A JP 16208684 A JP16208684 A JP 16208684A JP 16208684 A JP16208684 A JP 16208684A JP S6140046 A JPS6140046 A JP S6140046A
- Authority
- JP
- Japan
- Prior art keywords
- insulating layer
- electric circuit
- penetrating hole
- semiconductor element
- plate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/12—Mountings, e.g. non-detachable insulating substrates
- H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
- H01L23/142—Metallic substrates having insulating layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/44—Manufacturing insulated metal core circuits or other insulated electrically conductive core circuits
- H05K3/445—Manufacturing insulated metal core circuits or other insulated electrically conductive core circuits having insulated holes or insulated via connections through the metal core
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Insulated Metal Substrates For Printed Circuits (AREA)
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（発明の属する技術分野）
本発明は半導体素子搭載用パッケージの改良に関する。
（従来技術とその問題点）
従来、半導体素子をプリント配線板上に搭載する忙は、
セラミック製のチップキャリアもしくはセラミック製の
パッケージを介して搭載する方法が一般的でめった。し
かし一般的に使用されている高アルミナ質セラミック（
以下セラミックトスる）は誘電率が約９と高くこのため
近年の演算速度の超高速化においては信号遅れが大きい
ため好ましい材料ではなかった。一方ガラスエポキシ配
線板は誘電率が５程度で配線の浮遊容量たよる信号波形
のくずれはセラミックよシ少ないもののセラミックに比
べ耐熱性が低い、熱伝導率が低い。
セラミック製のチップキャリアもしくはセラミック製の
パッケージを介して搭載する方法が一般的でめった。し
かし一般的に使用されている高アルミナ質セラミック（
以下セラミックトスる）は誘電率が約９と高くこのため
近年の演算速度の超高速化においては信号遅れが大きい
ため好ましい材料ではなかった。一方ガラスエポキシ配
線板は誘電率が５程度で配線の浮遊容量たよる信号波形
のくずれはセラミックよシ少ないもののセラミックに比
べ耐熱性が低い、熱伝導率が低い。
という欠点を有しており実装の高密度化には限界かめり
之。
之。
一方シリコンチップをプリント配線板上に直接搭載する
方法も試みられているが、チップキャリアを介したもの
が殆んどでｉｂ入出力の端子数が多いものはピングリッ
ドアレイ型パッケージとなシ前述のセラミックに起因す
る欠点はさけられない。
方法も試みられているが、チップキャリアを介したもの
が殆んどでｉｂ入出力の端子数が多いものはピングリッ
ドアレイ型パッケージとなシ前述のセラミックに起因す
る欠点はさけられない。
（発明の目的）
本発明はこれらの欠点のない半導体素子搭載用パッケー
ジを提供することを目的とするものである。
ジを提供することを目的とするものである。
（発明の構成）
本発明者らは上記の欠点について種々検討した結果、半
導体素子搭載用パッケージの構造を下記の如く金属板の
半導体素子を搭載する部分および蓋を接合する部分以外
の部分に設けられた貫通孔。
導体素子搭載用パッケージの構造を下記の如く金属板の
半導体素子を搭載する部分および蓋を接合する部分以外
の部分に設けられた貫通孔。
この貫通孔および半導体素子を搭載する部分並びに蓋を
接合する部分を除く金属板の表面に形成された絶縁層、
かつ前記表面の絶縁層上に形成された電気回路、前記貫
通孔に形成された絶縁層には金属板と絶縁され前記電気
回路と導通するよう絶縁層を貫通して形成された導電層
、該導電層と接して挿入固着された接続ピン、金属板に
接合された蓋とからなる構造としたところ、誘電率が５
程度で、耐熱性および熱伝導率がガラスエポキシ配線板
に比べ高く、高発熱密度の素子も搭載可能であることが
確認された。
接合する部分を除く金属板の表面に形成された絶縁層、
かつ前記表面の絶縁層上に形成された電気回路、前記貫
通孔に形成された絶縁層には金属板と絶縁され前記電気
回路と導通するよう絶縁層を貫通して形成された導電層
、該導電層と接して挿入固着された接続ピン、金属板に
接合された蓋とからなる構造としたところ、誘電率が５
程度で、耐熱性および熱伝導率がガラスエポキシ配線板
に比べ高く、高発熱密度の素子も搭載可能であることが
確認された。
本発明は金属板の半導体素子を搭載する部分および蓋を
接合する部分以外の部分に設けられた貫通孔、この貫通
孔および半導体素子を搭載する部分並びに蓋を接合する
部分を除く金属板の表面に形成された絶縁層、かつ前記
表面の絶Ｒ層上に形成された電気回路、前記貫通孔に形
成された絶縁層には金属板と絶縁され前記電気回路と導
通するよう絶縁層を貫通して形成された導電層、該導電
層と接して挿入固着された接続ピン、金属板に接合され
た蓋とからなる半導体素子搭載用パッケージに関する。
接合する部分以外の部分に設けられた貫通孔、この貫通
孔および半導体素子を搭載する部分並びに蓋を接合する
部分を除く金属板の表面に形成された絶縁層、かつ前記
表面の絶Ｒ層上に形成された電気回路、前記貫通孔に形
成された絶縁層には金属板と絶縁され前記電気回路と導
通するよう絶縁層を貫通して形成された導電層、該導電
層と接して挿入固着された接続ピン、金属板に接合され
た蓋とからなる半導体素子搭載用パッケージに関する。
本発明において使用される金属板は、銅、アルミニウム
など熱伝導性にすぐれたものが好ましいが、搭載する半
導体素子の大きさＫよシ、熱膨張係数の不一致に起因す
る不都合が発生する場合にはコバール、４２合金など半
導体素子と熱膨張係数が近似する金属材料を使用するこ
とが好ましい。
など熱伝導性にすぐれたものが好ましいが、搭載する半
導体素子の大きさＫよシ、熱膨張係数の不一致に起因す
る不都合が発生する場合にはコバール、４２合金など半
導体素子と熱膨張係数が近似する金属材料を使用するこ
とが好ましい。
またその金属板の厚さ怖特に制限はな“が・放熱の効果
を考慮して０．３〜２．５園程度のものを用いることが
好ましい。絶縁材料についても、特に制限はないが、一
般にプリント配線板に使用されるガラスエポキシ複合材
料を用いることが好ましい。
を考慮して０．３〜２．５園程度のものを用いることが
好ましい。絶縁材料についても、特に制限はないが、一
般にプリント配線板に使用されるガラスエポキシ複合材
料を用いることが好ましい。
ガラス材料としてはガラス布、ガラス不織布、ガラスチ
ョップ、ガラス粉末などが単独あるいは組み合わされて
エポキシ樹脂組成物と併用される。
ョップ、ガラス粉末などが単独あるいは組み合わされて
エポキシ樹脂組成物と併用される。
特に貫通孔内を充てんするには、ガラス布、ガラス不織
布よシガラスチョップ又はガラス粉末などとエポキシ樹
脂組成物とを併用した絶縁材料を使用するのが好ましい
。貫通孔以外に形成する絶縁層の厚さについては特に制
限はない。
布よシガラスチョップ又はガラス粉末などとエポキシ樹
脂組成物とを併用した絶縁材料を使用するのが好ましい
。貫通孔以外に形成する絶縁層の厚さについては特に制
限はない。
接続ピンは信号接続ピンとして用いるものでるるか特殊
なものは必要とせず、従来公知のもの例えばコバール、
４２合金、５２合金等が用いられ。
なものは必要とせず、従来公知のもの例えばコバール、
４２合金、５２合金等が用いられ。
その長さについても特に制限はなく金属板に接合する蓋
と接触しない長さのものでかつ配線板の厚さよシも長い
ものを使用することが好ましい。また接続ピンは端子を
半導体素子搭載側に位置するよう導電層に挿入固着する
ことが好ましい。さら忙接続ピンは挿入面着後気密接合
する事が好ましく、気密接合する方法としては融点がｉ
ｓｏ℃以上、４００℃未満のろう材を用いて再溶融にょ
シ気密接合することが好ましい。
と接触しない長さのものでかつ配線板の厚さよシも長い
ものを使用することが好ましい。また接続ピンは端子を
半導体素子搭載側に位置するよう導電層に挿入固着する
ことが好ましい。さら忙接続ピンは挿入面着後気密接合
する事が好ましく、気密接合する方法としては融点がｉ
ｓｏ℃以上、４００℃未満のろう材を用いて再溶融にょ
シ気密接合することが好ましい。
なお上記で説明した配線板とは金属板に絶縁層。
導電層、電気回路等を形成し、導電層°に接続ピンを挿
入固着した状態のものを示す。
入固着した状態のものを示す。
蓋を接合する部分とは金属板の側面又は緑若しくは側面
と縁の両方を示し、蓋は半導体素子を搭載し、かつ接続
ピンめ端子と電気回路とを接続し先後気密接合される。
と縁の両方を示し、蓋は半導体素子を搭載し、かつ接続
ピンめ端子と電気回路とを接続し先後気密接合される。
接合力法にりいては特に制限はないが、ろう材を用いて
接合する方法が最も好ましく、使用するろう材紘融点が
１５０℃以上４０”０℃未満のものを使用することが望
ましく。
接合する方法が最も好ましく、使用するろう材紘融点が
１５０℃以上４０”０℃未満のものを使用することが望
ましく。
例えば８ｎ、 Ｐｂを主成分とするはんだ材料などが再
溶融に上る接合が衿なえるので好ましい。
溶融に上る接合が衿なえるので好ましい。
本発明における半導体素子搭載用パッケージには半導体
装置、ネールへラドピンの端子と電気回路とを接続した
部分などは含まない。
装置、ネールへラドピンの端子と電気回路とを接続した
部分などは含まない。
（実施例）
以下実施例によシ本発明を説明する。
実施例１
所定の位置に所定の数だけ直径１．２園の貫通孔（ｘｈ
−ｗホール）Ａを設は九５０Ｘ５０ｍｍ（Ｄ寸法で、厚
さが１．０ｍｍの銅板Ａを、従来公知のエポノール処理
により亜酸化銅処理をした。
−ｗホール）Ａを設は九５０Ｘ５０ｍｍ（Ｄ寸法で、厚
さが１．０ｍｍの銅板Ａを、従来公知のエポノール処理
により亜酸化銅処理をした。
次に厚さ０．２ｍｍのガラスエポキシ積層板用プリプレ
グ材料（以下プリプレグ材料とする）を２Ｘ２ｍｍの寸
法に切断して前述の貫通孔Ａ上に置き。
グ材料（以下プリプレグ材料とする）を２Ｘ２ｍｍの寸
法に切断して前述の貫通孔Ａ上に置き。
この後２５Ｘ２５ｍｍの寸法で、厚さが５ｍｍの銅板Ｂ
を前述の亜酸化銅処理した銅板人の表側の表面の中央部
に乗せ、さらに上記と同じ厚さのプリプレグ材料を５０
Ｘ５０ｍｍの寸法に切断し、そしてその中央部を２５Ｘ
２５ｍｍの寸法にくシ抜き、そのくシ抜いた部分で前述
の銅板Ｂをとりまくように８枚積層しく一部は２Ｘ２ｍ
ｍの寸法のグリプレグ材料上に重なる）、また上記と同
じ厚さのプリプレグ材料を５０Ｘ５０ｍｍの寸法に切断
し、それを銅板Ａの裏側に８枚重ねて配設し、銅板Ｂを
圧着した′ままでプリプレグ材料を１２０℃で１時間。
を前述の亜酸化銅処理した銅板人の表側の表面の中央部
に乗せ、さらに上記と同じ厚さのプリプレグ材料を５０
Ｘ５０ｍｍの寸法に切断し、そしてその中央部を２５Ｘ
２５ｍｍの寸法にくシ抜き、そのくシ抜いた部分で前述
の銅板Ｂをとりまくように８枚積層しく一部は２Ｘ２ｍ
ｍの寸法のグリプレグ材料上に重なる）、また上記と同
じ厚さのプリプレグ材料を５０Ｘ５０ｍｍの寸法に切断
し、それを銅板Ａの裏側に８枚重ねて配設し、銅板Ｂを
圧着した′ままでプリプレグ材料を１２０℃で１時間。
さらに１６０℃で１時間、圧力２ ｋｇ／ ｃｍ”の条
件で加熱、加圧せしめ９貫通孔Ａ内をプリプレグ材料で
充填して絶縁層を形成すると共に側面および銅板Ｂを設
置した以外の表面に厚さ１．０閣の絶縁層を形成し友。
件で加熱、加圧せしめ９貫通孔Ａ内をプリプレグ材料で
充填して絶縁層を形成すると共に側面および銅板Ｂを設
置した以外の表面に厚さ１．０閣の絶縁層を形成し友。
その後鋼板Ｂを取シ外し１次いで銅板ＡＫ接しないよう
に貫通孔Ａに形成°した絶縁層の中央部を超硬ドリルで
直径０．６鵬の貫通孔Ｂを新７’ｃＫ設け、その後一般
にアディティブ法と呼ばれる銅導体回路形成法によシ表
面に形成した絶縁層上には電気回路を形成し、また貫通
孔Ｂには導電層を配設して前記電気回路と導通させた。
に貫通孔Ａに形成°した絶縁層の中央部を超硬ドリルで
直径０．６鵬の貫通孔Ｂを新７’ｃＫ設け、その後一般
にアディティブ法と呼ばれる銅導体回路形成法によシ表
面に形成した絶縁層上には電気回路を形成し、また貫通
孔Ｂには導電層を配設して前記電気回路と導通させた。
次に各導電層に直径が０．５８ｍｍで一方の端部をくぎ
の頭状に加工した長さ６０の５２合金のネールへラドピ
ンを下部から挿入し、そして端子を表側の表面に露出さ
せた後、半田にて接続して半導体素子搭載用配線板を得
た。 ゛この半導体素子搭載用配線板の誘電率は
、５．１’■・秒・℃で半導体素子の発生する熱を裏面
に放熱することができた。
の頭状に加工した長さ６０の５２合金のネールへラドピ
ンを下部から挿入し、そして端子を表側の表面に露出さ
せた後、半田にて接続して半導体素子搭載用配線板を得
た。 ゛この半導体素子搭載用配線板の誘電率は
、５．１’■・秒・℃で半導体素子の発生する熱を裏面
に放熱することができた。
次に前記で得た半導体素子搭載用配線板の中央部（絶縁
層を形成していない部分）Ｋ半導体素子を搭載後、直径
５０μｍ（φ）のアルミニウム線を超音波ボンダーを用
いてポンディングして前記のネールへラドピンの端子と
電気回路とを接続し、さらにネールヘッドピンと貫通孔
ＢＫ配設した導電層とを融点が１８２℃のＳｎ：Ｐｂ＝
６３ ： ３７（重量比）はんだを用いて気密接合した
。この後内径が５０．５ Ｘ ５０．５ ｍｍで高さが
５ ｍｍ 、肉厚０．５薗の銅製の蓋を銅板Ａの側面に
融点が１８２℃の８ｎ：Ｐｂ＝６３ ：３７ （重量比
）ハンタヲ用イテ接合した。このようにすることによシ
半導体素子搭載用パッケージに前記の半導体素子、ネー
ルヘトピンの端子と電気回路とを接続した部分などを気
密封止することができる。気密封止して得られたものが
半導体装置である。
層を形成していない部分）Ｋ半導体素子を搭載後、直径
５０μｍ（φ）のアルミニウム線を超音波ボンダーを用
いてポンディングして前記のネールへラドピンの端子と
電気回路とを接続し、さらにネールヘッドピンと貫通孔
ＢＫ配設した導電層とを融点が１８２℃のＳｎ：Ｐｂ＝
６３ ： ３７（重量比）はんだを用いて気密接合した
。この後内径が５０．５ Ｘ ５０．５ ｍｍで高さが
５ ｍｍ 、肉厚０．５薗の銅製の蓋を銅板Ａの側面に
融点が１８２℃の８ｎ：Ｐｂ＝６３ ：３７ （重量比
）ハンタヲ用イテ接合した。このようにすることによシ
半導体素子搭載用パッケージに前記の半導体素子、ネー
ルヘトピンの端子と電気回路とを接続した部分などを気
密封止することができる。気密封止して得られたものが
半導体装置である。
次に気密封止して得た半導体装置をプレッシャークツカ
ー試験機で１２０℃、２気圧（ゲージ圧）の条件で５０
０時間試験したが、アルミニウム線の腐食は見られなか
った。
ー試験機で１２０℃、２気圧（ゲージ圧）の条件で５０
０時間試験したが、アルミニウム線の腐食は見られなか
った。
実施例２
金属板として寸法が５０Ｘ５０ｍｍ、厚さが０．５７″
閣で表面をサンドｌ°ラストにて７．５±２．５μｍの
表面粗さに加工した後ニッケルメッキを２μｍの厚さに
施し九コパール板を使用し、そしてコバール板の縁１ｍ
ｍＫ絶縁層を形成しないで露出させ。
表面粗さに加工した後ニッケルメッキを２μｍの厚さに
施し九コパール板を使用し、そしてコバール板の縁１ｍ
ｍＫ絶縁層を形成しないで露出させ。
かつ電気回路の形成および導電層の配設をテンティング
法と呼ばれる銅導体回路形成法で行なった以外は実施例
１と同じ方法で半導体素子搭載用配線板を得た。
法と呼ばれる銅導体回路形成法で行なった以外は実施例
１と同じ方法で半導体素子搭載用配線板を得た。
この半導体素子搭載用配線板の誘電率は５．０でガラス
エポキシ配線板と同一で、また半導体素子を搭載する部
分の熱伝導率は、 ０．１４ Ｃａｈ／ｃｍ・秒・℃で
ニッケル板の熱伝導率と近似した値を示した。
エポキシ配線板と同一で、また半導体素子を搭載する部
分の熱伝導率は、 ０．１４ Ｃａｈ／ｃｍ・秒・℃で
ニッケル板の熱伝導率と近似した値を示した。
次に前記で得九半導体素子搭載用配線板の中央部に半導
体素子を搭載後、直径５０μｍ（φ）のアルミニウム線
を超音波ボンダーを用いてボンディングして前記のネー
ルヘッドピンの端子と電気回路とを接続した。この後内
径が４８Ｘ４８ｍｍで高さが５ ｔｒｔｘｒ 、肉厚０
．５ｍｍでつばの幅が１ｍｍの銅製の蓋をコバール板の
緑に実施例１と同じはんだを用いて接合した。この方法
においても半導体素子搭載用パッケージ内に前記の半導
体素子、ネールへラドピンの端子と電気回路とを接続し
た部分などを気密封止することができる。気密封止して
得られたものが半導体装置でるる。
体素子を搭載後、直径５０μｍ（φ）のアルミニウム線
を超音波ボンダーを用いてボンディングして前記のネー
ルヘッドピンの端子と電気回路とを接続した。この後内
径が４８Ｘ４８ｍｍで高さが５ ｔｒｔｘｒ 、肉厚０
．５ｍｍでつばの幅が１ｍｍの銅製の蓋をコバール板の
緑に実施例１と同じはんだを用いて接合した。この方法
においても半導体素子搭載用パッケージ内に前記の半導
体素子、ネールへラドピンの端子と電気回路とを接続し
た部分などを気密封止することができる。気密封止して
得られたものが半導体装置でるる。
次に気密封止して得た半導体装置をプレッシャークツカ
ー試験機で１２０℃、２気圧（ゲージ圧）の条件で５０
０時間試験したがアルミニウム線の腐食は見られなかっ
た。
ー試験機で１２０℃、２気圧（ゲージ圧）の条件で５０
０時間試験したがアルミニウム線の腐食は見られなかっ
た。
以上の結果から実施例１および実施例２で得られた半導
体素子搭載用配線板の熱伝導率はガラスエポキシ配線板
の６ Ｘ １０−’ ＣＪｔ／ａｎ・秒・℃に比べ著し
く大きい値を示すことがわかる。
体素子搭載用配線板の熱伝導率はガラスエポキシ配線板
の６ Ｘ １０−’ ＣＪｔ／ａｎ・秒・℃に比べ著し
く大きい値を示すことがわかる。
（発明の効果）
本発明になる半導体素子搭載用パッケージは。
金属板の半導体素子を搭載する部分および蓋を接合する
部分以外の部分に設けられた貫通孔、この貫通孔および
半導体素子を搭載する部分並びに蓋を接合する部分を除
く金属板の表面に形成された絶縁層、かつ前記表面の絶
縁層上に形成され声電気回路、前記貫通孔に形成された
絶縁層には金属板と絶縁され前記電気回路と導通するよ
う絶縁層を貫通して形成された導電層、該導電層と接し
て挿入固着された接続ピン、金属板に接合された蓋とか
らなるので、誘電率、耐熱性および熱伝導率に優れ、こ
のため従来搭載不可能でめった高発熱密度の素子も搭載
できるなどの効果を奏する。
部分以外の部分に設けられた貫通孔、この貫通孔および
半導体素子を搭載する部分並びに蓋を接合する部分を除
く金属板の表面に形成された絶縁層、かつ前記表面の絶
縁層上に形成され声電気回路、前記貫通孔に形成された
絶縁層には金属板と絶縁され前記電気回路と導通するよ
う絶縁層を貫通して形成された導電層、該導電層と接し
て挿入固着された接続ピン、金属板に接合された蓋とか
らなるので、誘電率、耐熱性および熱伝導率に優れ、こ
のため従来搭載不可能でめった高発熱密度の素子も搭載
できるなどの効果を奏する。
Claims (1)
- １、金属板の半導体素子を搭載する部分および蓋を接合
する部分以外の部分に設けられた貫通孔、この貫通孔お
よび半導体素子を搭載する部分並びに蓋を接合する部分
を除く金属板の表面に形成された絶縁層、かつ前記表面
の絶縁層上に形成された電気回路、前記貫通孔に形成さ
れた絶縁層には金属板と絶縁され前記電気回路と導通す
るよう絶縁層を貫通して形成された導電層、該導電層と
接して挿入固着された接続ピン、金属板に接合された蓋
とからなる半導体素子搭載用パッケージ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16208684A JPS6140046A (ja) | 1984-07-31 | 1984-07-31 | 半導体素子搭載用パツケ−ジ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16208684A JPS6140046A (ja) | 1984-07-31 | 1984-07-31 | 半導体素子搭載用パツケ−ジ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6140046A true JPS6140046A (ja) | 1986-02-26 |
Family
ID=15747814
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP16208684A Pending JPS6140046A (ja) | 1984-07-31 | 1984-07-31 | 半導体素子搭載用パツケ−ジ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6140046A (ja) |
-
1984
- 1984-07-31 JP JP16208684A patent/JPS6140046A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4965654A (en) | Semiconductor package with ground plane | |
| US6873043B2 (en) | Electronic assembly having electrically-isolated heat-conductive structure | |
| JP2592308B2 (ja) | 半導体パッケージ及びそれを用いたコンピュータ | |
| US4556899A (en) | Insulated type semiconductor devices | |
| JPH0455339B2 (ja) | ||
| US5041695A (en) | Co-fired ceramic package for a power circuit | |
| JPS6140046A (ja) | 半導体素子搭載用パツケ−ジ | |
| JPH0337308B2 (ja) | ||
| JP3426827B2 (ja) | 半導体装置 | |
| JPS6140047A (ja) | 半導体素子搭載用パツケ−ジ | |
| JP2517024B2 (ja) | セラミックパッケ―ジとその製造方法 | |
| JPS6113687A (ja) | 半導体素子搭載用配線板 | |
| JPS6163079A (ja) | 半導体素子搭載用配線板 | |
| JPS6113686A (ja) | 半導体素子搭載用配線板 | |
| JPS6129192A (ja) | 半導体素子搭載用配線板 | |
| JPS6142988A (ja) | 半導体素子搭載用配線板 | |
| JPH04186869A (ja) | 金属板ベース回路基板 | |
| JPS6129191A (ja) | 半導体素子搭載用配線板 | |
| JPS638621B2 (ja) | ||
| JPH0514514Y2 (ja) | ||
| JP3148941B2 (ja) | セラミック回路基板 | |
| JPS6163080A (ja) | 半導体素子搭載用配線板の製造法 | |
| JP2515671Y2 (ja) | 半導体素子収納用パッケージ | |
| JPS6118157A (ja) | 半導体装置 | |
| JP2592869Y2 (ja) | 混成ｉｃ装置 |