JPS6113687A - 半導体素子搭載用配線板 - Google Patents

半導体素子搭載用配線板

Info

Publication number
JPS6113687A
JPS6113687A JP13391784A JP13391784A JPS6113687A JP S6113687 A JPS6113687 A JP S6113687A JP 13391784 A JP13391784 A JP 13391784A JP 13391784 A JP13391784 A JP 13391784A JP S6113687 A JPS6113687 A JP S6113687A
Authority
JP
Japan
Prior art keywords
metal plate
hole
semiconductor element
insulating layer
wiring board
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP13391784A
Other languages
English (en)
Inventor
秀次 桑島
上山 守
中野 直記
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Resonac Corp
Original Assignee
Hitachi Chemical Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Chemical Co Ltd filed Critical Hitachi Chemical Co Ltd
Priority to JP13391784A priority Critical patent/JPS6113687A/ja
Publication of JPS6113687A publication Critical patent/JPS6113687A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 (発明の属する技術分野) 本発明は半導体素子搭載用配線板の改良に関する。
(従来技術とその問題点) 従来、半導体素子をプリント配線板上に搭載するには、
セラミック製のチップキャリアもしくはセラミック製の
パッケージを介して搭載する方法が一般的であった。し
かし一般的に使用されている高アルミナ質セラミック(
以下セラミックとする)は誘電率が約9と高くこのため
近年の演算速度の超高速化においては信号遅れが大きい
ため好ましい材料ではなかった。一方ガラスエポキシ配
線板は誘電率が5程度で配線の浮遊容量による信号波形
のくずれはセラミックより少ないもののセラミックに比
べ耐熱性が低い、熱伝導率が低い。
という欠点を有しており実装の高密度化には限界があっ
た。
一方シリコンチップをプリント配線板上に直接搭載する
方法も試みられているがチップキャリアを介したものが
殆んどであり入出力の端子数が多いものはピングリッド
アレイ型パッケージとなり前述のセラミックに起因する
欠点はさけられない。
また半導体素子が配線板の電気信号により誤動作するの
でアース回路を設けなければ力らない。
しかし上記のような配線板ではすべての回路に対してそ
れぞれ別個にアース回路を設けなければ々らないという
欠点があった。
(発明の目的) の 本発明はこれら欠点のない半導体素子搭載用配Δ 線板を提供することを目的とするものである。
(発明の構成) 素子を搭載する部分以外の部分に貫通孔を設け。
この貫通孔および半導体素子を搭載する部分を除く金属
板の表面および側面に形成された絶縁層。
かつ前記表面の絶縁層上に形成された電気回路。
前記貫通孔に形成された絶縁層には金属板と絶縁され前
記電気回路と導通する導電層および金属板と導通し前記
電気回路と絶縁される導電層、該それぞれの導電層と接
して挿入固着された接続ピンとからなる構造としたとこ
ろ、誘電率が5程度で。
耐熱性および熱伝導率がガラスエポキシ配線板に比べ高
く、高発熱密度の素子も搭載可能であることが確認され
た。また配線板の電気信号による誤動作が生じないこと
も確認された。
本発明は金属板の半導体素子を搭載する部分以外の部分
に設けられた貫通孔、この貫通孔および半導体素子を搭
載する部分を除く金属板の表面および側面に形成された
絶縁層、かつ前記表面の絶縁層上に形成された電気回路
、前記貫通孔に形成された絶縁層には金属板と絶縁され
前記電気回路と導通する導電層および金属板と導通し前
記電気回路と絶縁される導電層、該それぞれの導電層と
接して挿入固着された接続ピンとからなる半導体素子搭
載用配線板に関する。
本発明において使用される金属板は、銅、アルミニウム
など熱伝導性にすぐれたものが好ましいが、搭載する半
導体素子の大きさにより、熱膨張係数の不一致に起因す
る不都合が発生する場合にはコバール、42アロイなど
半導体素子と熱膨張係数が近似する金属材料を使用する
ことが好ましい。またその金属板の厚さは特に制限はな
いが。
放熱の効果を考慮して0.3〜2.5mm程度のものを
用いることが好ましい。絶縁材料についても特に制限は
ないが、一般にプリント配線板に使用されるガラスエポ
キシ複合材料を用いることが好ましい。ガラス材料とし
てはガラス布、ガラス不織布。
ガラスチョップ、ガラス粉末などが単独あるいは組み合
わされてエポキシ樹脂組成物と併用される。
特に貫通孔内を充てんするには、ガラス布、ガラス不織
布よりガラスチョップ又はガラス粉末々どとエポキシ樹
脂組成物とを併用した絶縁材料を使用するのが好ましい
。貫通孔以外に形成する絶縁層の厚さについては特に制
限はない。
金属板に設ける貫通孔の直径と導電部とにおける同径同
士のクリアランスは約0.05mm以上あることが好ま
しく、0.1mm以上あればさらに好ましい。
金属板と導通し電気回路と絶縁される導体層は接続ピン
を接続してアースをとるため配設されるもので、少なく
とも1箇所は必要であるがあまり数多く配設する必要は
ない。
信号接続ピンは信号接続ピンとして用いるものであるが
特殊なものは必要とせず、従来公知のものが用いられる
(実施例) 以下実施例により本発明を説明する。
実施例1 所定の位置に所定の数だけ、直径1.2 mmの貫通孔
(スルーホール)Aを設けた50X50mmの寸法で、
厚さが1.0mmの銅板Aを、従来公知のエボノール処
理により亜酸化銅処理をした。
次に厚さ0.2 mmのガラスエポキシ積層板用プリプ
レグ材料(以下プリプレグ材料とする)を2×2III
11の寸法に切断して前述の貫通孔A上に置き。
この後25X25mmの寸法で、厚さが5mmの銅板B
を前述の亜酸化銅処理した銅板Aの中央部に乗せ、さら
に上記と同じ厚さのプリプレグ材料を55X55mmの
寸法に切断し、そしてその中央部を25X25++m+
の寸法にくり抜き、そのくり抜いた部分で前述の銅板B
をとりまくように8枚積層しく一部は2X2mmの寸法
のプリプレグ材料上に重なる)、銅板Bを圧着したまま
でプリプレグ材料を120℃で1時間、 さらに160
℃t’1時間。
圧力2 Kf /cm’の条件で加熱、加圧せしめ9貫
通孔A内をプリプレグ材料で充填して絶縁層を形成する
と共に表面および側面に厚さ1.0mmの絶縁層を形成
した。その後銅板Bを取り外し1次いで1箇所だけ除い
て銅板Aに接し々いように貫通孔Aに形成した絶縁層の
中央部を超硬ドリルで直径0.6薗の貫通孔Bを新たに
設けると共に1箇所だけ上記と同じドリルを用いて金属
板人に接するように貫通孔Aに形成した絶縁層に貫通孔
Cを設け、その後一般にアディティブ法と呼ばれる銅導
体回路形成法により貫通孔Cの端部周辺を除いた他の部
分の表面に形成した絶縁層上に電気回路を形成し。
また貫通孔Bおよび貫通孔Cに導電層を配設して貫通孔
Bのみに配設した導電層を前記電気回路と導通させた。
次に各導電層に52合金のネールへラドビンを半田にて
接続し、このうち銅板Aと導通するネールヘッドピン1
本をアース回路とした半導体素子搭載用配線板を得た。
この半導体素子搭載用配線板の誘電率は、5.1でガラ
スエポキシ配線板とほぼ同一で、半導体素子を搭載する
部分の熱伝導率は、 0.92 cal /cm・秒・
℃で半導体素子の発生する熱を裏面に放熱することがで
きた。また配線板の電気信号による誤動作は見られ々か
った。
実施例2 金属板として寸法が50 X 50 mm +厚さが0
.5鵬で表面をサンドブラストにて7.5±2.5μm
の表面粗さに加工した後ニッケルメッキを2μmの厚さ
に施したコバール板を使用し、そして電気回路の形成お
よび導電層の配設をテンティング法と呼ばれる銅導体回
路形成法で行なった以外は実施例1と同じ方法で半導体
素子搭載用配線板を得た。
この半導体素子搭載用配線板の誘電率は5.0でガラス
エポキシ配線板と同一で、半導体素子を搭載する部分の
熱伝導率は、 0.14 cat/cm・秒・℃でニッ
ケル板の熱伝導率と近似した値を示した。
また配線板の電気信号による誤動作は見られ々かった。
以上の結果から実施例1および実施例2で得られた半導
体素子搭載用配線板の熱伝導率はガラスエポキシ配線板
の6 X 10−’ cab /cm・秒・℃に比べ著
しく大きい値を示すことがわかる。
(発明の効果) 本発明に々る半導体素子搭載用配線板は、金属板の半導
体素子を搭載する部分以外の部分に設け   1られた
貫通孔、この貫通孔および半導体素子を搭載する部分を
除く金属板の表面および側面に形成された絶縁層、かつ
前記表面の絶縁層上に形成された電気回路、前記貫通孔
に形成された絶縁層には金属板と絶縁され前記電気回路
と導通する導電層および金属板と導通し前記電気回路と
絶縁される導電層、該それぞれの導電層と接して挿入固
着   4された接続ビンとからなるので、誘電率、耐
熱性および熱伝導率に優れ、このため従来搭載不可能で
あった高発熱密度の素子も搭載することができるなどの
効果を奏し、またアース回路も簡単に設けることができ
配線板の電気信号による誤動作も   5生−じない。
                        6
手続補正書(自発) 昭和 59年 7f43■8 、事件の表示 昭和59年特許願第133917号 i1発明の名称 半導体素子搭載用配線板 1、補正をする者 事件との関係      特許出願人 名 称 (445) 日立化成工業株式会社1、代 理
 人 、補正の対象 明細書全文 (1)別紙の山り」細書の全文を補正し拳、補正の内容 別紙 明   細   書 1、発明の名称 半導体素子搭載用配線板 2、特許請求の範囲 1、金属板の半導体素子を搭載する部分以外の部分に設
けられた貫通孔、この貫通孔および半導体素子を搭載す
る部分を除く金属板の表面並びに側面に形成された絶縁
層、かつ前記表面の絶縁層上に形成された電気回路、前
記貫通孔に形成された絶縁層には金属板と絶縁され前記
電気回路と導通するよう絶縁層を貫通12て形成された
導電層および金属板と導通し前記電気回路と絶縁するよ
うの導電層と接して挿入固着された接続ピンとからなる
半導体素子搭載用配線板。
3、発明の詳細な説明 (発明の属する技術分野) 本発明は半導体素子搭載用配線板の改良に関する。
(従来技術とその問題点) 従来、半導体素子をプリント配線板」二に搭載するには
、セラミック製のチップキャリアもしくはセラミック製
のパッケージを介j〜で搭載する方法が一般的であった
。しかし一般的に使用されている高アルミナ質セラミッ
ク(以下セラミックとする)は誘電率が約9と高くこの
ため近年の演算速度の超高速化においては信号遅れが大
きいため好ましい材料ではなかった。一方ガラスエポキ
シ配線板は誘電率が5程度で配線の浮遊容量による信号
波形のくずれはセラミックより少ないもののセラミック
に比べ耐熱性が低い、熱伝導率が低い。
という欠点を有しており実装の高密度化には限界があっ
た。
一方シリコンチップをプリント配線板上に直接搭載する
方法も試みられているがチップキャリアを介l−九もの
が殆んどであり入出力の端子数が多いものはピングリッ
ドアレイ型パッケージとなり前述のセラミックに起因す
る欠点はさけられない。
また半導体素子が配線板の電気信号により誤動作するの
でアース回路を設けなければならない。
17か1〜上記のような配線板ではすべての回路に対1
、てそれぞれ別個にアース回路を設けなければなら々い
という欠点があった。
(発明の目的) 本発明はこれらの欠点のない半導体素子搭載用配線板を
提供することを目的とするものである。
(発明の構成) 本発明者らは上記の欠点について種々検討した結果、半
導体素子搭載用配線板の構造を下記の如く金属板の半導
体素子を搭載する部分以外の部分に貫通孔を設け、この
貫通孔および半導体素子を搭載する部分を除く金属板の
表面並びに側面に形成された絶縁層、かつ前記表面の絶
縁層上に形成された電気回路、前記貫通孔に形成された
絶縁層には金属板と絶縁され前記電気回路と導通するよ
う絶縁層を貫通1〜で形成された導電層および金属板と
導通し前記電気回路と絶縁するよう絶縁層を貫通して形
成された導電層、#それぞれの導電層と接して挿入固着
された接続ピンとからなる構造としたところ、誘電率が
5程度で、耐熱性および熱伝導率がガラスエポキシ配線
板に比べ高く、高発熱密度の素子も搭載可能であること
が確認された。また配線板の電気信号による誤動作が生
じないことも確認された。
本発明は金属板の半導体素子を搭載する部分以外の部分
に設けられた貫通孔、この貫通孔および半導体素子を搭
載する部分を除く金属板の表面並びに側面に形成された
絶縁層、かつ前記表面の絶縁層上に形成された電気回路
、前記貫通孔に形成された絶縁層には金属板と絶縁され
前記電気回路と導通するよう絶縁層を貫通1〜て形成さ
れた導電層および金属板と導通1−前記電気回路と絶縁
するよう絶縁層を貫通して形成された導電層、該それぞ
れの導電層と接して挿入固着された接続ピンとからなる
半導体素子搭載用配線板に関する。
本発明において使用される金属板は、銅、アルミニウム
など熱伝導性にすぐれたものが好まI〜いが、搭載する
半導体素子の大きさにより、熱膨張係数の不一致に起因
する不都合が発生する場合にはコバール、42合金など
半導体素子と熱膨張係数が近似する金属材料を使用する
ことが好まl〜い。
またその金属板の厚さは特に制限はないが、放熱の効果
を考慮して0.3〜2.5〜程度のものを用いることが
好ましい。絶縁材料についても特に制限はないが、一般
にプリント配線板に使用されるガラスエポキシ複合材料
を用いることが好ましい。
ガラス材料としてはガラス布、ガラス不織布、ガラスチ
ョップ、ガラス粉末々どが単独あるいは組み合わされて
エポキシ樹脂組成物と併用される。
特に貫通孔内を充てんするには、ガラス布、ガラス不織
布よりガラスチョップ又はガラス粉末々どとエポキシ樹
脂組成物とを併用した絶縁材料を使用するのが好ましい
。貫通孔以外に形成する絶縁ことか好ましく+0.1m
n以上あればさらに好ましい。
金属板と導通し電気回路と絶縁される導体層は接続ビン
を接続j−てアースをとるため配設されるもので、少な
くとも1箇所は必要であるがあ壕り数多く配設する必要
は々い。
接続ビンは信号接続ビンと1〜て用いるものであるが特
殊なものは必要とせず、従来公知のもの例えばコバール
、42合金、52合金等が用いられ。
その長さについても特に制限は々く配線板の厚さよりも
長いものを使用することが好まi−い。
また接続ビンは端子を半導体素子搭載側に位置するよう
導電層に挿入固着することが好ましい。
(実施例) 以下実施例により本発明を説明する。
実施例1 所定の位置に所定の数だけ、直径1.2mmの貫通孔(
スルーホール)Aを設けた50X50.の寸法テ、厚さ
が1.0 mmの銅板Aを、従来公知のエボノール処理
により亜酸化銅処理を1〜た。
次に厚さ0.2 mmのガラスエポキシ積層板用プリプ
レグ材料(以下プリプレグ材料とする)を2×2+I1
mの寸法に切断;7て前述の貫通孔A 、、h K置き
この後25X25mmの寸法で、厚さが5tII[lの
銅板Bを前述の亜酸化銅処理1.た銅板Aの表側の表面
の中央部に乗せ、さらに上記と同じ厚さのプリプレグ材
料を55X55mmの寸法に切断し、そしてその中央部
を25X25mmの寸法にくり抜き、そのくり抜いた部
分で前述の銅板Bをとりまくように8枚積層しく一部は
2X2mmの寸法のプリプレグ材料上に重なる)、また
上記と同じ厚さのプリプレグ材料を50X50■の寸法
に切断し、それを銅板人の裏側の表面に8枚重ねて配設
i〜、銅板Bを圧着したままでプリプレグ材料を120
℃で1時間、さらに160℃で1時間、圧力2Kg/c
d’の条件で加熱、加圧せしめ1貫通孔A内をプリプレ
グ材料で充填して絶縁層を形成すると共に銅板Bを設置
した以外の表面および側面に厚さ1.0閣の絶縁層を形
成した。その後鋼板Bを取り外し。
次いで1箇所だけ除いて銅板AK接しないように貫通孔
Aに形成した絶縁層の中央部を超硬ドリルで直径0.6
mmの貫通孔Bを新たに設けると共に1箇所だけ上記と
同じドリルを用いて金稿板Aに接するように貫通孔Aに
形成した絶縁層に貫通孔Cを設け、その後一般にアディ
ティブ法と呼ばれる銅導体回路形成法によシ貫通孔Cの
端部周辺を除いた他の部分の表面に形成した絶縁層上に
電気回路を形成し、また貫通孔Bおよび貫通孔Cに導電
層を配設して貫通孔Bのみに配設した導電層を前記電気
回路と導通させた。
次に各導電層に直径が0.58mmで一方の端部をくぎ
の顆状に加工した長さ6mmの52合金のネールヘッド
ピンを下部から挿入しそして端子を表側の表面に露出さ
せた後半田にて接続し、このうち銅板Aと導通するネー
ルへラドピッ1本をアース回路とした半導体素子搭載用
配線板を得た。
この半導体素子搭載用配線板の誘電率は、5.1でガラ
スエポキシ配線板とほぼ同一で、また半導体累子を搭載
する部分の熱伝導率は、 0.92 ca//cm・秒
・℃で半導体素子の発生する熱を裏面に放熱することが
できた。また配線板の電気信号による誤動作は見られな
かった。
実施例2 金属板として寸法が50X50■、厚さが0.5鵬で表
面をサンドブラストにて7.5±2.5μmの表面粗さ
に加工した後ニッケルメッキを2μmの厚さに施したコ
パール板を使用し、そして電気回路の形成および導電層
の配設をテンティング法と呼ばれる銅導体回路形成法で
行なった以外は実施例1と同じ方法で半導体素子搭載用
配線板を得た。
この半導体素子搭載用配線板の誘電率は5.0でガラス
エポキシ配線板と同一で、また半導体素子を搭載する部
分の熱伝導率は、 0.14 caJf/cm・秒・℃
でニッケル板の熱伝導率と近似した値を示した。また配
線板の電気信号による誤動作は見られなかった。
以上の結果から実施例1および実施例2で得られた半導
体素子搭載用配線板の熱伝導率はガラスエポキシ配線板
の6X10−’Ca↓/cm・秒・℃に比べ著しく大き
い値を示すことがわかる。
(発明の効果) 本発明になる半導体素子搭載用配線板は、金属板の半導
体素子を搭載する部分以外の部分に設けられた貫通孔、
この貫通孔および半導体素子を搭載する部分を除く金属
板の表面並びに側面に形成された絶縁層、かつ前記表面
の絶縁層上に形成された電気回路、前記貫通孔に形成さ
れた絶縁ノーには金属板と絶縁され前記電気回路と導通
するよう絶縁層を貫通して形成された導電層および金属
板と導通し前記電気回路と絶縁するよう絶縁層を貫通し
て形成され良導電層、該それぞれの導電層と接して挿入
固着された接続ピンとからなるので。
誘電率、耐熱性および熱伝導率に優れ、このため従来搭
載不可能でめった高発熱密度の素子も搭載することがで
きるなどの効果を奏し、またアース回路も簡単に設ける
ことができ配線板の電気信号による誤動作も生じない。

Claims (1)

    【特許請求の範囲】
  1. 1、金属板の半導体素子を搭載する部分以外の部分に設
    けられた貫通孔、この貫通孔および半導体素子を搭載す
    る部分を除く金属板の表面および側面に形成された絶縁
    層、かつ前記表面の絶縁層上に形成された電気回路、前
    記貫通孔に形成された絶縁層には金属板と絶縁され前記
    電気回路と導通する導電層および金属板と導通し前記電
    気回路と絶縁される導電層、該それぞれの導電層と接し
    て挿入固着された接続ピンとからなる半導体素子搭載用
    配線板。
JP13391784A 1984-06-28 1984-06-28 半導体素子搭載用配線板 Pending JPS6113687A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP13391784A JPS6113687A (ja) 1984-06-28 1984-06-28 半導体素子搭載用配線板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP13391784A JPS6113687A (ja) 1984-06-28 1984-06-28 半導体素子搭載用配線板

Publications (1)

Publication Number Publication Date
JPS6113687A true JPS6113687A (ja) 1986-01-21

Family

ID=15116105

Family Applications (1)

Application Number Title Priority Date Filing Date
JP13391784A Pending JPS6113687A (ja) 1984-06-28 1984-06-28 半導体素子搭載用配線板

Country Status (1)

Country Link
JP (1) JPS6113687A (ja)

Similar Documents

Publication Publication Date Title
JP2548602B2 (ja) 半導体実装モジュール
US4965654A (en) Semiconductor package with ground plane
US4556899A (en) Insulated type semiconductor devices
US3753056A (en) Microwave semiconductor device
JPS6253000A (ja) 半導体の実装構造
JPS6113687A (ja) 半導体素子搭載用配線板
JPS6113686A (ja) 半導体素子搭載用配線板
JPS6142989A (ja) 半導体素子搭載用配線板の製造法
JPS6140047A (ja) 半導体素子搭載用パツケ−ジ
JPS6163080A (ja) 半導体素子搭載用配線板の製造法
JPS6142988A (ja) 半導体素子搭載用配線板
JPS6129192A (ja) 半導体素子搭載用配線板
JPS6140046A (ja) 半導体素子搭載用パツケ−ジ
JP3292623B2 (ja) 配線基板及びその製造方法
JPS6129191A (ja) 半導体素子搭載用配線板
JPS6163079A (ja) 半導体素子搭載用配線板
JP2515671Y2 (ja) 半導体素子収納用パッケージ
JP3792424B2 (ja) 電子部品搭載用配線基板
JPS62193157A (ja) パワー素子パッケージ
JPS55128837A (en) Base for mounting semiconductor chip
JPS6094794A (ja) 多層配線基板
JP2592869Y2 (ja) 混成ic装置
JP3792422B2 (ja) 電子部品搭載用配線基板
JPH0817216B2 (ja) 半導体装置
JPS62229899A (ja) プラグイン型多層配線基板