JPS6129192A - 半導体素子搭載用配線板 - Google Patents
半導体素子搭載用配線板Info
- Publication number
- JPS6129192A JPS6129192A JP15010084A JP15010084A JPS6129192A JP S6129192 A JPS6129192 A JP S6129192A JP 15010084 A JP15010084 A JP 15010084A JP 15010084 A JP15010084 A JP 15010084A JP S6129192 A JPS6129192 A JP S6129192A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor element
- metal plate
- insulating layer
- hole
- layer formed
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
- Structure Of Printed Boards (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（発明の萬する技術分野）
本発明は半導体素子搭載用配線板の改良に関する。
（従来技術とその問題点）
従来、半導体素子をプリント配線板上に北載するには、
セラミック製のチップキャリアもしくはセラミック製の
パッケージを介して搭載する方法が一般的であった。し
かし一般的に使用されている高アルミナ質セラミック（
以下セラミックとする）は誘電率が約９と高くこのため
近年の演算速度の超高速化においては信号遅れが大きい
ため好マシい材料ではなかった。一方ガラヌエボキン配
線板は誘電率が５程度で配線の浮遊容景による信号波形
のくずれはセラミックより少ないもののセラミックに比
べ耐熱性が低い、熱伝導率が低い。
セラミック製のチップキャリアもしくはセラミック製の
パッケージを介して搭載する方法が一般的であった。し
かし一般的に使用されている高アルミナ質セラミック（
以下セラミックとする）は誘電率が約９と高くこのため
近年の演算速度の超高速化においては信号遅れが大きい
ため好マシい材料ではなかった。一方ガラヌエボキン配
線板は誘電率が５程度で配線の浮遊容景による信号波形
のくずれはセラミックより少ないもののセラミックに比
べ耐熱性が低い、熱伝導率が低い。
という欠点を有しておシ実装の高密度化には限界があっ
た。
た。
一方シリコンチップをプリント配線板上に直接搭載する
方法も試みられているがチップキャリアを介したものが
殆んどであシ入出力の端子数が多いものはピングリッド
アレイ型パッケージとなシ前述のセラミックに起因する
欠点はさけられない。
方法も試みられているがチップキャリアを介したものが
殆んどであシ入出力の端子数が多いものはピングリッド
アレイ型パッケージとなシ前述のセラミックに起因する
欠点はさけられない。
また半導体素子が配線板の電気信号によシ誤動作するの
でアース回路を設けなければならない。
でアース回路を設けなければならない。
しかし上記のような配線板ではすべての回路に対してそ
れぞれ別個にアース回路を設けなければならないという
欠点があった。
れぞれ別個にアース回路を設けなければならないという
欠点があった。
さらに上記のような配線板では十分な放熱効果が得られ
ないという欠点があった。
ないという欠点があった。
（発明の目的）
本発明はこれらの欠点のない半導体素子搭載用配線板を
提供することを目的とするものである。
提供することを目的とするものである。
（発明の構成）
本発明者らは上記の欠点について種々検討した結果、半
導体素子搭載用配線板の構造を下記の如く金属板の半導
体素子を搭載する部分以外の部分に貫通孔を設け、この
貫通孔と半導体素、子を搭載する部分を除く金属板の表
面および半導体素子を搭載する部分と相対する部分を除
く金属板の表面並びに側面に形成された絶縁層、かつ前
記表面の絶縁層上に形成された電気回路、前記貫通孔に
形成された絶縁層には金属板と絶縁され前記電気回路と
導通ずるよう絶縁層を貫通して形成された導電層および
金属板と導通 −するよう絶縁層を 貫通して形成された導電層、該それぞれの導電層と接し
て挿入固着された接続ピン、半導体素子を搭載する部分
と相対する部分に取り付けられた放熱用スタット責以下
スタッドという）とからなる構造としたところ、誘電率
が５程度で、耐熱性および熱伝導率がガラスエポキシ配
線板に比べ高く。
導体素子搭載用配線板の構造を下記の如く金属板の半導
体素子を搭載する部分以外の部分に貫通孔を設け、この
貫通孔と半導体素、子を搭載する部分を除く金属板の表
面および半導体素子を搭載する部分と相対する部分を除
く金属板の表面並びに側面に形成された絶縁層、かつ前
記表面の絶縁層上に形成された電気回路、前記貫通孔に
形成された絶縁層には金属板と絶縁され前記電気回路と
導通ずるよう絶縁層を貫通して形成された導電層および
金属板と導通 −するよう絶縁層を 貫通して形成された導電層、該それぞれの導電層と接し
て挿入固着された接続ピン、半導体素子を搭載する部分
と相対する部分に取り付けられた放熱用スタット責以下
スタッドという）とからなる構造としたところ、誘電率
が５程度で、耐熱性および熱伝導率がガラスエポキシ配
線板に比べ高く。
高発熱密度の素子も搭載可能であることが確認された。
また配線板の電気信号による誤動作が生じないことも確
認されると共に放熱性においても著しく向上させること
ができることを確認し′ｆｃ。
認されると共に放熱性においても著しく向上させること
ができることを確認し′ｆｃ。
本発明は金属板の半導体素子を搭載する部分以外の部分
に設けられた貫通孔、この貫通孔と半導体素子を搭載す
る部分を除く金属板の表面および半導体素子を搭載する
部分と相対する部分を除く金属板の表面並びに側面に形
成された絶縁層、かつ前記表面の絶縁層上に形成された
電気回路、前記貫通孔に形成された絶縁層には金属板と
絶縁され前記電気回路と導通するよう絶縁層を貫通して
形成された導電層および金叫板と導通存靜註饗無せ路キ
粘標するよう絶縁層を貫通して形成された導電層、該そ
れぞれの導電層と接して挿入固着された接続ピン、半導
体素子を搭載する部分と相対する部分に取り付けられた
スタッドとからなる半導体素子搭載用配線板に関する。
に設けられた貫通孔、この貫通孔と半導体素子を搭載す
る部分を除く金属板の表面および半導体素子を搭載する
部分と相対する部分を除く金属板の表面並びに側面に形
成された絶縁層、かつ前記表面の絶縁層上に形成された
電気回路、前記貫通孔に形成された絶縁層には金属板と
絶縁され前記電気回路と導通するよう絶縁層を貫通して
形成された導電層および金叫板と導通存靜註饗無せ路キ
粘標するよう絶縁層を貫通して形成された導電層、該そ
れぞれの導電層と接して挿入固着された接続ピン、半導
体素子を搭載する部分と相対する部分に取り付けられた
スタッドとからなる半導体素子搭載用配線板に関する。
本発明において使用される金属板は、銅、アルミニウム
など熱伝導性にすぐれたものが好ましいが、搭載する半
導体素子の大きさによシ、熱膨張係数の不一致に起因す
る不都合が発生する場合にはコバール、４２合金など半
導体素子と熱膨張係数が近似する金属材料を使用するこ
とが好ましい。
など熱伝導性にすぐれたものが好ましいが、搭載する半
導体素子の大きさによシ、熱膨張係数の不一致に起因す
る不都合が発生する場合にはコバール、４２合金など半
導体素子と熱膨張係数が近似する金属材料を使用するこ
とが好ましい。
またその金属板の厚さは特に制限はないが、放熱の効果
を考慮して０．３〜２．５ ｍｍ程度のものを用いるこ
とが好ましい。絶縁材料についても特に制限はないが、
一般にプリント配線板に使用されるガラスエポキシ複合
材料を用いることが好ましい。
を考慮して０．３〜２．５ ｍｍ程度のものを用いるこ
とが好ましい。絶縁材料についても特に制限はないが、
一般にプリント配線板に使用されるガラスエポキシ複合
材料を用いることが好ましい。
ガラス材料としてはガラス布、ガラス不織布、ガラスチ
ョップ、ガラス粉末などが単独あるいは組み合わされて
エポキシ樹脂組成物と併用される。
ョップ、ガラス粉末などが単独あるいは組み合わされて
エポキシ樹脂組成物と併用される。
特に貫通孔内を充てんするには、ガラス布、ガラス不織
布よシガラスチョップ又はガラス粉末などとエポキシ樹
脂組成物とを併用した絶縁材料を使用するのが好ましい
。貫通孔以外に形成する絶縁る高径同士のクリアランス
は約０．０５ｍｍ以上あることが好ましく、０．１＋＋
ｎｎ以上あればさらに好捷しい。
布よシガラスチョップ又はガラス粉末などとエポキシ樹
脂組成物とを併用した絶縁材料を使用するのが好ましい
。貫通孔以外に形成する絶縁る高径同士のクリアランス
は約０．０５ｍｍ以上あることが好ましく、０．１＋＋
ｎｎ以上あればさらに好捷しい。
金属板と導通し電気回路と絶縁される導体層は接続ピン
を接続してアースをとるため配設されるるか特殊なもの
は必要とせず、従来公知のもの例えばコバール、４２合
金、５２合金等が用いられ。
を接続してアースをとるため配設されるるか特殊なもの
は必要とせず、従来公知のもの例えばコバール、４２合
金、５２合金等が用いられ。
その長さについても特に制限はなく配線板の厚さよシも
長いものを使用することが好ましい。また接続ピンは端
子を半導体素子搭載側に位置するよう導電層に挿入固着
することが好ましい。
長いものを使用することが好ましい。また接続ピンは端
子を半導体素子搭載側に位置するよう導電層に挿入固着
することが好ましい。
スタッドは放熱性の効率をはかるために用いられるもの
で、その形状、材質等は特に制限せず。
で、その形状、材質等は特に制限せず。
また金属板との接合方法も金属板の平担度を変えない方
法であれば何ら制限せず１例えばろう材などによシ接合
される。
法であれば何ら制限せず１例えばろう材などによシ接合
される。
（実施例）
以下実施例によυ本発明を説明する。
実施例１
所定の位置に所定の数だけ、直径１．２ ｍｍの貫通孔
（スルーホール）Ａを設けた５０Ｘ５０ｍｍの寸法で、
厚さが１．０ｍの銅板Ａを、従来公知のエボノール処理
によシ亜酸化銅処理をした。
（スルーホール）Ａを設けた５０Ｘ５０ｍｍの寸法で、
厚さが１．０ｍの銅板Ａを、従来公知のエボノール処理
によシ亜酸化銅処理をした。
次に厚さ０．２ｍｍのガラスエポキシ積層板用プリプレ
グ材料（以下プリプレグ材料とする）を２×２ｕ＋ｍの
寸法に切断して前述の貫通孔Ａ上に置き。
グ材料（以下プリプレグ材料とする）を２×２ｕ＋ｍの
寸法に切断して前述の貫通孔Ａ上に置き。
この後２５Ｘ２５Ｍの寸法で、厚さが５ｍの銅板Ｂを前
述の亜酸化銅処理した銅板Ａの表側と裏側の表面の中央
部にそれぞれ設置し、さらに上記と同じ厚さのプリプレ
グ材料を５５Ｘ５５ｍｍの寸法法に〈シ抜き、そのくシ
抜いた部分で前述の銅板Ｂをとり埼くように銅板Ａの表
側と裏側との表面に８枚ずつ重ねて配設しく表側の一部
は２×２論の寸法のプリプレグ材料上に重なる）、銅板
Ｂを圧着した捷までプリプレグ材料を１２０℃で１時間
、さらに１６０℃で１時間、圧力２ｋｇ／ａｍ２０条件
で加熱、加圧せしめ１貫通孔Ａ内をプリプレグ材料で充
填して絶縁層を形成すると共に銅板Ｂを設置した以外の
表面および側面に厚さ１． ＯｒＨｍの絶縁層を形成し
た。その後鋼板Ｂを取ル外し１次いで１箇所だけ除いて
銅板Ａに接しないように貫通孔Ａに形成した絶縁層の中
央部を超硬ドリルで直径０．６ ｍｍの貫通孔Ｂを新た
に設けると共に１箇所だけ上記と同じドリルを用いて金
属板Ａに接するように貫通孔Ａに形成した絶縁層に貫通
孔Ｃを設け、その後一般にアディティブ法と呼ばれる銅
導体回路形成法によシ貫通孔Ｃの端部周辺を除いた他の
部分の表面に形成した絶縁層上に電気回路を形成し、ま
た貫通孔Ｂおよび貫通孔９に導電層を配設して貫通孔Ｂ
のみに配設した導電層を前記電気回路と導通させた。
述の亜酸化銅処理した銅板Ａの表側と裏側の表面の中央
部にそれぞれ設置し、さらに上記と同じ厚さのプリプレ
グ材料を５５Ｘ５５ｍｍの寸法法に〈シ抜き、そのくシ
抜いた部分で前述の銅板Ｂをとり埼くように銅板Ａの表
側と裏側との表面に８枚ずつ重ねて配設しく表側の一部
は２×２論の寸法のプリプレグ材料上に重なる）、銅板
Ｂを圧着した捷までプリプレグ材料を１２０℃で１時間
、さらに１６０℃で１時間、圧力２ｋｇ／ａｍ２０条件
で加熱、加圧せしめ１貫通孔Ａ内をプリプレグ材料で充
填して絶縁層を形成すると共に銅板Ｂを設置した以外の
表面および側面に厚さ１． ＯｒＨｍの絶縁層を形成し
た。その後鋼板Ｂを取ル外し１次いで１箇所だけ除いて
銅板Ａに接しないように貫通孔Ａに形成した絶縁層の中
央部を超硬ドリルで直径０．６ ｍｍの貫通孔Ｂを新た
に設けると共に１箇所だけ上記と同じドリルを用いて金
属板Ａに接するように貫通孔Ａに形成した絶縁層に貫通
孔Ｃを設け、その後一般にアディティブ法と呼ばれる銅
導体回路形成法によシ貫通孔Ｃの端部周辺を除いた他の
部分の表面に形成した絶縁層上に電気回路を形成し、ま
た貫通孔Ｂおよび貫通孔９に導電層を配設して貫通孔Ｂ
のみに配設した導電層を前記電気回路と導通させた。
次に各導電層に直径が０．５．８ｍｍで一方の端部をく
ぎの顆状に加工した長さ６ｍｍの５２合金のネールへラ
ドピンを下部から挿入しそして端子を表側の表面に露出
させた後半田にて接続し、このうち銅板Ａと導通するネ
ールヘッドピン１本をアース回路とし、さらに銅板Ａを
銅板Ｂで覆った部分。
ぎの顆状に加工した長さ６ｍｍの５２合金のネールへラ
ドピンを下部から挿入しそして端子を表側の表面に露出
させた後半田にて接続し、このうち銅板Ａと導通するネ
ールヘッドピン１本をアース回路とし、さらに銅板Ａを
銅板Ｂで覆った部分。
ラドを８ｎ ：Ｐｂ＝６０ ：４０の半田を用いて取り
付けて半導体素子搭載用配線板を得た。
付けて半導体素子搭載用配線板を得た。
この半導体素子搭載用配線板の誘電率は、５．１でガラ
スエポキシ配線板とほぼ同一で、また半導体素子を搭載
する部分の熱伝導率は、スタッドを取り付ける前は０．
９２ ｃａｌ ／ ｃｍ・秒・℃で半導体素子の発生す
る熱を裏面に放熱することができた。
スエポキシ配線板とほぼ同一で、また半導体素子を搭載
する部分の熱伝導率は、スタッドを取り付ける前は０．
９２ ｃａｌ ／ ｃｍ・秒・℃で半導体素子の発生す
る熱を裏面に放熱することができた。
−＆４１姑館小暑Ｈ層奥ｗｐｚ饋日蝕に針目ｒ−ｈも砧
、つた。
、つた。
さらに実際にトランジスタチップ（半導体素子）を半導
体素子搭載部に取ｐ付けた後、トランジスタチップの発
熱量を一定にした条件中でトランジスタチップの温度上
昇の比軟試験を行なったところ、スタッドを取り付ける
前は７０℃上昇したが。
体素子搭載部に取ｐ付けた後、トランジスタチップの発
熱量を一定にした条件中でトランジスタチップの温度上
昇の比軟試験を行なったところ、スタッドを取り付ける
前は７０℃上昇したが。
スタッドを取υ付けたところ約３０℃に抑制することが
できた。
できた。
実施例２
金属板として寸法が５０Ｘ５０＋ｎ＋＋＋、厚さが０．
５ｍｍで表面をサンドブラストにて７．５±２．５μｍ
の表面粗さに加工した後ニッケルメッキを２μｍの厚さ
に施したコバール板を使用し、そして電気回ットを用い
た以外は実施例１と同じ方法で半導体素子搭載用配線板
を得た。
５ｍｍで表面をサンドブラストにて７．５±２．５μｍ
の表面粗さに加工した後ニッケルメッキを２μｍの厚さ
に施したコバール板を使用し、そして電気回ットを用い
た以外は実施例１と同じ方法で半導体素子搭載用配線板
を得た。
この半導体素子搭載用配線板の誘電率は５．０でガラス
エポキシ配線板と同一で、また半導体素子を搭載する部
分の熱伝導率は、スタッドを取り付ける前で０． ｉ
４ ｃａｌ ／ ｃｖｎ・秒・℃でニッケル板の熱伝導
率と近似した値を示した。また配線板の電気信号による
誤動作は見られなかった。
エポキシ配線板と同一で、また半導体素子を搭載する部
分の熱伝導率は、スタッドを取り付ける前で０． ｉ
４ ｃａｌ ／ ｃｖｎ・秒・℃でニッケル板の熱伝導
率と近似した値を示した。また配線板の電気信号による
誤動作は見られなかった。
さらに実施例１と同様の方法で温度上昇の比較試験を行
なったところ、スタッドを取り付ける前は８０℃上昇し
たが、スタッドを取り付けたところ約３５℃に抑制する
ことができた。
なったところ、スタッドを取り付ける前は８０℃上昇し
たが、スタッドを取り付けたところ約３５℃に抑制する
ことができた。
以上の結果から実施例１および実施例２で得られた半導
体素子搭載用配線板の熱伝導率はガラスエポキシ配線板
の６ Ｘ ｔ Ｏ−’ ｃａｔ ／ ｃｍ・秒・℃に比
べ著しく大きい値を示すことがわかる。
体素子搭載用配線板の熱伝導率はガラスエポキシ配線板
の６ Ｘ ｔ Ｏ−’ ｃａｔ ／ ｃｍ・秒・℃に比
べ著しく大きい値を示すことがわかる。
（発明の効果） ５
本発明になる半導体素子搭載用配線板は、金属板の半導
体素子を搭載する部分以外の部分に設けられた貫通孔、
この貫通孔と半導体素子を搭載する部分を除く金属板の
表面および半導体素子を搭載する部分と相対する部分を
除く金属板の表面並びに側面に形成された絶縁層、かつ
前記表面の絶縁層上に形成された電気回路、前記貫通孔
に形成された絶縁層には金属板と絶縁され前記電気回路
と導通するよう絶縁層を貫通して形成された導電層およ
び金属板と導通 ＝ ′ するよう絶縁層を
貫通して形成された導電層、該それぞれの導電層と接し
て挿入固着された接続ピン。
体素子を搭載する部分以外の部分に設けられた貫通孔、
この貫通孔と半導体素子を搭載する部分を除く金属板の
表面および半導体素子を搭載する部分と相対する部分を
除く金属板の表面並びに側面に形成された絶縁層、かつ
前記表面の絶縁層上に形成された電気回路、前記貫通孔
に形成された絶縁層には金属板と絶縁され前記電気回路
と導通するよう絶縁層を貫通して形成された導電層およ
び金属板と導通 ＝ ′ するよう絶縁層を
貫通して形成された導電層、該それぞれの導電層と接し
て挿入固着された接続ピン。
半導体素子を搭載する部分と相対する部分に取り付けら
れたスタッドとからなるので、誘電率、耐熱性および熱
伝導率に優れ、このため従来搭載不可能であった高発熱
密度の素子も搭載することができるなどの効果を奏し、
またアース回路も簡単に設けることができ配線板の電気
信号による誤動作も生じない。さらに半導体素子の温度
上昇を従来の１７２以下に抑制、詳しくは放熱性を著し
く向上させることができる。
れたスタッドとからなるので、誘電率、耐熱性および熱
伝導率に優れ、このため従来搭載不可能であった高発熱
密度の素子も搭載することができるなどの効果を奏し、
またアース回路も簡単に設けることができ配線板の電気
信号による誤動作も生じない。さらに半導体素子の温度
上昇を従来の１７２以下に抑制、詳しくは放熱性を著し
く向上させることができる。
手続補正書（自発）
昭和５９年９ 月 ３ 日
Claims (1)
- 【特許請求の範囲】 １、金属板の半導体素子を搭載する部分以外の部分に設
けられた貫通孔、この貫通孔と半導体素子を搭載する部
分を除く金属板の表面および半導体素子を搭載する部分
と相対する部分（裏側の部分）を除く金属板の表面並び
に側面に形成された絶縁層、かつ前記表面の絶縁層上に
形成された電気回路、前記貫通孔に形成された絶縁層に
は金属板と絶縁され前記電気回路と導通するよう絶縁層
を貫通して形成された導電層および金属板と導通するよ
う絶縁層を貫通して 形成された導電層、該それぞれの導電層と接して挿入固
着された接続ピン、半導体素子を搭載する部分と相対す
る部分に取り付けられた放熱用スタッドとからなる半導
体素子搭載用配線板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15010084A JPS6129192A (ja) | 1984-07-19 | 1984-07-19 | 半導体素子搭載用配線板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15010084A JPS6129192A (ja) | 1984-07-19 | 1984-07-19 | 半導体素子搭載用配線板 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6129192A true JPS6129192A (ja) | 1986-02-10 |
Family
ID=15489504
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP15010084A Pending JPS6129192A (ja) | 1984-07-19 | 1984-07-19 | 半導体素子搭載用配線板 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6129192A (ja) |
-
1984
- 1984-07-19 JP JP15010084A patent/JPS6129192A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4965654A (en) | Semiconductor package with ground plane | |
| JPH0258358A (ja) | 電子部品搭載用基板 | |
| US5406120A (en) | Hermetically sealed semiconductor ceramic package | |
| US4731700A (en) | Semiconductor connection and crossover apparatus | |
| US7564128B2 (en) | Fully testable surface mount die package configured for two-sided cooling | |
| JPH10173095A (ja) | プラスチックピングリッドアレイパッケージ | |
| JPS6129192A (ja) | 半導体素子搭載用配線板 | |
| JPH0320067A (ja) | セラミック放熱フィン付半導体装置 | |
| JP2000183488A (ja) | ハイブリッドモジュール | |
| JP2847949B2 (ja) | 半導体装置 | |
| JP3862632B2 (ja) | 金属ベース多層回路基板とそれを用いた混成集積回路 | |
| JP2809316B2 (ja) | 電子部品搭載用基板 | |
| JPS6129191A (ja) | 半導体素子搭載用配線板 | |
| JPH04186869A (ja) | 金属板ベース回路基板 | |
| JPS60250655A (ja) | 集積回路パツケ−ジ | |
| JPS6163080A (ja) | 半導体素子搭載用配線板の製造法 | |
| JPS6140047A (ja) | 半導体素子搭載用パツケ−ジ | |
| JPS6113686A (ja) | 半導体素子搭載用配線板 | |
| JP2626785B2 (ja) | 電子部品搭載用基板 | |
| JPS6163079A (ja) | 半導体素子搭載用配線板 | |
| JPH0536853A (ja) | 混成集積回路装置 | |
| JP2771567B2 (ja) | 混成集積回路 | |
| JPS6113687A (ja) | 半導体素子搭載用配線板 | |
| JPS62193157A (ja) | パワー素子パッケージ | |
| JPS6140046A (ja) | 半導体素子搭載用パツケ−ジ |