JPS6139576A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JPS6139576A
JPS6139576A JP15868384A JP15868384A JPS6139576A JP S6139576 A JPS6139576 A JP S6139576A JP 15868384 A JP15868384 A JP 15868384A JP 15868384 A JP15868384 A JP 15868384A JP S6139576 A JPS6139576 A JP S6139576A
Authority
JP
Japan
Prior art keywords
layer
type
base
type gaas
algaas
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP15868384A
Other languages
English (en)
Inventor
Shunichi Muto
俊一 武藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP15868384A priority Critical patent/JPS6139576A/ja
Publication of JPS6139576A publication Critical patent/JPS6139576A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/7606Transistor-like structures, e.g. hot electron transistor [HET]; metal base transistor [MBT]

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、ホット・エレクトロン・トランジスタの範晴
に属する高速バイポーラ半導体装置の改良に関する。
〔従来の技術〕
ホット・エレクトロン・トランジスタの原理はミード(
C,A、Mead  JAP’  32 646 19
61)が提案した金属膜と酸化膜を積層した構造のもの
に依って古くから知られているが半導体装置としては実
用にはならなかった。
近年、前記金属膜を例えばn型Ga″As層に、また、
前記酸化膜を例えばAj2GaAs層にそれぞれ変えた
ホット・エレクトロン・トランジスタの開発が盛んであ
る。
そのようなトランジスタに於いてベース層となるのは勿
論n型GaAs1iであり、その厚さを例えば1000
 (人〕とし、また、不純物濃度を2X I Q”  
(cm−”)程度にした場合、そのシー′ト抵抗R5は
125〔Ω/口〕程度となる。
通常、この種のトランジスタに於けるベース層を薄<シ
て高速化することが試みられているが、例えば100 
〔人〕程度にするシート抵抗R5は1  (KΩ/口〕
程度にもなってしまう。
そこで、ベース層に2次元電子ガス(以下、20EGと
する)層を用いる考えがハイプラム(Heiblum)
に依って発表された(例えば、5o1id  5tat
e  Electronics24 343−366 
1981  参照)実際、2DEC層を利用すればベー
ス層の厚さを100〔人〕にしても、シート抵抗R3は
77〔K〕の温度で100 〔Ω/口〕程度に抑えるこ
とができる。
〔発明が解決しようとする問題点〕
前記ハイプラムが発表した半導体装置では、ベース層に
オーミック・コンタクトするベース電極を必要とするが
、開示された半導体装置では、ベース層が厚さ100 
〔人〕であるノン・ドープのGaAs層で構成されてい
る為、そこにオーミック電極を形成することは不可能で
あり、事実、ハイプラムの論文には、ベース電極の形成
方法について全く触れるところがない。
本発明は、ベース層に生成される2DEG層を利用して
高速化する半導体装置を実現させる為、該ベース層にノ
ン・アロイでオーミック・コンタクト電極を形成できる
ようにする。
〔問題点を解決するための手段〕
本発明の半導体装置では、コレクタ側ポテンシャル・バ
リヤ層とエミッタ側ポテンシャル・バリヤ層との間に挟
まれるベース層を2DECJiが生成されるノン・ドー
プ層及びその上に積層された不純物含有層の2層で構成
し、その不純物含有層の一部を露出させ、その上に同導
電型の高濃度不純物含有層を形成してからノン・アロイ
でベース電極を形成した構成を採っている。
〔作用〕
前記構成に依ると、ZDEG層及びベース・コレクタ接
合の特性を損なうことなくベース層に対してオーミック
・コンタクトのベース電極を形成することができる。
〔実施例〕
第1図は本発明一実施例の要部切断側面図を表している
図に於いて、1はn+型GaAs基板、2はn型GaA
sコレクタ層、3はノン・ドープAj!GaAs層、4
はn型、6j!GaAs層、5はノン・ドープAIGa
AsN、6はノン・ドープGaAs層、7はn型GaA
s層、8はグレーデッドAβGa、Asエミッタ側ボテ
ンシ、ヤル・バリヤ層、9はn+型GaA、sエミッタ
層、10はn++型GaAsコンタクト層、11はコレ
クタ電極、12はエミッタ電極、13はベース電極、1
4はZDEG層をそれぞれ示している。
ここで、前記各部分の諸データを挙げると、(al  
n型GaAsコレクタ層2 厚さ:5000  (人〕 (bl  ノン・ドープAlGaAs層5厚さ:500
[人〕 X値:0.4 (cl  n型AlGaAs層4 厚さ:100(人〕 X値:0.4 (d)  ノン・ドープAlGaAs層5厚さ:100
(人〕 X値:0.4 (e)  ノン・ドープGaAs層6 厚さ;200  (人〕 ([1n型GaAs層7 厚さ200 〔人〕 不純物:シリコン(Si) 不純物濃度: 2 X 10 l8(cIl−’)(a
 グレーデッドAAGaAsエミッタ側ポテンシャル・
バリヤN8 厚さ:500  (人〕 X値:0から0.4まで変化 (hl  n+型GaAsエミフタ層9厚さ:2000
  C人〕 (1)  n”+型GaAsコンタクト、+mi。
厚さ:1000  (人〕 不純゛物:錫(S n) 不純物濃度: 〜6 X 10I!1(C111−3〕
01  ベース電極13 材料:金(Au)  ・ゲルマ゛ニウム(Ge)/Au
となっている。
前記構成に於いて、ノン・ドープA/GaAs層3、n
型A It G a A s Jii 4、ノン・ドー
プAIG a A s M 5は全体でコレクタ側ポテ
ンシャル・バリヤ層を構成し、また、ノン・ドープGa
As層6及びn型GaAs層7は全体でベース層を構成
している。尚、2DEG層14はコレクタ側ポテンシャ
ル・バリヤ層の一部をなしているn型AlGaAs層4
から供給される電子で生成される。
本実施例に於けるn型GaAsコレクタ層2、ノン・ド
ープAlGaAs層3、n型AfGaAS層4、ノン・
ドープAlGaAs層5、ノン・ドープGaAs層6、
n型GaAs層7、グレーデッドAj!GaAsエミッ
タ側ポテンシャル・バリヤ層8、n+型GaAsエミッ
タ層9からなる多層へテロ構造は分子線エピタキシャル
成長(molecular  beam  epita
xy:MBE)法を適用することに依り容易に形成する
ことができる。
本発明で最も特徴的である構成は、ベース層がノン・ド
ープGaAs層6及びn型GaAs層7の2層で構成さ
れ、また、このベース層にオーミックのベース電極13
を形成したことである。
このベース電極13を形成するには、n+型エミッタ層
9及びグレーデッドAJGaAsエミッタ側ポテンシャ
ル・バリヤ層8の選択的エツチングを行ってn型GaA
s層7の一部を露出させ、その露出させた面上にMBE
法でn++型GaAsコンタクト層10を再成長させて
から蒸着法にてAu−Ge/Au膜を形成してパターニ
ングすれば良い。尚、この場合、合金化の熱処理は行わ
ないから、合金化層に依るコレクタ側ポテンシャル・バ
リヤ層の損傷は発生しない。
第2図は第1図に付いて説明した半導体装置にバイアス
電圧が印加されていない状態に於けるエネルギ・バンド
・ダイヤグラムを、また、第3図はバイアス電圧を印加
した状態に於けるエネルギ・バンド・ダイヤグラムをそ
れぞれ表し、第1図に関して説明した部分と同部分は同
記号で指示しである。
図に於いて、Eyはフェルミ・レベル、eはグレーデッ
ドAlGaAsエミッタ側ポテンシャル・バリヤN8を
トンネリングした電子をそれぞれ示している。
この半導体装置の動作は、前記ミードの提案に係わる金
属ベース・トランジスタ(ホット・エレクトロン・トラ
ンジスタ)と原理的に同じであって、低温(77(K)
)雰囲気中でエミッタ電極12とベース電極13間に第
3図に見られるようにバイアス電圧を印加すると、n+
型GaAsエミッタ層9からベース層7,6に対してホ
ットな電子が注入される。このときの注入電子の速度は
略108 (cm/秒〕であって著しく速く、また、散
乱されることなくコレクタ側ポテンシャル・ツマリヤ層
5.4を越える。コレクタ側ポテンシャル・バリヤ層5
.4には、ベース層7.6及びn型GaAsコレクタ層
3間に印加されてしするノくイアスミ圧の影響で強電場
(〜100 (K■/cffl〕)中におかれている為
、電子は加速されてn型GaAsコレクタ層3に到達し
てエミッタ・コレクタ電流を形成する。 ゛ コレクタ側ポテンシャル・バリヤ層5,4.3は、バイ
アス電圧印加状態に於いて、ベース層7゜6の電子がn
型GaAsコレクタN2へ流入してリーク電流となるこ
とを抑止する為に必要である。
さて、この半導体装置に於ける電子のベース走行時間を
τ8とすると、 al l、:ベース層厚=400  C人〕 = 4 X 10−0−6(C ■、8:ホット・エレクトロンの速度 −〜101011C〕 また、ベース層、即ち、ZDEG層14層重4移動度μ
−〜105 〔CII+2/■・S〕、不純物濃度ns
 =〜6 X 10” (am−3) )のシート抵抗
率Rs=〜100〔Ω/口〕であり、従って、前記ベー
ス走行時間が短いことと相俟って例えばAI!G a 
A s / G a A s系へテロ接合バイポーラ・
トランジスタのような従来の高速トランジスタに比較し
ても10倍も高速動作が可能である。
〔発明の効果〕
本発明の半導体装置では、コレクタ側ポテンシャル・バ
リヤ層とエミッタ側ポテンシャル・バリヤ層との間に挟
まれるベース層を2DEC層が生成されるノン・ドープ
層及びその上に積層された不純物含有層の2層で構成し
、その不純物含有層の一部を露出させ、その上に同導電
型の高濃度不純物含有層を形成してからノン・アロイで
オーミック・コンタクトのベース電極を形成している。
このような構成を採ることに依り、従来、理論が先行し
、実際には製造不能であったベース層に2DEC層を利
用した高速半導体装置を容易に実現することができる。
【図面の簡単な説明】
第1図は本発明一実施例の要部切断側面図、第2図は第
1図に見られる実施例が非動作状態にある場合のエネル
ギ・バンド・ダイヤグラム、第3図は第1図に見られる
実施例が動作状態にある場合のエネルギ・バンド・ダイ
ヤグラムをそれぞれ表している。 図に於いて、1はn+型GaAs基板、2はn型GaA
sコレクタ層、3はノン・ドープAlGaAs層、4は
n型Aj!GaAs層、5はノン・ドープAllGaA
s層、6はノン・ドープGaAs層、7はn型G a 
A s N% 8はグレーデッドANGaAsエミッタ
側ポテンシャル・バリヤ層、9はn+型GaAsエミッ
タ層、10はn++型GaAsコンタクト層、11はコ
レクタ電極、12はエミッタ電極、13はベース電極、
14は2DEG層をそれぞれ示している。 特許出願人   富士通株式会社 代理人弁理士  相 谷 昭 司 代理人弁理士  渡 邊 弘 − 第1図

Claims (1)

    【特許請求の範囲】
  1.  コレクタ側ポテンシャル・バリヤ層とエミッタ側ポテ
    ンシャル・バリヤ層との間に介在する2次元電子ガス層
    が生成されるノン・ドープ層及び不純物含有層からなる
    ベース層と、選択的に露出された前記不純物含有層上に
    形成された同導電型の高濃度不純物含有層と、該高濃度
    不純物含有層上に形成されたベース電極とを備えてなる
    ことを特徴とする半導体装置。
JP15868384A 1984-07-31 1984-07-31 半導体装置 Pending JPS6139576A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP15868384A JPS6139576A (ja) 1984-07-31 1984-07-31 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP15868384A JPS6139576A (ja) 1984-07-31 1984-07-31 半導体装置

Publications (1)

Publication Number Publication Date
JPS6139576A true JPS6139576A (ja) 1986-02-25

Family

ID=15677074

Family Applications (1)

Application Number Title Priority Date Filing Date
JP15868384A Pending JPS6139576A (ja) 1984-07-31 1984-07-31 半導体装置

Country Status (1)

Country Link
JP (1) JPS6139576A (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0148031A2 (en) * 1983-12-28 1985-07-10 Hitachi, Ltd. Semiconductor device
JPS62229878A (ja) * 1986-03-04 1987-10-08 Fujitsu Ltd 高速半導体装置
JPS63236358A (ja) * 1987-03-25 1988-10-03 Hitachi Ltd 半導体装置
US4929997A (en) * 1986-12-22 1990-05-29 Nec Corporation Heterojunction bipolar transistor with ballistic operation
US5172194A (en) * 1987-09-16 1992-12-15 National Science Council Structures of modulation doped base hot electron transistors

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0148031A2 (en) * 1983-12-28 1985-07-10 Hitachi, Ltd. Semiconductor device
JPS62229878A (ja) * 1986-03-04 1987-10-08 Fujitsu Ltd 高速半導体装置
US4929997A (en) * 1986-12-22 1990-05-29 Nec Corporation Heterojunction bipolar transistor with ballistic operation
JPS63236358A (ja) * 1987-03-25 1988-10-03 Hitachi Ltd 半導体装置
US5172194A (en) * 1987-09-16 1992-12-15 National Science Council Structures of modulation doped base hot electron transistors

Similar Documents

Publication Publication Date Title
JP2773487B2 (ja) トンネルトランジスタ
JPH0421336B2 (ja)
JPH0224025B2 (ja)
JPS6139576A (ja) 半導体装置
JPS6010775A (ja) ヘテロ接合バイポ−ラ半導体装置
JPS61156773A (ja) ヘテロ接合半導体デバイス
JP3707766B2 (ja) 電界効果型半導体装置
JPS63202075A (ja) 半導体デバイス
JPH0666318B2 (ja) ヘテロ接合バイポ−ラ半導体装置
JP2615714B2 (ja) ヘテロ接合電界効果トランジスタ
JPS63161677A (ja) 電界効果トランジスタ
JPH0337737B2 (ja)
JPS62298181A (ja) 半導体装置
JPH05175494A (ja) トンネルトランジスタ
JPH07263708A (ja) トンネルトランジスタ
JPS6236862A (ja) 半導体装置
JP2695832B2 (ja) ヘテロ接合型電界効果トランジスタ
JPS62291181A (ja) 電界効果型半導体装置
JPS61154071A (ja) 高速半導体装置
JP2777898B2 (ja) 化合物半導体装置
JP2664174B2 (ja) 電界効果トランジスタ
JP2765843B2 (ja) 半導体装置
JPH01120871A (ja) 半導体装置
JPH0346973B2 (ja)
JP3338914B2 (ja) 半導体装置及び半導体装置の製造方法