JPS6139424B2

JPS6139424B2 -

Info

Publication number: JPS6139424B2
Application number: JP11960379A
Authority: JP
Inventors: Yoshitaka Fujita
Original assignee: Tsudakoma Industrial Co Ltd
Current assignee: Tsudakoma Corp
Priority date: 1979-09-17
Filing date: 1979-09-17
Publication date: 1986-09-03
Also published as: JPS5643453A

Description

【発明の詳細な説明】

この発明は織機の停止装置に関するものであ
る。一般に織機は所定の位置にフイーラーを具え、
このフイーラーによつて緯入れの成否を検知し、
緯入れが正常であれば上記フイーラーが緯入れ正
常と判定し、織機は運転を続行する。そして緯入
れが不良即ちミスピツクであれば上記フイーラー
が緯入不良と判定し、その結果形成される信号に
よつて制御回路が作用して織機は運転を停止す
る。ところで従来の織機の停止装置にあつては、単
発的に発生するミスピツクであつても、このミス
ピツクを検知して織機の運転を直ちに停止させて
いた。この様な単発的なミスピツクの発生毎に織機の
運転を停止させていたのでは織機の稼動率は著し
く低下し好ましくない。勿論、ミスピツクが発生
しても織機が運転を続行した場合には、製織後織
疵を除く作業が必要となる。しかし単発的なミス
ピツクでは織疵も大して大きなものではないか
ら、補修作業も大して時間と労力を必要とせず、
補修さえすれば織布の格落ちも回避できる。むし
ろ織機を停止させることにより生ずる口合せ段な
どの織疵を誘発することも多く、又織機による稼
動率低下によるマイナスの方が大きいといえる。そこで、特開昭54−42457号に開示された様な
設定ピツク内に設定回数のミスピツクが発生した
時点及び設定ミスピツク密度以上のミスピツクが
設定回数発生した時点で織機の運転を停止させる
様な発明が提案された。しかし、この発明のもの
はカウンタ回路及びそれに付随する回路が多く必
要とされており、回路が複雑となつているので故
障する率が極めて高いという欠点がある。この発明の目的とするところは、ミスピツクが
連続して発生して重大な織疵に発展しそうな場合
には、ミスピツク発生後再度正常な緯入に戻るよ
うなことはないこと、又、軽度のミスピツクの場
合単発的にミスピツクが発生し再度正常な緯入に
戻ることになる。それでこの連続ミスピツクと単
発ミスピツクとも区別して前者の場合にのみ織機
の運転を停止させ織機稼動率の向上を図ろうとす
るものであり、更にこれに用いられる回路の構造
を簡単にし、故障率の低下を図ろうとするもので
ある。即ちこの発明の要旨とするところは、カウンタ
回路に設定したしきい値の数のミスピツクが連続
して発生した場合に該カウンタ回路から織機停止
信号を発信せしめ、爾後の織機の運転を停止させ
ようとするものである。以下添付の図面に基づいて更に詳細にこの発明
について説明する。添付の図面はこの発明の織機の停止装置に用い
られる回路図である。この発明の停止装置は、リセツト回路たるアン
ド回路１及びノツト回路２と、ノツト回路２の出
力側に接続された第２のアンド回路３と、両アン
ド回路１，３の出力側に接続されたカウンタ回路
５とから構成されている。尚、上記ノツト回路２
と第２のアンド回路３で緯入判定回路２０を構成
している。第１のアンド回路１及びノツト回路２はフイー
ラー（図示せず）に接続されており、フイーラー
からこれらに緯入判定信号Ａが入力される。第２のアンド回路３にはタイミング信号発生機
構（図示せず）から、各クランクサイクル毎に所
定のタイミングでタイミング信号Ｂが入力され
る。上記発生機構としては、例えばクランク軸に
固定されたカムとこれに対設されたリミツトスイ
ツチ等を含む公知の回路を適宜使用する。第１のアンド回路１はリセツト信号RSを、又
第２のアンド回路３は計数信号CSを、夫々カウ
ンタ回路５に入力する。カウンタ回路５は織機停
止信号SSを出力する。尚、以下の記載においては正論理を用い、フイ
ーラーから発信される緯入判定信号は、フイーラ
ーが緯入正常と判定した場合に論理値「１」とな
り、フイーラーがミスピツクと判定した場合に論
理値「０」となる。また前記タイミング信号Ｂ
は、各クランクサイクル毎に所定のタイミングで
論理値「１」となる。前記カウンタ回路５は、第
２のアンド回路２から入力される信号が論理値
「１」の場合にカウントをし、クランクサイクル
毎にカウントアツプし、そのカウント数が所定の
しきい値に達したときに織機の運転を停止させる
べく論理値「１」の織機停止信号SSを出力す
る。上記カウンタ回路５に設定するしきい値は任
意に設定できるが、この明細書においては便宜上
「２」に設定して説明する。又、前記カウンタ回
路５のカウントがリセツトされるのは論理値
「１」の信号が第１のアンド回路１から入力され
てきた場合とする。以下上記の構成を有するこの発明の動作につい
て各条件毎に述べる。 (i) 緯入れが正常の場合。フイーラーが緯入れ正常と判定した場合に
は、緯入れ判定信号Ａは論理値「１」となり、
これがノツト回路３を経て反転されて論理値
「０」となつて第２のアンド回路３に入力され
る。これと同時にこの第２のアンド回路３には
論理値「１」のタイミング信号Ｂが入力され
る。この場合にはアンド条件を充足していない
ので、カウンタ回路５に出力される計数信号
CSは論理値「０」である。このカウンタ回路
５は第２のアンド回路３から入力された計数信
号CSが論理値「１」の場合にカウントをする
ように設定してあるので、この場合にはカウン
トをしない。一方、第１のアンド回路１には
夫々論理値「１」の緯入判定信号Ａ及びタイミ
ング信号Ｂが入力される。この場合、この第１
のアンド回路１はアンド条件を充足しているの
で論理値「１」のリセツト信号RSをカウンタ
回路５に出力する。従つて緯入れが正常な場合
には、計数信号CSが常に論理値「０」で入力
され、しかもカウンタ回路５は各クランクサイ
クル毎にリセツトされるのでカウントアツプせ
ず、従つて織機停止信号SSは論理値「０」を
維持し、織機の運転は続行する。 (ii) 単発的なミスピツク発生の場合。単発的ミスピツクが発生した場合には論理値
「０」の緯入判定信号Ａがノツト回路２を経て
論理値「１」に反転されて第２のアンド回路３
に入力される。これと同時に論理値「１」のタ
イミング信号Ｂが第２のアンド回路３に入力さ
れるのでアンド条件を充足する。従つて論理値
「１」の計数信号CSがカウンタ回路５に入力さ
れる。一方、第１のアンド回路１においては緯入判
定信号Ａ＝「０」でタイミング信号Ｂ＝「１」で
あるからアンド条件は充足されない。従つてリ
セツト信号RS＝「０」である。従つて、カウンタ回路５は入力された計数信
号CS＝「１」をストアする。この時点でのカウ
ント数は「１」である。ところが、このカウン
ト数はしきい値に至らないのでカウンタ回路５
からは織機停止信号SSは出力されず、織機は
運転を続行する。該ミスピツクの次の緯入は正常であるから、
緯入判定信号Ａ＝「１」はノツト回路２により
反転して「０」となつて第２のアンド回路３に
入力され、これと同時にタイミング信号Ｂ＝
「１」が入力される。この場合アンド条件を充
足していないので、第２のアンド回路２は計数
信号CS＝「０」をカウンタ回路５に出力する。
従つてカウントは加算されず、前のカウント数
「１」そのまゝである。一方、第１のアンド回路１には緯入判定信号
Ａ＝「１」とタイミング信号Ｂ＝「１」とが入力
されるからアンド条件が充足され、リセツト信
号RS＝「１」がカウンタ回路５に入力され、前
記ミスピツク分のカウント「１」をリセツトす
る。即ち、いずれの時点においてもカウント数
がしきい値に至らないのでカウンタ回路５から
は織機停止信号SSは出力されず、織機の運転
は続行する。 (iii) 連続的なミスピツクの場合。連続したミスピツクの内第１回目のミスピツ
クが発生した場合における状態は、前記単発的
なミスピツクが発生した場合と同様であり、こ
れを第１表に示す。

【表】２回目のミスピツクが発生すると、フイーラ
ーから緯入判定信号Ａ＝「０」はノツト回路３
により反転されて「１」となつて第２のアンド
回路２に入力される。この第２のアンド回路２
にはタイミング信号Ｂ＝「１」が入力されると
アンド条件を充足し、第２のアンド回路２は計
数信号CS＝「１」をカウンタ回路５に出力す
る。カウンタ回路５は、これを受けて第１回目
のミスピツク分のストアされたカウント数
「１」に更にカウント「１」を加算してカウン
ト数「２」とする同時に第１のアンド回路１に
は緯入判定信号Ａ＝「０」とタイミング信号Ｂ
＝「１」が入力されるから、アンド条件は充足
されず、従つてリセツト信号RS＝「０」である
から、カウンタ回路５のカウント数は「２」の
まゝである。このカウンタ回路５のしきい値は
前述の様に予め「２」と設定してあるので、カ
ウント数が該しきい値に達し、該カウンタ回路
５から織機停止信号SS＝「１」が出力され、爾
後の織機の運転は停止する。この状態を第２表
に示す。

【表】以上のようにミスピツクが設定回数まで連続し
て発生した場合にのみ織機を停止するようにし
た。そして作業者による緯入状態修正後織機を再運
転させるのであるが、カウンタ回路５は前回の連
続ミスピツクのカウント「２」のままであり、そ
の結果該カウンタ回路は織機停止信号SSを出力
できる状態である。又織機は停止したままであ
る。従つて、織機の再運転をつけた場合に織機停止
信号SSが出ない様にするためには、予めカウン
タ回路５のカウント数「２」をリセツトしておく
必要がある。そこで第２図に示す様に第１のアンド回路１と
カウンタ回路５との間にオア回路７を介在させ、
該オア回路には第１のアンド回路１から出力され
る信号とリセツトボタンＣを操作することによつ
て出力される論理値「１」の信号が夫々入力され
るようにする。このオア回路７はオア条件を充足
するとリセツト信号RSをカウンタ回路に出力す
るので、作業者が緯入状態修正後、リセツトボタ
ンＣを操作すると論理値「１」の信号がオア回路
７に入力され、該オア回路７からはリセツト信号
RSがカウンタ回路５に出力される。この結果、
オア回路５の前記連続ミスピツク分のカウント
「２」がリセツトされ再運転がつけられ、正常緯
入れが行なわれたとすると、前記(i)の場合と同じ
状態になり織機は運転を続行しつづける。尚、上記リセツトボタンＣは運転準備ボタン又
は運転ボタンＣの接続を利用してもよいし、完全
に単独のリセツトボタンであつてもよい。この様に予め設定したしきい値の数のミスピツ
クが連続して発生して重大な疵に発展しそうな場
合にのみ、織機の運転を停止させることにした結
果、機械稼動率が著しく向上する。更に回路の構
造が極めて単純化されているので故障が多発して
織機の停台回数が増加するといつたこともなくな
る。

【図面の簡単な説明】

第１図はこの発明の織機の停止装置の回路図、
第２図はこの発明の織機の停止装置の他の実施態
様を示す回路図である１，３……アンド回路、２……ノツト回路、５
……カウンタ回路、７……オア回路、２０……緯
入判定回路、Ａ……緯入判定信号、Ｂ……タイミ
ング信号、RS……リセツト信号、CS……計数信
号、SS……織機停止信号。

Claims

【特許請求の範囲】１フイーラーから出力される緯入判定信号Ａが
入力され、かつ各クランクサイクル毎に所定のタ
イミングで出力されるタイミング信号Ｂとが入力
される緯入判定回路２０と、この緯入判定回路において上記タイミングで緯
入判定信号Ａがミスピツクを示している場合に出
力される計数信号CSが入力されるカウンタ回路
５と、上記緯入判定信号とタイミング信号とが入力さ
れ、上記タイミングで緯入判定信号Ａが緯入正常
を示している場合にリセツト信号RSをカウンタ
回路に出力するリセツト回路１とからなり、上記カウンタ回路は上記緯入判定回路から出力
される計数信号をストアしてカウントをし、連続
ミスピツクが発生した場合においてカウント数が
所定のしきい値に達した場合には織機停止信号
SSを発信し、正常ピツクの場合には上記リセツ
ト信号が入力されカウントがリセツトされる事を特徴とする織機の停止装置。２前記カウンタ回路に手動リセツトスイツチＣ
が付設されている事を特徴とする特許請求の範囲第１項記載の織機
の停止装置。