JPS6138886B2 - - Google Patents

Info

Publication number
JPS6138886B2
JPS6138886B2 JP54094746A JP9474679A JPS6138886B2 JP S6138886 B2 JPS6138886 B2 JP S6138886B2 JP 54094746 A JP54094746 A JP 54094746A JP 9474679 A JP9474679 A JP 9474679A JP S6138886 B2 JPS6138886 B2 JP S6138886B2
Authority
JP
Japan
Prior art keywords
frequency
output
signal
oscillator
local oscillation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP54094746A
Other languages
English (en)
Other versions
JPS5619233A (en
Inventor
Shigenobu Kimura
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nippon Gakki Co Ltd
Original Assignee
Nippon Gakki Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Gakki Co Ltd filed Critical Nippon Gakki Co Ltd
Priority to JP9474679A priority Critical patent/JPS5619233A/ja
Publication of JPS5619233A publication Critical patent/JPS5619233A/ja
Publication of JPS6138886B2 publication Critical patent/JPS6138886B2/ja
Granted legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03JTUNING RESONANT CIRCUITS; SELECTING RESONANT CIRCUITS
    • H03J5/00Discontinuous tuning; Selecting predetermined frequencies; Selecting frequency bands with or without continuous tuning in one or more of the bands, e.g. push-button tuning, turret tuner
    • H03J5/02Discontinuous tuning; Selecting predetermined frequencies; Selecting frequency bands with or without continuous tuning in one or more of the bands, e.g. push-button tuning, turret tuner with variable tuning element having a number of predetermined settings and adjustable to a desired one of these settings
    • H03J5/0245Discontinuous tuning using an electrical variable impedance element, e.g. a voltage variable reactive diode, in which no corresponding analogue value either exists or is preset, i.e. the tuning information is only available in a digital form
    • H03J5/0272Discontinuous tuning using an electrical variable impedance element, e.g. a voltage variable reactive diode, in which no corresponding analogue value either exists or is preset, i.e. the tuning information is only available in a digital form the digital values being used to preset a counter or a frequency divider in a phase locked loop, e.g. frequency synthesizer

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Channel Selection Circuits, Automatic Tuning Circuits (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
  • Superheterodyne Receivers (AREA)

Description

【発明の詳細な説明】 この発明は、局部発振周波数を周波数シンセサ
イザ方式によつて得るいわゆるシンセサイザチユ
ーナに関するものである。
シンセサイザチユーナの一般的構成としては、
局部発振器を電圧制御発振器(VCO)で構成
し、この電圧制御発振器の周波数f0の出力信号を
分周器により1/Nに分周して周波数f/Nの分周信号 を得、さらにこの分周信号を周波数refの基準
信号と位相比較してその位相差に対応する電圧を
前記電圧制御発振器に制御信号として与え、これ
によつて局部発振周波数f0を分周比Nと基準信号
の周波数refとの積の周波数ref・Nに安定さ
せるように構成されており、(局部発振出力を得
る系をフエイズ・ロツクド・ループ(PLL)で構
成する)、前記分周比Nを変化させることにより
局部発振周波数f0を前記基準信号の周波数ref
に対応する周波数間隔、例えば100KHz間隔で変
化させ、これにより受信周波数間隔を例えば
100KHz間隔で変化させて選局を行い得るように
なつている。そしてこのようなシンセサイザチユ
ーナにおいては、通常前記分周器をダウンカウン
タ構成のプログラマブルカウンタで構成し、この
カウンタのプリセツト値を変えることによつて前
記分周比Nを変えるようにしており、更に前記プ
リセツト値を受信周波数に対応する数値で与える
ように構成して、このプリセツト値を受信周波数
として表示するようにしている。
ところで、上記のようなシンセサイザチユーナ
においては、局部発振周波数f0の変化が前記基準
信号の周波数refの間隔をもつた離散的な変化
となるため(局部発振周波数f0が周波数refの
ステツプをもつて変化するため)、局部発振周波
数f0の調整によるIFオフセツト調整(中間周波数
のずれを補正するための局部発振周波数f0の調
整)が甚だ困難であり、また仮にこれを行つた場
合には受信周波数の表示に際して前記プリセツト
値を適宜補正したうえで表示しなければならない
等の不都合があつた。すなわち、チユーナにおい
て中間周波数の中間周波フイルタにセラミツクフ
イルタ等を用いた場合には、同フイルタの個々の
ものについてその中心周波数にバラツキがあるた
め、機器毎の中間周波数を同フイルタの中心周波
数に合致させるべく局部発振周波数f0を調整する
必要があるが、この調整が困難である。またこの
調整を行つた場合には、局部発振周波数f0と前記
プリセツト値とが常に一定の関係にあることか
ら、同プリセツト値を受信周波数として表示する
場合に表示の補正が必要となる。
この発明は上記の事情に鑑み、中間周波フイル
タの中心周波数が規定の周波数からずれている場
合にも、IFオフセツト調整および受信周波数表
示の補正を共に必要としないシンセサイザチユー
ナを提供するもので、局部発振器の出力周波数と
発振周波数が中間周波数に対応する発振器の出力
周波数とをカウンタ回路により交互にカウント
し、同カウンタ回路の出力信号と基準信号との位
相を位相比較器により比較すると共にこの比較結
果に基づいて前記局部発振器の発振周波数を制御
するようにしてなるものである。
以下、この発明の実施例を図面を参照して説明
する。
図はこの発明の実施例を示す図であつて、この
発明を適用したFMチユーナの全体構成を示す図
である。この図においてアンテナ11で捕捉され
たFM搬送波は、高周波増幅段12で増幅された
のち混合段13において局部発振器14から与え
られる局部発振出力と混合され、得られた中間周
波信号が中間周波増幅段15で増幅されたのち
FM復調器16によつて復調されるようになつて
いる。
前記局部発振器14は、いわゆる電圧制御発振
器(VCO)として構成されており、その局部発
振周波数f0が後述する制御電圧によつて制御され
るようになつている。なおこの実施例において
は、中間周波数fiが10.7MHzである下側局発方式
を採用するものとし、局部発振器14が例えば日
本国内におけるFM放送帯域76.0MHz〜90.0MHz
に対応して65.3MHz〜79.3MHzの範囲で発振し
得るように構成されている。そしてこの局部発振
器14の出力は、混合段13に供給されると共に
ゲート17を介してプログラマブルカウンタ18
(カウンタ回路)に供給されるようになつてい
る。一方このチユーナには、中間周波増幅段15
の中心周波数と等しい周波数で発振する発振器1
9が設けられており、この発振器19の出力がゲ
ート20を介して前記プログラマブルカウンタ1
8に供給されるようになつている。またゲート1
7と20とは、各々そのON/OFFが制御回路2
1によつて制御されるものであり、制御回路21
から供給される。制御信号SGによつて交互にON
となるように制御されるものである。すなわち、
最初の一定時間(この実施例においては
10-5sec)ゲート20がONで、ゲート17が
OFFとなり、発振器19の出力信号がプログラ
マブルカウンタ18に入力され、この後ゲートは
反転し、ゲート17がONでゲート20がOFFと
なつて、局部発振器14の出力がプログラマブル
カウンタ18に入力されカウントされる。プログ
ラマブルカウンタ18は、プリセツト値Nが制御
回路21から与えられるプログラム信号によつて
制御されるダウンカウンタであり、発振器19の
出力を10-5sec(=τsec)間プリセツト値Nから
ダウンカウントした後、局部発振器14の出力を
更にダウンカウントし、カウント値“0”になる
毎に1個のパルスを出力するように構成されたも
のである。しかしてこのプログラマブルカウンタ
18から出力される信号の周波数fpcは、fpc=
fo/(fo−fi)τ+N(MHz)となる。
また制御回路21は、ゲート17,20へ制御
信号SGを供給してこれらゲート17,20の
ON/OFFを制御すると共にプログラマブルカウ
ンタ18へプログラム信号を供給してこのカウン
タ18のプリセツト値Nを設定するもので、前記
制御信号を分周器26からの基準信号refを利
用して作るクロツクジエネレータを前記プリセツ
ト値Nを設定するためのカウンタ、スキヤン用ク
ロツクジエネレータ、ワンシヨツトパルスジエネ
レータ等を有して構成されている。しかしてこの
制御回路21は、ゲート17,20のON/OFF
を制御する機能と共に、プリセツト選局時にメ
モリ22に記憶させた選局情報、すなわち放送局
の周波数に対応する数値をプログラマブルカウン
タ18にプリセツトする、プログラマブルカウ
ンタ18のプリセツト値Nをメモリ22に書き込
む、自動選局時にスキヤン用クロツクジエネレ
ータで発生させたクロツクパルスのタイミングを
もつて前記プリセツト値Nを自動掃引する、マ
ニユアル選局時にワンシヨツトパルスジエネレー
タで任意の数のパルスを発生させ、このパルスの
数に応じて前記プリセツト値Nを任意の数に設定
する、等の機能を有するものである。また制御回
路21から出力されるプログラム信号は、プログ
ラマブルカウンタ18へ供給される一方表示器2
3に供給され、同表示器23により受信周波数と
して表示されるようになつている。この場合前記
プログラム信号は、受信周波数(76.0MHz〜
90.0MHz)に直接対応する数値(760〜900)で
与えられる。
また、プログラマブルカウンタ18の出力信号
は位相比較器24に供給され、この位相比較器2
4において基準信号発生器25から分周器26を
通して与えられる周波数ref(この実施例では
50KHz)の基準信号と位相比較されるようにな
つている。そして位相比較器24から出力される
比較出力Saは、ローパスフイルタ27を通して
制御電圧Vcとなり、この制御電圧Vcが局部発振
器14に供給されるようになつている。しかして
局部発振器14は、その局部発振周波数f0が前記
制御電圧Vcによつて制御され、この局部発振周
波数f0が最終的に位相比較器24に入力される2
つの信号の位相差が零となる状態、すなわちプロ
グラマブルカウンタ18から出力される信号の周
波数が基準信号の周波数ref(50KHz)となる
状態で安定するようになつている。この構成にお
いて、局部発振周波数f0を得る系はいわゆるフエ
ーズ・ロツクド・ループを構成している。
次に、上記の構成からなるチユーナの動作をプ
リセツト選局による選局操作を例にとつて説明す
る。
プリセツト選局を行う場合には、まず制御回路
21においてメモリ22に記憶させてある選局情
報、例えば周波数82.1MHzの放送局を受信しよ
うとする場合には数値“821”を読み出し、この
数値“821”をプログラム信号としてプログラマ
ブルカウンタ18に供給する。
プログラマブルカウンタ18は、数値“821”
をプリセツトされたうえでまず、発振器19から
ゲート20を通して供給される周波数fi=
10.7MHzの信号を10-5secダウンカウントした後
局部発振器14からゲート17を通して供給され
る周波数f0の局部発振出力を更にダウンカウント
しそのカウント値が“0”に達する毎に1個のパ
ルスを出力してこれを位相比較器24へ供給す
る。またカウント値“0”で再びゲート20,1
7の状態が逆転してカウントをくり返す。位相比
較器24は、プログラマブルカウンタから供給さ
れる信号と周波数ref=50KHzの基準信号とを
位相比較し、その比較出力Saを出力してこれを
ローパスフイルタ27に供給する。ローパスフイ
ルタ27は前記比較出力Saに基づいて制御電圧
Vcを作り、この制御電圧Vcによつて局部発振器
14の局部発振周波数f0を制御する。ここで局部
発振周波数f0が安定する条件は、前記比較出力Sa
が零となる状態、すなわちプログラマブルカウン
タ18から出力される信号の周波数fpcが基準信
号の周波数ref=50KHzに一致する状態であ
る。したがつて、f/(f−fi)τ+N=50×10
3の関係 からf0を求めると、 f0=821−107/1−0.5×50×103=714×105
(Hz) =71.4(MHz) となる。この結果受信周波数frは、fr=f0+fi=
71.4+10.7=82.1(MHz)となり、かくして希望
する周波数82.1MHzの放送局が受信されること
になる。この場合制御回路21から出力される数
値信号“821”は、表示器23で受信周波数とし
て表示される(表示内容82.1MHz)。
しかしてこのチユーナにおいては、中間周波段
15に用いる中間周波フイルタの中心周波数が規
定の周波数からずれていた場合にも、fr=f0+fi
の関係が常に成立しているため、IFオフセツト
調整が自動的になされると共に受信周波数を常に
正しく表示することができる。
なお、上記の実施例においては、局部発振周波
数f0の設定方式を下側局発方式としたが、これを
上側局発方式としてもよい。この場合には、プロ
グラマブルカウンタ18で2つの信号をカウント
する際に、まず発振器19からの信号を10-5sec
間ダウンカウントし、そして局部発振器14から
の局部発振出力をアツプカウントするようにすれ
ばよい。
以上の説明から明らかなように、この発明によ
るシンセサイザチユーナによれば、中間周波フイ
ルタの中心周波数が規定の周波数からずれていた
場合にも、IFオフセツト調整が不要である(IF
オフセツト調整が自動的になされる)と共に受信
周波数表示の補正が不要である等の利点がある。
【図面の簡単な説明】
図はこの発明を適用したFMチユーナの構成を
示すブロツク図である。 14……局部発振器、18……カウンタ回路
(プログラマブルカウンタ)、19……発振器、2
4……位相比較器。

Claims (1)

    【特許請求の範囲】
  1. 1 局部発振器と、中間周波数に対応する周波数
    の信号を出力する発振器と、前記局部発振器から
    出力される局部発振出力の周波数と前記発振器か
    ら出力される信号の周波数とを交互にカウントす
    るカウンタ回路と、このカウンタ回路の出力と基
    準信号との位相を比較すると共に、その比較結果
    に基づいて前記局部発振器の局部発振周波数を制
    御する位相比較器とを備えてなるシンセサイザチ
    ユーナ。
JP9474679A 1979-07-25 1979-07-25 Synthesizer tuner Granted JPS5619233A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP9474679A JPS5619233A (en) 1979-07-25 1979-07-25 Synthesizer tuner

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP9474679A JPS5619233A (en) 1979-07-25 1979-07-25 Synthesizer tuner

Publications (2)

Publication Number Publication Date
JPS5619233A JPS5619233A (en) 1981-02-23
JPS6138886B2 true JPS6138886B2 (ja) 1986-09-01

Family

ID=14118682

Family Applications (1)

Application Number Title Priority Date Filing Date
JP9474679A Granted JPS5619233A (en) 1979-07-25 1979-07-25 Synthesizer tuner

Country Status (1)

Country Link
JP (1) JPS5619233A (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57190426A (en) * 1981-05-18 1982-11-24 Matsushita Electric Ind Co Ltd Phase synchronizing loop controlling circuit

Also Published As

Publication number Publication date
JPS5619233A (en) 1981-02-23

Similar Documents

Publication Publication Date Title
CA1259378A (en) A.f.c. system for broad-band fm receiver
US4817195A (en) Channel selection apparatus having automatic frequency compensation for transmission frequency error
US4061980A (en) Radio receiver with plural converters and frequency control
US4305157A (en) Tuning circuit using a phase-locked loop
EP0440405B1 (en) Channel selecting circuit
US5073973A (en) Method and circuitry for automatic control of the frequency for a radio telephone
US4344187A (en) Radio receiver with system for maintaining optimum tuning
CA1181878A (en) Channel selection system for an electronic tuner
JPS6138886B2 (ja)
JPS6221418B2 (ja)
JP2710930B2 (ja) ダブルスーパーヘテロダイン方式無線機
JPS6242535B2 (ja)
JPS5924191Y2 (ja) シンセサイザ−受信機のafc回路
JPS6246337Y2 (ja)
JPS5883446A (ja) 受信機
JPS6042658B2 (ja) 中間周波数補正回路
JP2506027B2 (ja) Afc回路
JP2733089B2 (ja) 周波数誤差検出回路
JPS6110368Y2 (ja)
JPS5881341A (ja) 受信機
JPS6233400Y2 (ja)
JPS5813638Y2 (ja) 短波帯の受信を容易にしたpll周波数シンセサイザ受信機
JP2812276B2 (ja) Pllシンセサイザ方式チューナ装置
JPH0628837Y2 (ja) 多バンド受信機
JPS5883447A (ja) 受信機