JPS6138469A - 低電圧電流源の負荷テスト回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 Ａ、産業上の利用分野 本発明は好ましくは低電圧源の負荷を静的もしくは動的
にテストする回路に関する。

Ｂ、開示の概要 本発明は静的及び動的負荷抵抗器として被制御電界効果
トランジスタを利用して好ましくは低電圧電流源を夫々
静的及び動的に負荷テス１−するための回路に関する。

本発明のテスト回路は異なる波形の予じめ定まった振幅
のテスト信号を発生するテスト信号発生器、サンプルに
加えられる入力電流を選択するディジタル入力選択スイ
ッチを含み、テスト信号発生器及び動的負荷抵抗器の出
力間に、入力信号の波形と感知抵抗器の上に接続されて
いる動的負荷抵抗器の出力信号の波形を比較する比較段
を有する制御可変利得増幅器が与えられて、両信号が正
確に同じ波形になる迄動的抵抗器のゲート電極に印加さ
れる制御電圧を調節するのに使用される。

Ｃ１従来技術 本発明の対象とする電流源は特にＳ［：積回路の電流及
び電圧供給のための化カニ・ニットとして使用される。

この様な目的のためには接続される装置の型は問題でな
く、Ｏ，ｉＶ以上の電圧、４００Δに達する電流、６０
０Ｗを越える電力の電流源の負荷テストが問題になる。

テストはＤＣ波形だけでなく、任、なの波形から階段関
数迄の単相ＡＣ波形で行われる。この様にして初めて電
流源の負荷として使用される能力についての信頼あるデ
ータが得られ、後に連続的に動作する時に最大の信頼性
のある電圧及び電流を供給する事が期待される。特に臨
界動作周波数は６００ＫＨｚである。

いくつかのこの様なテスト装置がすでに市販されている
が要件の一部しか満さないという欠点がある。特に重要
な要件は電力装置のプログラムされた。完全な自動テス
トのために、ＩＥＥＥインターフェイスを介してデータ
処理システムに接続可能な事である。

この様な目的のために、負荷抵抗器として電界効果トラ
ンジスタを使用する事が知られていて、これによって負
荷の値が成る点迄一定に保持されている。

Ｄ０発明が解決しようとする間；１ｎ点本発明の目的は
。

（１）ＩＥＥＥインターフェイスを介してデータ処理シ
ステムにより電力装置のプログラムによる完全に負動化
されたテストが可能である。　　。

（２）２次側で短絡回路がシュミレーション出来。

（３）極めて低い電圧で高電流の負荷を与え、（４）ス
イッチ・オン／スイッチ・オフ電流のパルスのシミュレ
ーションが可能で、 （５）動的負荷テストの場合に使用される波形が完全に
自由で、 （６）臨界周波数が高く、 （７）たえざる調節によって完全な温度補任１が可能で
、 （８）コストが低く。

（９）テスト時間が著しく短縮されて。

電流源の静的及び動的な負荷テスト装置を与える事にあ
る。

１つ０問題点を解決するための手段 本発明に従い、テスト信号発生器と動的負荷抵抗）１：
；の出力に接続された感知抵抗器の間に制御可変利得増
幅器が与えられる６上記制御可変利得増幅器は入力信号
の波形と感クロ抵抗器の上に接続された動的負荷４１＜
抗血の出力信号とを比較する比較段を有し１両信号が正
確に同じ波形になる迄動的負荷抵抗：：：＋のゲート電
極に印加される制御電圧を調ム１１するのに使用される
。

１７、実施例 特に１−ランジスタの電力装置における低電圧電流源を
テストする場合には予定の最小及び最大電圧を流すのに
静的負荷抵抗器が使用されている。

又可変動的負荷抵抗器が使用されて、動的な抵抗をイ１
１す定し及び電力装置が制御される１両負荷抵抗器は動
作中に実際に生ずる条件を同時にシミュレートするのに
使用される。

０．５ｖ以下から】、Ｏｖ迄の極めて低い電圧の電流源
では実際に生ずる条件をシミュレートする負荷の自動テ
ストはこれ迄不可能であった。

本発明に従う解決手段に至る思考過Ｊ７．は次の通りで
ある。

制御可能な負荷抵抗器として動作する電界効果１−ラン
ジスタは成る範囲の間でのみ線形である可変な抵抗値を
有する。極めて低い電圧降下及び極めて高い電流の場合
に極めて低い抵抗を実現するためには、多くのＦＥＴが
並列に接続されてし）る。

しかしながら個々のトランジスタの抵抗特性の直線部分
のピッチ及び長さは決して同してない。従って並列に接
続されるトランジスタの数が増えると、制御の可能性が
制限される。又、比；ｌ１２可能で、確実な結果を得る
ためには動的負荷テストは正確な波形で行われなければ
ならない。並列に接続されたトランジスタの場合には、
ゲ−ｌ、　Ｈ−１ｂ、　！’：ｊ三の人力に印加さ九る
決められた入力信号を歪ましてしまう。

従って解決のために、トランジスタ１１１．の出力の歪
んだ出力信号を取出し、これを比較器を有する制御可変
利得増幅器に印加する。負荷抵抗器の入力に印加される
信号はその後手じめ歪まされて、印加信号と同じ波形を
有する信号が負荷抵抗器の出力従うで電力装置の入力に
得られる。

代表的な回路について、静的な部分の制御について詳ａ
＋に参照しながら以下説明を行う。

、０’＞　Ｊ　Ｉｊ；Ｉの上の左側で、サンプル１は端
子２．３に液路されている。負荷抵抗器としての２つの
被制御電界効果トランジスタＦＥＴＩ及びＦＥＴ２は感
知４１ｇ抗器１血ｓｉもしくはＲ８２の、一つと直列に
、互に並列に接続されている。感知抵抗器の各々の基準
１１（抗血としての働きもする。現在の場合、各負荷抵
抗器は並列に接続された多くの電界効果トランジスタよ
り成り、抵抗器の全抵抗器は極めて小さくされる。この
事は約０．５乃至１ｖ程度の低い電圧でテストを行う１
１合には特に重要である。両１〜ランジスタはアナログ
信号によって動作される。負荷抵抗器ＦＥＴＩは任意の
しかし再現可能な波形の単相ＡＣ電圧で動的にテストす
るのに使用され、他方負荷抵抗器ＦＥＴ２は任意に予じ
め選択された電流での静的テストに使用される。

動的制御は以下回路図で説明される住にアナログ的及び
静的に制御される。

正弦／矩形波発生器４は制御可変利得増幅器幅ｉ！ｉ；
　５の比較段の一人力に接続されている６他の入力か任
意の波形の入力信号のために与えられている。

制御可変利得増幅器５の出力はスイッチ乏；ｌを介して
ＦＥＴＩのゲート電極に接続されている。感知抵抗器Ｒ
５Ｉの上のソース電極には一般に、歪んだ出力信号が現
われるが、この信号は人力信号と同じ波形でなければな
らない。このために歪んだ出力信号は比較段に送られ、
入力信号と比較される。制御可変利得増幅器５でＦＥＴ
Ｉを制御する信号が変化されて、入力及び出力信号が同
じ波形にされる。この動作の第１の利点はテストが正確
に知られた波形で信頼性をもって行われる点にある６他
の利点は変化もしくは歪を生ずるトランジスタの加熱が
直ちに補償される点にある。さらに他の重要な利点は同
じ特性を持つ様に特に選択された電界効果トランジスタ
を使用する必要がなくなり、同じ型のストックの中から
任意の電界効果トランジスタが使用出来る点にある。又
正弦／矩形波発生器４にはデータ・プロセッサで制御さ
れる１１３１３１Σインターフエイス６を接続する事も
可能である。

静的電流負荷テストの場合には、ディジタル電流選択ス
イッチ７が与えられ、これによって約１ｍＡから１２０
Ａ迄の所望のテスト電流が与えられる。この信号は例え
ば２０本のバスを介して多重スイッチ７、次にディジタ
ル比較回路９に送られる。

さらにレジスタを有するディジタル増減カウンタ１０が
与えられる。カウンタ１０は比軸回路９と共にクロック
発生器９によって制御される。

スイッチがオンになる時、カウンタ１０は自動的にＯに
リセツ１−される。カウント信号は開始後直ちにディジ
タル−アナログ（Ｄ／Ａ）変換器１２に印加される。Ｄ
／Ａ変換器１２の出力はスイッチΔ２を介して負荷１１
（抗血ＦＥＴ２に接続される。ＦＥＴ２によって与えら
れる電流は感知抵抗器Ｒ５２にまたがって電圧を発生し
、この電圧はディジタル電圧計１３として示された。増
幅器を有するアナログ−ディジタル変換１１）でディジ
タルにされる。最初この信号は入力信号よりも小さく制
限されているので、カウンタ１０は増加する方向にカウ
ントし、最後は２つのディジタル値が等しくなる。その
後動作中にＦＥＴ２に変化が生じて、電流が増加もしく
は減少すると、この増を威か検出されて、直ちに修正さ
れるにの段においてすべての階段関数並びにスイッチ・
オン及びスイッチ・オフ電流がシミュレートされる。さ
らにカウンタ１０及びディジタル回路の各々は夫々一つ
のＩＥＥＥインターフェイス回路１４及び１５並びに０
ＰＴＯカツプラ１６を介してディジタル処理システムが
使用して制御出来る。このディジタル・テストの場合も
又、特別に選択した電界効果トランジスタを必要とせず
、予じめス１−ツクしたもの゛を使用する事が出来る。

２つのスイッチ１７．１８は過負荷／過電流遮断／非常
スイッチとして使用される。これ等のスイッチは夫々Ｆ
ＥＴＩ及びＦＥＴ２のソース電（−１並びに夫々感知抵
抗器Ｒ８Ｉ及びＲ８２に接続され、過負荷及び過電流が
発生し、電界効果トランジスタの制御を中博する。

さらに、ディジタル表示器１９が制御可変利得増幅器４
の比較段に接続されている。

本発明に従う回路で、テストが可能な最小の電圧はｌ０
Ａ（７）電流でＯ，ＩＶ、１２０Ａで１．２Ｖである。

これ等の値は冷却手段を改良し、電力ＦＥＴの数を増す
事によって著しく増大する事が出来る。この事は最高の
初期ワラ１−数６００Ｗについても成立つ。

動作は任意の波形で可能であり、最高の動作周波数は６
００　Ｋ　Ｈｚである。特に重要な事はテストが静的な
階段関数でも可能な点にある。この波形は第２図に示さ
れている。

階段波形が使用されるという事は、例えば印刷ハンマの
電磁石の任意の電流をシミュレート出来るので、高速度
印刷装置の電力装置をテストする際に有利である。

Ｇ１発明の効果 本発明に従い、 （１）ＩＥＥＥインターフェイスを介して、ディジタル
処理システムにより電力装置の、プログラムによる完全
に自動化されたテストが可能で。

（２）２７！Ａ側で短終回路がシミニレ−１〜出来、（
３）極めて低い電圧で高い電流を流す負荷を与え。

（４）スイッチ・オン／スイッチ・オフ電流のパルスの
シミュレーションが可能で、 （５）動的負荷テストに使用される波形が自由に匙択さ
れ。

（６）臨界周波数が高く。

（７）たえざる調節によって完全な温度補厄°ｔが可能
で。

（８）コストが低く、 （９）テスト時間が著しく短縮された、電流源の静的及
び動的な負荷テスト装置が与えられる。

【図面の簡単な説明】

第１図は本発明の負荷テスト回路の概略図である。第２
図は段階関数モードの電流／時間図である。 １・・・・サンプル、２．３・・・・端子、４・・・・
正弦／矩形波発生器、５・・・・制御可変利得増幅器、
６・・・・ＩＥＬＥＥインターフェイス、７・・・・デ
ィジタル電流選択スイッチ、８・・・・多重スイッチ、
９・・・・ディジタル比較回路、１０・・・・ディジタ
ル増減カウンタ、１１・・・・タロツク発生器、１２・
・・・ディジタル／アナログ変換器、１３・・・・電圧
計、１４、Ｊ５・・・・ＩＥＥＥインターフェイス、１
６・・・・○ＰＴ○カップラ、１７．１８・・・・非常
スイッチ、１９・・・・ディジタル表示器。 １゛（冒晋人　　１′ンターナシヨナル・ビジネス・マ
シーンズ・コーポレーション 代理人　　弁理士　　山　　本　　仁　　朗（外１名）

Claims (1)

1. 【特許請求の範囲】 電界効果トランジスタを夫々静的及び動的負荷抵抗器と
   して使用して電流源を静的及び動的に負荷テストするた
   めの、異なる波形及び予定の振幅のテスト信号を発生す
   るテスト信号発生器並びにサンプルに印加される入力電
   流の大きさを選択するディジタル電流選択スイッチを含
   む回路であって、 上記テスト信号発生器及び動的負荷抵抗器の出力に接続
   された感知抵抗器間に、入力信号の波形と上記感知抵抗
   器から取出される上記動的負荷抵抗器の出力信号の波形
   を比較する比較段を有する制御可変利得増幅器が設けら
   れており、 上記制御可変利得増幅器を両信号が正確に同じ波形にな
   る迄上記動的負荷抵抗器のゲート電極に印加される制御
   電圧を調節するのに使用する事を特徴とする低電圧電流
   源の負荷テスト回路。