JPS6137666B2 - - Google Patents

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は２次元の格子位置に量子化された画
像データをデイジタル的に処理する画像処理装置
に関するものである。

〔従来の技術〕

従来、画像のデイジタル処理は次のように行な
われている。画像から検出したデイジタル画像デ
ータは一般に２次元のメモリに第１図の様に入力
される。ｘ，ｙの一点を指定すれば例えばＰ
（x₀，y₀）ではこのアドレスでの１ワードのデータ
がアクセスできる。計算機でデイジタル的に画像
処理を行う場合はこの様に一点当りのデータをメ
モリのあるアドレスに１ワードとして入力し、ｘ
方向１ラインのデータを得たい場合はｙを固定し
ｘを次々にカウントアツプしてデータを得る。又
ｙ方向１ラインのデータを得たい場合はｘを固定
しｙを次々にカウントアツプして得る。この様な
従来のデイジタル画像処理では非常に時間がかか
るので、TVカメラよりの入力データの様に一方
向のラインを走査した点データ列の１ライン分又
は数ラインデータを入力時に処理する方式もあ
る。例えば第１図でｘ方向のラインデータがｙを
変化させて入力されるときある図形の最大幅を求
める様な処理はｘ方向の画像データ“０”から
“１”になる点のアドレスと“１”から“０”に
なる点のアドレスの差を幅としてこの最大幅を求
める方式である。しかしながら、かかる方式では
一方向のスキヤンでできる走査に対しては非常に
処理が速いが２方向に走査する処理に対しては困
難である。

〔発明が解決しようとする問題点〕 従来の画像処理のように、２次元マトリクスに
おけるｘ，ｙの一点を順次指定して該当アドレス
の画像データをアクセスする方式だと、２次元の
直交する２方向を走査して処理する場合には、非
常に時間がかかるという問題点があり、又ｘ又は
ｙ方向のラインデータで“０”から“１”と
“１”から“０”への論理値変化を検出して図形
の幅を求める方式だと、一方向の走査に対する処
理時間は速いが、２次元の直交する２方向を走査
して処理する場合には、適用が困難である等の問
題点があつた。

この発明はかかる問題点を解決するためになさ
れたもので、２次元の直交する２方向を走査して
処理する際の高速化が図れる画像処理装置を得る
ことを目的とする。

〔問題点を解決するための手段〕

この発明にかかる画像処理装置は、一方向の画
像データ列を入力してこのデータ列を所定のビツ
ト数を持つワード単位に区切つてメモリへ入力す
るとともに、上記データ列をメモリに書き込み、
かつ上記データ列の方向と直交する方向のデータ
列を読み出すためのアドレス手段に各ワード内の
どのビツト位置にあるかが分るアドレス情報を設
けておき、このアドレス情報により上記データ列
と直交する方向のデータ列も容易に得られるよう
にしたものである。

〔作 用〕

この発明においては、一方向のデータ列は所定
のビツト数を有するワード単位に区切つているた
め、１ビツトづつ走査するものに比べ高速であ
り、また一方向と直交する方向のデータ列につい
ても１ワードづつ選択されたデータ列の中から該
当ビツトを上述のアドレス手段に設けたアドレス
情報により容易に選択して作成できるため、高速
で２次元の直交する２方向を走査して処理でき
る。

〔実施例〕

以下、この発明の一実施例を第２図に示す。こ
こでは画像データのｘ及びｙ方向に射影されたヒ
ストグラムを求める場合を例に挙げて説明する。
図において、１は入力画像データであり、この入
力画像データは例えばｘ方向に走査されてデータ
列として処理回路２に入力される。図にｙ＝Ｙに
おけるデータ列を示す。例えばｘ各点が“１”又
は“０”の１ビツトデータとして図の様にｘ＝
０，１，２，３，４…のデータが１列分入力され
る。処理回路２では例えばこの１ライン（走査）
内での“１”のデータの和を求めるとする。この
時、処理回路２はデータ列の各点のデータを
“０”又は“１”と判定して“１”ならばその数
を累積していくことにより、その１ライン内の
“１”の数を求め、各ラインについて求められた
数値は計算機３におくられる。この様な走査で入
力時にこの場合はｘ方向への射影のヒストグラム
が得られたことになる。

次に、このライン毎に直列のデータ列となつた
データは直列並列変換回路４へ１ビツトのデータ
列として入力され１ワード例えば16ビツト単位で
並列データとなりメモリ５へ出力される。これは
メモリ５が通常１ワード単位でデータ入力される
からである。アドレスカウンタ６，７はｘ―ｙ各
点のデータのメモリ５内のアドレス位置を示す
が、ｘ方向についてはこの場合16ビツトが一度に
アクセスされるため、ｘアドレスカウンタ６の下
４ビツトは１ワード内の各点の位置を示し（つま
り、16ビツト各点位置情報として2⁴＝16の４ビツ
トが必要）、メモリ５の各ワードのｘ方向アドレ
スは下４ビツトを除いたもので示される。つま
り、ｘアドレスカウンタ６はワード単位のアドレ
スを示すと共にワード内のビツト単位のアドレス
を示すものである。この点について第３図にて説
明する。第３図ａはメモリ５の内容を示し、第３
図ｂはｘアドレスカウンタ６の内容を示してい
る。第３ａのように、メモリ５を16ビツト・１ワ
ードでアクセスするため、ｘ方向のアドレスは16
点１ワードで０，１，２，…とアドレスし（ｘア
ドレスをAxとして示す）、ｙ方向は１ワードづつ
０，１，２，…とアドレスする。このため、１点
当りのデータの座標を示すものをｘアドレスカウ
ンタ６、ｙアドレスカウンタ７とすると、ｙ方向
ではｙアドレスカウンタ７の値がメモリのアドレ
スを示すが、ｘ方向ではｘアドレスカウンタ６の
下位４ビツトを除いたものがメモリのアドレスを
示す。また、ｘアドレスカウンタ６の下位４ビツ
トは１ワード16ビツト中の１点の位置（すなわち
第３図ａ図のＢ）を示す。入力走査についは１ラ
イン毎にｙアドレスカウンタ７を１づつupし、
そのライン内で16ビツトのデータ毎にｘアドレス
カウンタ６の下４ビツトを除いた部分が１づつ
upする毎に１ワードづつ入力される。

さらに、１画面の入力されたデータは読み出さ
れて処理されるがこの時はｙ方向のデータ列とし
て出力する。つまり、ｘアドレスカウンタ６の下
４ビツト部分は読み出される１ワード内の各ビツ
トの位置を示すためにセレクタ８に入力されメモ
リ５より読み出される１ワード（＝16ビツト）の
データより該当する１ビツトのデータを選択す
る。ｘアドレスカウンタ６の内下４ビツトを除い
た部分はｘ方向の所定ワードを示して固定されて
いる。こうしてｙアドレスカウンタ７を１づつ
upしてデータを読み出せばｙ方向のデータ列が
読み出されることになる。ｘアドレスカウンタ６
の下４ビツトを除いた部分が示す所定ワードにつ
いて、各ｙ方向データ列がすべて読み出される
と、ｘアドレスカウンタ６の下４ビツトを除いた
部分を１づつupして以下同様に繰り返す。この
ｙ方向のデータ列を処理回路９で処理回路２と同
様に処理すればｙ方向に射影されたヒストグラム
が得られたことになる。そして計算機３は、処理
回路２，９から得られる画像データのｘ方向及び
ｙ方向に射影されたヒストグラムに基づき、例え
ばこの画像データが示す図形をパターン認識でき
る。

なお、上記実施例では１ライン内での処理によ
る場合であるが、処理回路２，９にラインバツフ
アメモリを備え、２ライン又はそれ以上のライン
のデータ列より処理を行つてもよい。又、入力デ
ータが多値レベルのデータの場合も１点１ビツト
のビツト列でなく１点複数ビツトのデータ列とな
り上記実施例と同様に処理できる。

さらに、メモリ５の入出力を16ビツト単位でア
クセスするのに限定されないことは言うまでもな
い。また、上記実施例では入力画像データをｘ方
向に走査してデータ列としたが、ｙ方向に走査し
てデータ列を構成してもよく、この場合ｙアドレ
スカウンタ７にワード内のビツト単位のアドレス
を示す部分を設けるようにすればよい。

〔発明の効果〕

この発明は以上のように、メモリへの入力時に
一方向のデータ列を所定ビツト数からなるワード
単位に区切り、かつそのワード内でどのビツト位
置にあるかを示すアドレス情報を設けており、ま
たメモリから出力時にそれと直交する方向のデー
タ処理を行なうように構成したので、高速で２次
元の直交する２方向を走査して処理できる画像処
理装置が得られる効果がある。

【図面の簡単な説明】

第１図は画像データの一例を示す図、第２図は
本発明による画像処理装置の一実施例を示す構成
図、第３図はメモリ及びｘアドレスカウンタの内
容を説明する図である。 図中、１は入力画像データ、２と９は処理回
路、４は直列並列変換回路、５はメモリ、６はｘ
アドレスカウンタ、７はｙアドレスカウンタ、８
はセレクタである。

Claims (1)

【特許請求の範囲】
1. １ ２次元の格子位置に量子化された画像データ
   をデイジタル的に処理する画像処理装置におい
   て、上記画像データを一方向のデータ列に変換す
   る第１の処理回路、この処理回路の出力を１ある
   いは複数ビツト毎入力し所定のビツト数からなる
   ワード単位に区切る直列並列変換回路、この直列
   並列変換回路によつてワード単位に区切られたデ
   ータ列を入力し、２次元マトリクスに記憶するメ
   モリ、一方向のデータ列内での各ワード単位に区
   切られたデータ列の上記メモリ中での位置を指定
   するアドレスと、各一方向のデータ列の上記メモ
   リ中での位置を指定するアドレスにより、上記デ
   ータ列を上記メモリに書き込むと共に上記メモリ
   から上記データ列の方向と直交する方向のデータ
   列を読み出すアドレス手段、このアドレス手段に
   より読み出されたワード単位のデータ列を入力す
   るとともにワード単位内の各ビツト位置を示すア
   ドレス情報により該当する１あるいは複数ビツト
   データを選択するセレクタ、このセレクタによつ
   て選択された１あるいは複数ビツトデータを上記
   アドレス手段が指定するアドレスの変る毎に入力
   し、上記一方向と直交する方向のデータ列とする
   第２の処理回路とを備えた画像処理装置。