JPS6136860A - マイクロプロセツサの相互接続方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は、シリーズ・データ・バスに接続される複数の
マイクロプロセッサを相互に連結するための方法に関し
、特に、キ１１ラクタを受取るためのレジスタを併設し
た少なくとも１つのスレーブ・マイクロプロセツサのア
テンションのためにマスタ・マイクロプロセツサがキト
ラクタを１つづつバスから伝達するようにした場合の方
法に関するものである。

すなわち本発明は、１つがマスタ・マイクロプロセツサ
であり、その他がスレーブ・マイクロプロセツサである
とともに、時間に関係無くいずれのマイクロプロセッサ
でもマスタ・マイクロプロセツサとなり得る複数のマイ
クロプロセッサを相互に連結するための方法に関する。

一般にテレプリンタには種々のマイクロプロセッサが使
用されており、そのようなテレプリンタにマイクロプロ
セッサを使用してマイクロプロセッサを相互に接続する
場合に、特に問題が発生しやすい。その場合の問題とは
、情報は順々に直列状態で比較的遅い率でバスを流れる
必要があり、そのようなバスに接続されるマスタ・マイ
クロプロセツサとスレーブ・マイクロブロゼッＩすを相
ｎに接続する点にある。

上記相互接続は、現在、次のように行なわれている。

各情報やキャラクタはスレーブ・マイクロプロセツサの
アテンションのためにマスタ・マイクロプロセツサから
伝達される。その情報やキャラクタは、一般に、情報を
適当に表すテキストとアドレスとで構成されている。

各マイクロプロセッサにはバスに接続された非直列化及
び直列化レジスタが併設されているので、マスクからキ
ャラクタが伝達された時、スレーブのレジスタの全てが
このキャラクタを受取る。

各マイクロプロセッサには認識インチ−フェースが併設
されており、該インターフェースはマイクロプロセッサ
ならびに非直列化レジスタに接続しているので、対応す
る非直列化レジスタで受取ったキャラクタのアドレスを
インターフェースが認識した場合、キャラクタがレジス
タから取除かれ、インターフェースとマイクロプロセッ
サの間に割当てられたバッフ？・レジスタ（メモリ）に
入れられる。認識しない場合には、キャラクタは非直列
化レジスタから拒否される。

これまでの上記手段によると、スレーブ・マイクロプロ
セツサがキ１７ラクタを受取っても、その処理を中断す
ることはなく、プリンタの制御等の適当な機能を果すよ
うになっており、そのために該スレーブはそのキャラク
タを認識・受理してメモリに入れる。実際には、キャラ
クタを受諾して記憶するには、１００μＳオーダの比較
的長い時間がリアル・タイムで必要であり、中断不能の
処理作業中にキャラクタがマイクロプロセッサ°に送ら
れてきた時点では、上記所要時間を得られない場合があ
る。この方法では、認識インターフェースがあるために
、リアル・タイムに余分な拘束が加わらず、マイクロプ
ロセッサはデータを受取らずにすむ。

ところがキャラクタを認識したり受諾したりするための
インターフェースはｈ価である。

別の解決策として、１つのキャラクタを受取った後に、
マスタ・マイクロプロセツサが所定時間をおいて次のキ
ャラクタを伝達し、スレーブ・マイクロプロセツサがキ
ャラクタを記憶づる前に処理を完了できるようにするこ
ともできる。ところが上記所定時間は、スレーブ・マイ
クロプロセツサ全体での処理時間の最長値よりも長くす
る必要があるので、現実的ではない。

本発明の目的は、これらの認識インターフェースを廃除
することにある。

上記目的のために、本発明によると、シリーズ・データ
・バスに接続される複数のマイクロプロセッサを相互に
接続するための方法であって、キ１／ラクタを受取るた
めのレジスタを併設した少なくとも１つのスレーブ・マ
イクロプロセツサのアテンションのためにマスタ・マイ
クロプロセツサがキＶラクタを１つづつバスから伝達す
るようにした方法において、スレーブ・マイクロプロセ
ツサのレジスタで受取られたキャラクタが認識されるだ
けで、キャラクタの受取り時にそこで行なわれている処
理が終るまでレジスタから除去されており、スレーブ・
マイクロプロセツサが上記認識及びレジスタからの除去
を行い、認識及びレジスタからの除去を行った後に、ス
レーブ・マイクロプロセツサがエコーをバスに伝達して
マスタ・マイクロプロセツサが再びキャラクタを伝達す
ることを許容するようにしたことを特徴としている。

本発明の方法によると、認識インターフェースは一切不
要であり、スレーブ・マイクロプロセツサはそのレジス
タにキャラクタを受取った後にも進行中の処理を続行づ
゛ることができる。更にマスタ・マイクロプロセッサは
、所定時間後に新たなキャラクタを伝達するのではなく
、先のキャラクタに関連づるスレーブからのエコーを受
取るのとほぼ同時に、新たなキャラクタを伝達する。従
って全てのマイクロプロセッサは同期しており、マスタ
・マイクロプロセツサは、先行キャラクタのエコーを受
取らない限り、次のキャラクタを伝達することは不可能
である。このエコーはインシデント・キヤラクタと同じ
キ１ノラクタであるので有利である。

公知の方法に使用されている認識インターフェースの目
的は、マイクロプロセッサ自体がインシデント・キヤラ
クタを認識せず、進行中の処理を継続し得るようにする
ことにあり、本発明はそのようなインターフェースを廃
除することを目的としているが、本発明ではマイクロプ
ロセッサによりキャラクタを認識して処理するようにし
た点に特徴がある。又インシデント・キトラクタはマイ
クロプロセッサが認識するが、その認識は進行中の処理
の終了後にのみ行われる。

次に図面により実施例を説明する。

（実施例） 以下の説明では、１個のマイクロプロセッサと１個のス
レーブ・マイクロプロセツサとの接続方法について記載
するが、常にいずれのマイクロプロセッサでもマスタ・
マイクロプロセツサになり得るように構成されていれば
、マイクロプロセッサの数に制限はない。すなわち、マ
スタ・マイクロプロセツサだけに関連する場合、及びス
レーブ・マイクロプロセツサだけに関連する場合のいず
れでも、全てのマイクロプロセッサは、少なくとも後述
する装備の全てを備えている。

第１マイクロプロセツサ１をマスクと仮定し、第２マイ
クロプロセツサ２をスレーブと仮定する。

両者はシリーズ・バス３により接続され、該バス３を介
して相互に接続されている。各マイクロプロセッサ１．
２はバス３に接続される非同期レシーバ・トランスミッ
タ４（先に説明した非直列化レジスタ）を備えている。

熱論、レジスタ４は、パラレル状態のキャラクタをシリ
ーズ状態に逆に変換するための直列化レジスタとしても
使用される。

更に上記マイクロプロセッサはメモリ５、エコー認識装
Ｗ６、中ｌｌｌｌｉ機構７、アドレス・レジスタ８、使
用可能化機構９を備え、これらの要素はいずれも内部デ
ータ・バス１０に接続されている。

レジスタ４はメモリ５及びエコー認識装冒６にバス１０
により接続されている。なお説明を容易化するためこれ
らの機能的接続状態は第１図に示しである。同様に、中
断機構７はレジスタ４及びアドレス・レジスタ８、使用
可能化機構９にバス１０により接続されている。これら
の連結状態も第１図に示しである。

中断機構７は、実際には、「アンド」ゲートの機能を備
えたマイクロプロセッサのシーケンサの一部である。使
用可能化機構９はフリップ・フロップ回路となっている
。

相互接続方法について説明する。

マスタ・マイクロプロセツサ１のレジスタ４がそのメモ
リ５から取出したキャラクタをバス３にシリーズ状態で
伝達すると、該キャラクタをスレーブ・マイクロプロセ
ツサ２のレジスタ４が受取るとともに、図示されてない
他の全てのスレーブ・マイクロプロセツサのレジスタも
受取る。このキャラクタがマイクロプロセッサ２のため
のものであり、該キャラクタを受取った時点で処理が行
なわれていると仮定する。

中断機構７が初期化されると、レジスタ４で受取られた
キャラクタを処理するために、進行中の全ての処理が中
断する。初期化又は使用可能信号は機構７と機構９を接
続するライン１１に受取られ、機構７とレジスタ４を接
続するライン１２ｈ）ら受取った「レジスタ４・フル」
信号と上記使用可能信号が機構７の入力部で結合される
。

機構７は「アンド」ゲートとして機能するので、その入
力部（１１，１２）に２つの信号が存在すると、ｌｌｌ
１７はアドレス・レジスタ８を空にし、続いて代りの新
たなものを提供し、それによりレジスタ４の読み込みを
行わせ、その中のキャラクタをメモリ５にバス１０を介
して受取らせる。

本発明によると、キャラクタの受取り時に進行中の処理
が終了した時点で使用可能信号が伝達され、その伝達時
まで、レジスタ４に受取られたキャラクタはマスキング
されている。

次に、上記作業が行われてレジスタ４がエコー・キャラ
クタのアンロ−ドを行い、認識装置６で認識される前に
、該キャラクタをシリーズ状馨でバス３に伝達するとと
もに、パラレル状態でマスタ・マイクロプロセツサ１の
レジスタ４で受取らせる。

マスタ・マイクロプロセツサ１から伝達されたキャラク
タをスレーブ・マイクロプロセツサ２のレジスタ４が受
取ってから、スレーブ・マイクロプロセツサ２から伝達
されたエコーをマスタ・マイクロプロセツサ１の装置６
が認識するまでの間、バス３は空のままである。

必須要件ではないが、レジスタ４から供給されたエコー
がインシデント・キヤラクタであると誤認されることを
避けるため、すなわちインシデント・キヤラクタとエコ
ーを識別するために、レジスタには特殊な特性が与えで
ある。

非同期トランスミッタ・レシーバ４はレシーバ部４′と
トランスミッタ部４″とを面えており、それらはそれぞ
れ「オア」ゲート１３及びライン・インターフェース１
４によりシリーズ・バス３に接続されている。ゲート１
３の出力部はレシーバ４′の入力部１６に接続しでおり
、ゲート１３の一方の入力部はバス３に接続し、他方の
入力部はインバータ１５によりインターフェース１４の
入力部に接続されている。インターフェース１４の入力
部はトランスミッタ４″の出力部１７にも接続している
。

エコーが伝達されないと仮定した場合、トランスミッタ
４″の出力部１７はレベル１となる。この場合、レシー
バ４′の入力部１６のレベルはバス３のレベルと同じで
ある必要がある。トランスミッタ３″にロードされるエ
コーが伝達される場合、バス３のレベルはトランスミッ
タ４″の出力部及びレシーバ４−の入力部１６のレベル
と同じである必要があり、それらは何も受取ってはなら
ず、レベル１のままである必要がある。

すなわち、レシーバ４−の入力部１６については、次の
表のようになる。

以上が「オア」ゲート１３及びインバータ１５が設けら
れている理由である。

【図面の簡単な説明】

第１図は本発明により相互連結されたマスク・マイクロ
ブ［１セツサとスレーブ・マイクロプロセツサの略図、
第２図はマイクロプロセッサの非同期レシーバ・トラン
スミッタとそのシリーズ・バスへの接続要素を示す略図
である。１・・・マスタ・マイクロプロセツサ、２・・
・スレーブ・マイクロプロセツサ、３・・・シリーズ・
データ・バス、４・・・レジスタ

Claims (1)

1. 【特許請求の範囲】 １　シリーズ・データ・バス（３）に接続される複数の
   マイクロプロセツサを相互に接続するための方法であつ
   て、キヤラクタを受取るためのレジスタ（４）を併設し
   た少なくとも１つのスレーブ・マイクロプロセツサ（２
   ）のアテンシヨンのためにマスタ・マイクロプロセツサ
   （１）がキヤラクタを１つづつバス（３）から伝達する
   ようにした方法において、スレーブ・マイクロプロセツ
   サ（２）のレジスタ（４）で受取られたキヤラクタが認
   識されるだけで、キヤラクタの受取り時にそこで行なわ
   れている処理が終るまでレジスタ（４）から除去されて
   おり、上記認識及びレジスタ（４）からの除去をスレー
   ブ・マイクロプロセツサ（２）が行い、認識及びレジス
   タ（４）からの除去を行つた後に、スレーブ・マイクロ
   プロセツサ（２）がエコーをバス（３）から伝達してマ
   スタ・マイクロプロセツサ（１）が再び別のキヤラクタ
   を伝達することを許容するようにしたことを特徴とする
   マイクロプロセツサの相互接続方法。 ２　進行中の処理が終了するまで、スレーブ・マイクロ
   プロセツサ（２）のレジスタ（４）で受取られたキヤラ
   クタがマスクキングされていることを特徴とする特許請
   求の範囲第２項の記載のマイクロプロセツサの相互接続
   方法。 ３　進行中の処理の終了した時点でレジスタ（４）の内
   容が空になつていることを特徴とする特許請求の範囲第
   ２項の記載のマイクロプロセツサの相互接続方法。 ４　インシデント・キヤラクタが空になつた後にレジス
   タ（４）にキヤラクタがロードされることを特徴とする
   特許請求の範囲第３項の記載のマイクロプロセツサの相
   互接続方法。 ５　インシデント・キヤラクタとエコーがレジスター４
   において識別されることを特徴とする特許請求の範囲第
   ４項の記載のマイクロプロセツサの相互接続方法。 ６　複数のスレーブ・マイクロプロセツサがマスタ・マ
   イクロプロセツサに連結されていることを特徴とする特
   許請求の範囲第１項に記載のマイクロプロセツサの相互
   接続方法。 ７　いずれのマイクロプロセツサもマスタ・マイクロプ
   ロセツサとなり得ることを特徴とする特許請求の範囲第
   １項に記載のマイクロプロセツサの相互接続方法。